JP2755683B2 - アクテブマトリクス型液晶表示装置 - Google Patents
アクテブマトリクス型液晶表示装置Info
- Publication number
- JP2755683B2 JP2755683B2 JP12730489A JP12730489A JP2755683B2 JP 2755683 B2 JP2755683 B2 JP 2755683B2 JP 12730489 A JP12730489 A JP 12730489A JP 12730489 A JP12730489 A JP 12730489A JP 2755683 B2 JP2755683 B2 JP 2755683B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- gate electrode
- active matrix
- tft
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は薄膜トランジスタを用いたアクテブマトリク
ス型液晶表示装置に関する。
ス型液晶表示装置に関する。
（ロ）従来の技術 近年、非晶質半導体材料、特にアモルファス・シリコ
ン（以下ａ−Siと略記する）膜等の非晶質材料は、その
物性上の特徴及びプラズマCVD法という形成法の利点を
いかしてこれまでの単結晶シリコン（以下ｃ−Siと略記
する）では実現不可能であった分野への応用を開拓して
いる。特にａ−Si膜はプラズマ反応という形成法で成膜
できるため、太陽電池や大面積液晶TV用の画素スイッチ
ング素子としての薄膜トランジスタ（以下TFTと略記す
る）などに応用されている。
ン（以下ａ−Siと略記する）膜等の非晶質材料は、その
物性上の特徴及びプラズマCVD法という形成法の利点を
いかしてこれまでの単結晶シリコン（以下ｃ−Siと略記
する）では実現不可能であった分野への応用を開拓して
いる。特にａ−Si膜はプラズマ反応という形成法で成膜
できるため、太陽電池や大面積液晶TV用の画素スイッチ
ング素子としての薄膜トランジスタ（以下TFTと略記す
る）などに応用されている。
アクテブマトリクス型の液晶表示装置へのａ−SiTFT
の応用は、プラズマ反応の大面積化が容易であるばかり
でなく、同一反応法を用いて、TFTのゲート絶縁膜やパ
ッシベーション膜となる窒化シリコン（以下SiNx）膜や
酸化シリコン（以下SiO2）膜を反応ガスを変更するだけ
で連続的に形成できるという製造上の長所を生かしたも
のである。
の応用は、プラズマ反応の大面積化が容易であるばかり
でなく、同一反応法を用いて、TFTのゲート絶縁膜やパ
ッシベーション膜となる窒化シリコン（以下SiNx）膜や
酸化シリコン（以下SiO2）膜を反応ガスを変更するだけ
で連続的に形成できるという製造上の長所を生かしたも
のである。
第５図にアクテブマトリクス型液晶表示装置の等価回
路図を示している。即ち、同図によれば複数の走査配線
G1、G2、…と信号配線D1、D2、…との各交差点にTFT
（単にＴと記述する）を介して液晶セグメント容量ＣL
が接続されている。このような従来のTFTは、第２図に
示す如く、ガラス基板上に、第１ゲート電極２（走査配
線Ｇにつながる）、ａ−Si膜５、n+a−Si膜６（オーミ
ックコンタクト領域）、ドレイン電極７（信号配線Ｄに
つながる）並びにソース電極８（セグメント単位の表示
電極１にコンタクト金属３を介して接続される）を積層
構成したものである。
路図を示している。即ち、同図によれば複数の走査配線
G1、G2、…と信号配線D1、D2、…との各交差点にTFT
（単にＴと記述する）を介して液晶セグメント容量ＣL
が接続されている。このような従来のTFTは、第２図に
示す如く、ガラス基板上に、第１ゲート電極２（走査配
線Ｇにつながる）、ａ−Si膜５、n+a−Si膜６（オーミ
ックコンタクト領域）、ドレイン電極７（信号配線Ｄに
つながる）並びにソース電極８（セグメント単位の表示
電極１にコンタクト金属３を介して接続される）を積層
構成したものである。
しかしながら、上述の如き従来のａ−SiTFTの動作特
性については、従来からその静特性とこれをアクテブマ
トリクス型液晶表示装置用スイッチング素子として組み
込んだ場合のいわゆる動特性とが異なるといった問題が
あり、これの問題解決がアクテブマトリクス型液晶表示
装置の今後の課題とされている。
性については、従来からその静特性とこれをアクテブマ
トリクス型液晶表示装置用スイッチング素子として組み
込んだ場合のいわゆる動特性とが異なるといった問題が
あり、これの問題解決がアクテブマトリクス型液晶表示
装置の今後の課題とされている。
このようなａ−SiTFTの静特性と動特性とが相違する
原因の一つに、１フレーム毎の画像信号の極性反転動作
（交流駆動）がある。つまり、液晶表示装置では、共通
電極基板（図示せず）と表示電極１間の液晶物質を容量
素子（上記液晶セグメント容量ＣL）の誘電体として機
能させ、電圧保持にともなう分子配列に従った光の偏向
動作を利用しているが、液晶中には一般に種々の不純物
が含まれているために、長時間同一極性の電圧を印加し
て充電し続けると、液晶自体の劣化、液晶に電位を加え
ている電極材料の液晶不純物による腐食などを引き起こ
す。このため、上述の交流駆動の採用によってこれらの
不都合を回避する必要がある。
原因の一つに、１フレーム毎の画像信号の極性反転動作
（交流駆動）がある。つまり、液晶表示装置では、共通
電極基板（図示せず）と表示電極１間の液晶物質を容量
素子（上記液晶セグメント容量ＣL）の誘電体として機
能させ、電圧保持にともなう分子配列に従った光の偏向
動作を利用しているが、液晶中には一般に種々の不純物
が含まれているために、長時間同一極性の電圧を印加し
て充電し続けると、液晶自体の劣化、液晶に電位を加え
ている電極材料の液晶不純物による腐食などを引き起こ
す。このため、上述の交流駆動の採用によってこれらの
不都合を回避する必要がある。
しかしながら、上述の交流駆動を行うと、ａ−SiTFT
のチャネル上部に、１フレーム毎の極性反転に同期して
液晶を介しわずかな電位変動が加えられてしまう。この
電位変動は、TFTの基本特性である閾値電圧を変動させ
る。この影響は、そのTFTの画素位置によっても変化
し，アクテブマトリクス型液晶表示装置の表示品質に悪
影響を及ぼす。
のチャネル上部に、１フレーム毎の極性反転に同期して
液晶を介しわずかな電位変動が加えられてしまう。この
電位変動は、TFTの基本特性である閾値電圧を変動させ
る。この影響は、そのTFTの画素位置によっても変化
し，アクテブマトリクス型液晶表示装置の表示品質に悪
影響を及ぼす。
第４図に上記の交流駆動の悪影響をTFTの特性変動と
して検出したテスト結果をしめす。同図のテストに際し
ては、TFT特性テストのために特殊構造に作成したTFT、
即ち、半導体膜の下面側にゲート電極を持つ逆スタガー
型TFTの半導体膜の上面側にテストバイアス制御用ゲー
ト電極を付設した構造のTFTを用いた。
して検出したテスト結果をしめす。同図のテストに際し
ては、TFT特性テストのために特殊構造に作成したTFT、
即ち、半導体膜の下面側にゲート電極を持つ逆スタガー
型TFTの半導体膜の上面側にテストバイアス制御用ゲー
ト電極を付設した構造のTFTを用いた。
同図の［第２ゲート電圧］対［閾値電圧］の特性曲線
は、テストバイアス制御用ゲート電極に各種電位のバイ
アス電圧（第２ゲート電圧）を印加し、これによる影響
を下部のTFTの閾値電圧の変化量で評価した特性曲線で
ある。
は、テストバイアス制御用ゲート電極に各種電位のバイ
アス電圧（第２ゲート電圧）を印加し、これによる影響
を下部のTFTの閾値電圧の変化量で評価した特性曲線で
ある。
同図のテスト結果によれば、一般的な傾向としてテス
トバイアス制御用ゲート電極に正電圧を印加すると閾値
電圧は負側に変化し、逆にテストバイアス制御用ゲート
電極に負電圧を印加すると閾値電圧は正側に変化する。
トバイアス制御用ゲート電極に正電圧を印加すると閾値
電圧は負側に変化し、逆にテストバイアス制御用ゲート
電極に負電圧を印加すると閾値電圧は正側に変化する。
即ち、このようなテストバイアス制御用ゲート電極の
電界効果が、アクテブマトリクス型液晶表示装置の液晶
セグメント容量自体の電界効果と等しいものと見做せ、
１フレーム周期毎にTFTの閾値電圧に悪影響を与えるこ
とが理解できる。さらに、このTFTの動特性の変化は一
枚の液晶表示装置の場所によっても異なるので、外部の
駆動回路では補正できないものである。
電界効果が、アクテブマトリクス型液晶表示装置の液晶
セグメント容量自体の電界効果と等しいものと見做せ、
１フレーム周期毎にTFTの閾値電圧に悪影響を与えるこ
とが理解できる。さらに、このTFTの動特性の変化は一
枚の液晶表示装置の場所によっても異なるので、外部の
駆動回路では補正できないものである。
（ハ）発明が解決しようとする課題 本発明は、上述の点に鑑みてなされたものであり、ス
イッチングトランジスタとして内蔵されたTFTの閾値電
圧の変動を補償できるアクテブマトリクス型液晶表示装
置、及びその駆動方法を提供するものである。
イッチングトランジスタとして内蔵されたTFTの閾値電
圧の変動を補償できるアクテブマトリクス型液晶表示装
置、及びその駆動方法を提供するものである。
（ニ）課題を解決するための手段 本発明の液晶表示装置は、アクテブマトリクス型であ
り、そのマトリクス基板のTFTとして、走査配線が延在
形成された第１のゲート電極、走査配線と信号配線との
層間絶縁膜に連続する第１のゲート絶縁膜、半導体膜、
信号配線が延在したドレイン電極並びに上記表示電極に
接続されるソース電極、第２のゲート絶縁膜、及びフレ
ーム周期で反転するバイアス電位を供給するバイアス制
御電位印加端子に接続された第２のゲート電極の積層構
造体からなるTFTを使用したものである。
り、そのマトリクス基板のTFTとして、走査配線が延在
形成された第１のゲート電極、走査配線と信号配線との
層間絶縁膜に連続する第１のゲート絶縁膜、半導体膜、
信号配線が延在したドレイン電極並びに上記表示電極に
接続されるソース電極、第２のゲート絶縁膜、及びフレ
ーム周期で反転するバイアス電位を供給するバイアス制
御電位印加端子に接続された第２のゲート電極の積層構
造体からなるTFTを使用したものである。
また、本発明のアクテブマトリクス型液晶表示装置の
駆動方法は、TFTの上記第１のゲート電極に上記走査配
線からのフレーム周期の走査パルス信号を供給すると共
に、第２のゲート電極にフレーム周期で反転するバイア
ス電位を供給して、ドレイン電極に印加される上記信号
配線からのフレーム周期で反転する画像信号をソース電
極から表示電極に供給するものである。
駆動方法は、TFTの上記第１のゲート電極に上記走査配
線からのフレーム周期の走査パルス信号を供給すると共
に、第２のゲート電極にフレーム周期で反転するバイア
ス電位を供給して、ドレイン電極に印加される上記信号
配線からのフレーム周期で反転する画像信号をソース電
極から表示電極に供給するものである。
（ホ）作用 本発明によれば、アクテブマトリクス型液晶表示装置
のアクテブマトリクス基板のTFTに第２のゲート電極を
備えるので、これに所定の電圧を印加することにより第
４図のデータで示したようなTFTの閾値電圧の制御が可
能となる。即ち、第２ゲートに印加する電圧値は、前述
した従来のTFTにおける液晶セグメント容量の微小な電
圧変動幅と比較して大きくできるので、第２ゲートに印
加するフレーム周期で反転する所定のバイアス電位のみ
でもってTFTの動特性を安定に制御できる。
のアクテブマトリクス基板のTFTに第２のゲート電極を
備えるので、これに所定の電圧を印加することにより第
４図のデータで示したようなTFTの閾値電圧の制御が可
能となる。即ち、第２ゲートに印加する電圧値は、前述
した従来のTFTにおける液晶セグメント容量の微小な電
圧変動幅と比較して大きくできるので、第２ゲートに印
加するフレーム周期で反転する所定のバイアス電位のみ
でもってTFTの動特性を安定に制御できる。
（ヘ）実施例 第１図に本発明のアクテブマトリクス型液晶表示装置
に用いたデュアルゲート型TFTの断面素子構造を示す。
同図のTFTが第２図の従来素子と異なるところは、第１
図の逆スタガー構造の上にさらに第２ゲート絶縁膜９を
介して第２ゲート電極10を付加し、さらにまた、該第２
ゲート電極10にフレーム周期で反転する所定のバイアス
電位を印加する点にある。
に用いたデュアルゲート型TFTの断面素子構造を示す。
同図のTFTが第２図の従来素子と異なるところは、第１
図の逆スタガー構造の上にさらに第２ゲート絶縁膜９を
介して第２ゲート電極10を付加し、さらにまた、該第２
ゲート電極10にフレーム周期で反転する所定のバイアス
電位を印加する点にある。
第１図の本発明液晶表示装置に用いるTFTを製造工程
に従って、以下に説明する。
に従って、以下に説明する。
まず、ガラス基板上に透明な表示電極１［材料は例え
ばITO］を形成しパターニングし、続いて第１ゲート電
極２［ニッケル、クロム、金クロム二層、等］が延在し
た走査配線（第５図のＧ）を形成しパターニングする。
そしてさらにコンタクト金属３［クロム、チタン等］を
設ける。
ばITO］を形成しパターニングし、続いて第１ゲート電
極２［ニッケル、クロム、金クロム二層、等］が延在し
た走査配線（第５図のＧ）を形成しパターニングする。
そしてさらにコンタクト金属３［クロム、チタン等］を
設ける。
その後、第１ゲート絶縁膜４［SiNx等］とａ−Si膜５
そしてn+a−Si膜６をプラズマCVD法などで連続形成す
る。次に、ａ−Si膜５とn+a−Si膜６をそれぞれ所望の
パターンによってエッチングしてTFT領域に島状構造と
して残存させる。
そしてn+a−Si膜６をプラズマCVD法などで連続形成す
る。次に、ａ−Si膜５とn+a−Si膜６をそれぞれ所望の
パターンによってエッチングしてTFT領域に島状構造と
して残存させる。
さらにドレイン、ソース両電極７、８［アルミニウ
ム、クロム等］をパターニング形成した後、TFTのチャ
ネル部に露出したn+a−Si膜６をエッチング除去する。
この時、ドレイン電極７はこれが連続した信号配線（第
５図のＤ）と共に形成され、この信号配線と上記走査配
線とはほぼ基板全面に形成された上記第１ゲート絶縁膜
４の層間絶縁膜作用で両配線交差点での絶縁を行ってい
る。またこの時、ソース電極８は上記第１ゲート絶縁膜
４のコンタクトホールを介して表示電極１のコンタクト
金属３にコンタクトされる。
ム、クロム等］をパターニング形成した後、TFTのチャ
ネル部に露出したn+a−Si膜６をエッチング除去する。
この時、ドレイン電極７はこれが連続した信号配線（第
５図のＤ）と共に形成され、この信号配線と上記走査配
線とはほぼ基板全面に形成された上記第１ゲート絶縁膜
４の層間絶縁膜作用で両配線交差点での絶縁を行ってい
る。またこの時、ソース電極８は上記第１ゲート絶縁膜
４のコンタクトホールを介して表示電極１のコンタクト
金属３にコンタクトされる。
以上の工程に続き、第２ゲート絶縁膜９［SiNx等］、
第２ゲート電極10［アルミニウム、クロム等］を形成し
てアクテブマトリクス基板のデュアルゲートTFTを得
る。この時の第２ゲート電極10は、バイアス制御電位印
加端子に導く配線が必要であるがこの配線パターンは表
示電極位置を回避できるルートであれば、いずれのルー
トで配線してもよい。例えば、上記第１ゲート電極２と
同一マスクを用いたパターニングで第２ゲート電極10を
形成する場合、横方向に並んだTFT列の各第２ゲート電
極10…を結ぶ配線の端子（即ち、バイアス制御電位印加
配線の端子）を上記走査配線の走査パルス信号印加端子
の位置とは反対側の端部に形成すればよい。
第２ゲート電極10［アルミニウム、クロム等］を形成し
てアクテブマトリクス基板のデュアルゲートTFTを得
る。この時の第２ゲート電極10は、バイアス制御電位印
加端子に導く配線が必要であるがこの配線パターンは表
示電極位置を回避できるルートであれば、いずれのルー
トで配線してもよい。例えば、上記第１ゲート電極２と
同一マスクを用いたパターニングで第２ゲート電極10を
形成する場合、横方向に並んだTFT列の各第２ゲート電
極10…を結ぶ配線の端子（即ち、バイアス制御電位印加
配線の端子）を上記走査配線の走査パルス信号印加端子
の位置とは反対側の端部に形成すればよい。
次に、上述の構造のTFTを備えたアクテブマトリクス
型液晶表示装置の動作を第３図のタイミング図に基づい
て説明する。
型液晶表示装置の動作を第３図のタイミング図に基づい
て説明する。
同図（イ）はTFTの第１ゲート電極４に印加される走
査パルス信号であり、フレーム周期毎にパルス印加され
る。
査パルス信号であり、フレーム周期毎にパルス印加され
る。
同図（ロ）は画像信号であり、フレーム周期毎に極性
反転されている。
反転されている。
同図（ハ）は上記（イ）の走査パルス信号タイミング
の位相（TFTがON状態）で現れる上記（ロ）の画像信号
の電位が表示電極に印加され充電された液晶セグメント
電位である。
の位相（TFTがON状態）で現れる上記（ロ）の画像信号
の電位が表示電極に印加され充電された液晶セグメント
電位である。
同図（ニ）はTFTの第２ゲート電極10に印加する電圧
であり、走査パルス［例えば5V］が現れるのに同期（フ
レーム周期）して、画像信号の極性と同極性に反転した
バイアス電位［例えば±2V］である。
であり、走査パルス［例えば5V］が現れるのに同期（フ
レーム周期）して、画像信号の極性と同極性に反転した
バイアス電位［例えば±2V］である。
本発明装置の駆動方法は上記の第３図（ニ）の第２ゲ
ート電極10のバイアス電位制御にある。即ち、該バイア
ス電位は、基本的には少なくとも上記走査パルスのタイ
ミングに存在していれば、その第２ゲート電極10のバイ
アス電位により、TFTの液晶セグメント容量電位変動に
よるTFT特性（閾値電圧）の変化等の悪影響が回避され
る。しかも同図の如く次のパルスが現れる１フレームの
期間中バイアス電位を同電位に電位に保持することによ
り、液晶セグメント容量電位がリークして低下すること
によるTFTのOFF状態特性の変動をも防止できる。
ート電極10のバイアス電位制御にある。即ち、該バイア
ス電位は、基本的には少なくとも上記走査パルスのタイ
ミングに存在していれば、その第２ゲート電極10のバイ
アス電位により、TFTの液晶セグメント容量電位変動に
よるTFT特性（閾値電圧）の変化等の悪影響が回避され
る。しかも同図の如く次のパルスが現れる１フレームの
期間中バイアス電位を同電位に電位に保持することによ
り、液晶セグメント容量電位がリークして低下すること
によるTFTのOFF状態特性の変動をも防止できる。
従って、投光型液晶表示装置においては、液晶パネル
が強力光源によって高温をさらされるような環境下で使
用されるが、上述のデュアルゲート型TFT搭載のアクテ
ブマトリクス型構造の採用によってTFTの特性を安定化
させることができるため、信頼性の大幅な向上が望め
る。
が強力光源によって高温をさらされるような環境下で使
用されるが、上述のデュアルゲート型TFT搭載のアクテ
ブマトリクス型構造の採用によってTFTの特性を安定化
させることができるため、信頼性の大幅な向上が望め
る。
（ト）発明の効果 本発明によれば、デュアルゲート型TFTを用いたアク
テブマトリクス基板を採用するので、このTFTの第２ゲ
ート電極にフレーム周期で反転する制御バイアス電位が
印加でき、液晶表示に不可欠な極性反転によるTFTのチ
ャネル上部への微少な電圧変動の影響を除去することが
可能となる。従って、表示の劣化が無く画面全体に均一
な高品質な表示を可能とする液晶表示装置を実現でき
る。
テブマトリクス基板を採用するので、このTFTの第２ゲ
ート電極にフレーム周期で反転する制御バイアス電位が
印加でき、液晶表示に不可欠な極性反転によるTFTのチ
ャネル上部への微少な電圧変動の影響を除去することが
可能となる。従って、表示の劣化が無く画面全体に均一
な高品質な表示を可能とする液晶表示装置を実現でき
る。
第１図は本発明のアクテブマトリクス型液晶表示装置の
TFTの断面図、第２図は従来TFTの断面図、第３図はタイ
ミング図、第４図は第２ゲート電極の電圧によるTFTの
閾値電圧の変化曲線図、第５図はアクテブマトリクス型
液晶表示装置の等価回路図である。 １……表示電極、２……第１ゲート電極、４……第１ゲ
ート絶縁膜、５……ａ−Si膜、９……第２ゲート絶縁
膜、10……第２ゲート電極。
TFTの断面図、第２図は従来TFTの断面図、第３図はタイ
ミング図、第４図は第２ゲート電極の電圧によるTFTの
閾値電圧の変化曲線図、第５図はアクテブマトリクス型
液晶表示装置の等価回路図である。 １……表示電極、２……第１ゲート電極、４……第１ゲ
ート絶縁膜、５……ａ−Si膜、９……第２ゲート絶縁
膜、10……第２ゲート電極。
フロントページの続き (72)発明者 岩多 浩志 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (56)参考文献 特開 昭60−81869（ＪＰ，Ａ) 特開 平２−297971（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500
Claims (2)
- 【請求項１】絶縁性基板上に複数の信号配線と該信号配
線と交差する複数の走査配線とこれら配線の交差点毎に
配置された多数の薄膜トランジスタと各薄膜トランジス
タそれぞれに結合した表示電極を備えたアクテブマトリ
クス基板に液晶物質を介して共通電極基板を対向せしめ
た液晶表示装置において、 上記薄膜トランジスタは、上記走査配線が延在形成され
た第１のゲート電極、上記走査配線と信号配線との層間
絶縁膜に連続する第１のゲート絶縁膜、半導体膜、信号
配線が延在したドレイン電極並びに上記表示電極に接続
されるソース電極、第２のゲート絶縁膜、及びフレーム
周期で反転するバイアス電位を供給するバイアス制御電
位印加端子に接続された第２のゲート電極の積層構造体
からなる事を特徴としたアクテブマトリクス型液晶表示
装置。 - 【請求項２】絶縁性基板上に複数の信号配線と該信号配
線と交差する複数の走査配線とこれら配線の交差点毎に
配置された多数の薄膜トランジスタと各薄膜トランジス
タそれぞれに結合した表示電極を備えたアクテブマトリ
クス基板に液晶物質を介して共通電極基板を対向せしめ
た液晶表示装置において、 上記薄膜トランジスタは、半導体膜の表裏両面側に夫々
ゲート電極を備えたデュアルゲート型トランジスタから
なり、第１のゲート電極に上記走査配線からのフレーム
周期の走査パルス信号を供給すると共に第２のゲート電
極にはフレーム周期で反転するバイアス電位を供給する
ことを特徴とするアクテブマトリクス型液晶表示装置の
駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12730489A JP2755683B2 (ja) | 1989-05-19 | 1989-05-19 | アクテブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12730489A JP2755683B2 (ja) | 1989-05-19 | 1989-05-19 | アクテブマトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02304532A JPH02304532A (ja) | 1990-12-18 |
| JP2755683B2 true JP2755683B2 (ja) | 1998-05-20 |
Family
ID=14956640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12730489A Expired - Fee Related JP2755683B2 (ja) | 1989-05-19 | 1989-05-19 | アクテブマトリクス型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2755683B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2721428B1 (fr) * | 1994-06-17 | 1996-09-13 | France Telecom | Ecran d'affichage à matrice active à commande multiplexée. |
| US5793072A (en) * | 1996-02-28 | 1998-08-11 | International Business Machines Corporation | Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor |
| JP3707472B2 (ja) * | 2002-03-22 | 2005-10-19 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR101842182B1 (ko) * | 2009-05-01 | 2018-03-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| WO2011155295A1 (en) * | 2010-06-10 | 2011-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Dc/dc converter, power supply circuit, and semiconductor device |
| JP2017167432A (ja) | 2016-03-17 | 2017-09-21 | 株式会社ジャパンディスプレイ | 表示装置 |
-
1989
- 1989-05-19 JP JP12730489A patent/JP2755683B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02304532A (ja) | 1990-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100710120B1 (ko) | 액티브 매트릭스형 액정 표시 장치 | |
| US7671931B2 (en) | Liquid crystal display device and method of fabricating the same | |
| JPH07297407A (ja) | 半導体集積回路 | |
| KR960014824B1 (ko) | 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 | |
| JP2735070B2 (ja) | アクティブマトリクス液晶表示パネル | |
| JP2755683B2 (ja) | アクテブマトリクス型液晶表示装置 | |
| JP3121005B2 (ja) | 薄膜半導体装置とその製造方法及び製造装置並びに画像処理装置 | |
| JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
| JPH08211406A (ja) | アクティブマトリクス表示素子 | |
| JPS61108171A (ja) | 薄膜電界効果トランジスタ | |
| JP2668317B2 (ja) | アクティブマトリクスパネル | |
| JP2639980B2 (ja) | 液晶表示装置 | |
| JPH1090682A (ja) | アクティブマトリックス液晶表示パネル | |
| JPS62296123A (ja) | アクテイブマトリツクス型液晶表示装置 | |
| JPH0915646A (ja) | アクティブマトリクス液晶表示素子 | |
| KR0120399Y1 (ko) | 액정표시장치 | |
| JPH0766419A (ja) | 液晶表示装置 | |
| JP2626650B2 (ja) | アクティブマトリクスパネルの製造方法 | |
| JP2509017B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0748563B2 (ja) | 薄膜トランジスタ装置 | |
| JPH0933890A (ja) | 液晶表示装置の駆動方法 | |
| JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
| JP2656554B2 (ja) | 薄膜トランジスタとそれを用いたアクティブマトリクス回路基板および画像表示装置 | |
| JPH0259729A (ja) | アクティブマトリクス型表示素子 | |
| JPH0350526A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |