JPH0350526A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JPH0350526A
JPH0350526A JP1184630A JP18463089A JPH0350526A JP H0350526 A JPH0350526 A JP H0350526A JP 1184630 A JP1184630 A JP 1184630A JP 18463089 A JP18463089 A JP 18463089A JP H0350526 A JPH0350526 A JP H0350526A
Authority
JP
Japan
Prior art keywords
liquid crystal
display device
crystal display
gate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1184630A
Other languages
English (en)
Inventor
Yoshiyuki Kaneko
好之 金子
Ken Tsutsui
謙 筒井
Norio Koike
小池 紀雄
Toshihisa Tsukada
俊久 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1184630A priority Critical patent/JPH0350526A/ja
Publication of JPH0350526A publication Critical patent/JPH0350526A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は,アクティブマトリクス型液晶表示装置に係り
、特に高精細,大画面の場合に良釘な画質を実現するの
に好適な液晶表示装置に関する.〔従来の技術〕 アクティブマトリクス型液晶表示装置に関しては,例え
ば特公昭54−18886号公報に記載されている. 第2図は、上記のごとき従来のアクティブマトリクス型
液晶パネルの一例図である. 第2図において、21はマトリックス状に配された液晶
セル,22は電荷蓄積用コンデンサ、23は各液晶セル
2l毎にその一方の電極(以下画素電極)に接続されて
いる薄膜トランジスタであり、これらによって一つの画
素を構威している.また、24はアクティブマトリクス
の各列毎に薄膜トランジスタ23のデータ電極に共通接
続された複数(m本)のデータ線D1〜D125はアク
ティブマトリクスの各行毎に薄膜トランジスタ23のゲ
ート電極に共通接続された複数(n本)のゲート線GI
NGnである.また,26はゲート線に順次走査パルス
を印加するゲート走査回路(以下,ゲートドライバと記
す)、27は一水平走査分の画像信号をデータ線に並列
に印加するデータ走査回路(以下、データドライバと記
す)である。また、28は薄膜トランジスタを形成した
基板と液晶を挾んで対向する基板上に形成された全ての
液晶セル2工の他方の電極に共通接続された透明な共通
電極である. 次に上記の液晶表示装置の駆動について説明する. 第3図は従来技術の駆動波形の例を模式的に示したもの
である. 第3図において,第i番目のゲートlIjA G i 
に薄膜トランジスタをオンする電圧VONが加わるのに
同期させて、第j番目のデータsDJ に画像信号?o
−が印加される.これによって画素Ct−では蓄積容量
及び液晶容量に電荷が蓄積される.この電荷の蓄積がい
わゆる画像信号の書き込みである.上記のごとき画像信
号の書き込みは,時刻t1に始まってt1+Δt で終
了し、同時にゲート電圧はV OFFとなる.そして画
索C I Jの電圧はlフィールド周期1゛後の時刻t
 t + 1’ に再び信号書き込みが行われるまでV
 D Jに保持されることになる.なお、線順次走査に
おいては、第i番目のゲートtilt G i に接続
された薄膜トランジスタは同時に駆動され、画素C■(
k=1〜m〉においても,直像信号は異なるが上記と同
様の信号書き込みが同時に行われる. 次に、時刻ts+z=t量+Δtに第i+1番目のゲー
ト線G i + 1に薄膜トランジスタをオンする電圧
VONが加えられ、画素C i十seh  ( k =
 1 〜m )に信号が書き込まれる.この信号書き込
みは時刻t i + 2Δt に終了する. 以上のようにして、各ゲート線には一線毎に順次薄膜ト
ランジスタをオンする電圧が加えられ、そのゲート線に
接続されている画素を駆動することになる。
〔発明が解決しようとする課題〕
アクティブマトリクス型液晶表示装置の原理的な駆動方
法は上記の通りであるが、実際の駆動においては、液晶
を交流で駆動させるための駆動電圧関係がとられ,それ
によって#膜トランジスタの動作特性が異なって来ると
いう問題がある。
この問題について第4図及び納5図を用いて説明する. 第4図に液晶を交流駆動する場合の駆動波形の一例を示
すe Vase VDJは第3図にホしたのと同様であ
り、それぞれ第i番目のゲート線Giに加えるゲート電
圧、第j番目のデータ線L)tに加える曙像信号であり
、ここでは2フレーム分を示してあるmV1pJはlv
#c t .a ノ電圧ヲ示T − M 図のように液
晶には1フレーム毎に正極性信号と負極性信号が交互に
印加されて高寿命化が図られている。
さて上記の正負向極性の画像信号は、前述のようにvo
.がVONとなるΔtの間に薄膜トランジスタがデータ
電極から画素電極に電圧を伝達することにより液晶に印
加される。この信号電達は、画像信号の極性によってそ
の速度が蛮化する.第5図にその様子を示す。
第5図の曲線■は正極性信号書込に対応し、書込が進行
するに従って矢印の方向すなわち原点に向かって動作点
が移動することが示されている.正極性信号書込の場合
は常にデータ電極の電圧V (DATA)が画素電極の
電圧V(prxI!L)よりも大きくなっている.すな
わちチャネルの主たるキャリャが電子とすると、電子の
注入される電極であるソース電極は画素電極である. 一方,第5図の曲線■は負極性信号書込みの場合を示し
ている.この場合は常にV CDAT^)くV(PIX
EL)が或立し、ソース電極はデータ電極である。
曲線t,Uは、ソース電極が薄膜トランジスタのデータ
電極,画素電極のいすであっても電子注入はほぼ同等に
行なわれ、その程度はゲート・ソ一ス間屯圧、ゲート・
ドレイン間電圧にのみ依存するトランジスタ特性に基づ
いて得られる。
第5図の曲線1,IIを比較すると、同一のドレイン・
ソース間電圧(すなわちIV(DATA)一V(prκ
EL)l)に対してトランジスタを流れる’#f. ’
dot値は、負極性信号書込の方が大きいことがわかる
これはゲート・ソース間電圧の条件の差異により生ずる
.このことから、信号書込の速度がその極性により変化
することがわかる。以上のような極性により異なる帯込
速度について特に問題となるのは第5図曲線■に示され
るような正極性信号書込の速度である.すなわち正極性
信号書込時にも十分な電流を確保することが良好な画質
を得るための必要条件である.この点に関して、これま
で特に配慮がなされてはいなかった. 従来技術を用いて薄膜トランジスタの電流を拡大するに
は、例えばトランジスタサイズを大きくする等で伝導度
をと昇させ、第5図曲線ut,tvに示すように動作領
域をシフトさせるなどの方法がとられる.ここで上記曲
線ui,tvは曲線【,■のトランジスタのチャネル幅
を2倍にした場合の特性である.しかしより大面積、高
1’#J11 (m大)のディスプレイを実現するのに
は、上記の対策では不十分であり,かつ基板作製時の歩
留り低下を招くという問題もあった。
本発明の目的は,薄膜トランジスタのサイズを変えるこ
となく、上記正極性信号書込時に大きな電流を取り出す
ことが可能な薄膜トランジスタによって駆動される液晶
表示装置を提供することにある. 〔課題を解決するための手段〕 上記の目的を達或するため、本発明においては、液晶表
示装置を披動ずる薄膜トランジスタの電流[0能力に非
対称性をもたせることで、正極性信号書込時の電流を増
大させたものである.ここで上記薄膜トランジスタの電
流駆動能力の非対称性とは、以ドのことを意味する.即
ち、上述の第2図のように構威された液晶表ボ装5’t
であって、画素電極とデータ線間の電荷の仏達を制御す
る薄膜トランジスタについて、データ線から画素電極の
向きに電荷を伝達する能力よりも画素電極からデータ線
に電荷を伝達する能力の方が少なくとも一部の駆動電圧
領域で優っていることである・これを@5図を用いて説
明すれば、第5図の従来例では対称な駆動能力を有する
薄膜トランジスタの動作電流曲線を描いてあり曲線lは
曲線Hの下に常に位置するが、これに対し、本発l1l
jによる非対称なti流駆動能力を有する薄膜トランジ
スタでは動作電流曲mlが曲llA]Iよりも、大きく
なる領域がある電圧I V (DATA) − V (
PIXEL) I  で存在する。
上に述べたことは,いずれも薄膜トランジスタの主たる
電荷が電子の場合についてであるが、その主たる電荷が
正孔の場合は、電荷の伝播能カの大小関係は逆転する。
さて、上記の如き薄汲トランジスタの電流駆動能力の非
対称性を実現するにあたり、本発明では特に画素電極側
からの電子注入を増倍させたものである・そのために、
画素電極側で薄ILJ トランジスタのゲート電界が大
きくなるように実効的なゲート絶縁膜厚を薄くしたもの
である.あるいは、薄膜トランジスタの半導体層の厚み
を画素電極側で薄くして、寄生抵抗を小さくしたもので
ある.特に上記本発明の構成になる液晶表示装置は、良
好な一質を実現でき,信頼性も高いという特徴を有する
のでこれらをテレビジョン画像表示装置あるいは情報用
端末または文字・図形表示装置に用いて好適である. 〔作用〕 上記の手段によれば,正極性信号の書込時、すなわち画
*a極からデータ線に電子が伝播されるときに、画素電
極側からの電子注入がデータ線側からのそれと比べて増
倍されているために、大きな電流を流すことができるの
でトランジスタの設計裕度が拡大されるほか、加えて画
質,信頼性の向上が達或される. この非対称な電子注入は,虐索電極側での実効的ゲート
絶縁膜厚をデータ線側のそれと比べて薄くすることによ
り実現される.すなわち同一のゲート電圧に対し、半導
体とゲート絶縁膜界面での電界効果が画素電極側で大き
くなり、電子注入が促進される. もちろん、薄膜トランジスタ全体でゲート絶縁膜を薄く
しても正極性信号書込の改善が達成されることはいうま
でもない.しかしながらこの場合はデータ線とゲート線
の短絡確率を高めることになるので上記短絡を回避する
必要がある。
第6図は,ゲート絶縁膜厚を変えた場合の作用を説明す
るための動作曲線図の例である.第6図に示されるよう
に本発明によれば、#膜トランジスタの電流駆動能力の
非対称性により少なくとも正極性信号書込時の電流を従
来に比べて大きくすることが可能となる. この電流値は、従来比で約2〜3倍以上とすることがで
きるので、トランジスタサイズを大きくしなくても正極
性信号書込に係わる従来の問題が解消される. また画素電極側の半導体層を薄くすることによっても上
記の如き電流の非対称性を実現できる。
これは半導体厚さ方向の寄生抵抗を減少できるからであ
る. 〔実施例〕 (実施例1) 第1図に本発明の第1の実施例による液晶表示装置を示
す.(a)はブロック構成図、(b),(c)は液晶パ
ネルの回路図、(d)は液晶パネルの一画素部の断面図
である. 第1図(a)において2はゲートドライバであり、液晶
パネルlの各ゲート線に接続されている.このドライバ
の出力は制御信号発生部4において発生されたクロック
信号で制御される.また、3はデータドライバであり、
シフトレジスタ,ラッチ等によって構成される.5は画
像信号発生部であり、画像信号を表示に整合する駆動波
形に変換してデータドライバ3に出力する.液晶パネル
エは第1図(b)に示した通りであるが前記第2図に示
した従来例と同様にゲート線とデータ線とでマトリクス
電極が形成され、その各交点に薄膜トランジスタが設け
られている.ただし、第2図の従来例と異なって、本発
明では各画素での薄膜トランジスタの電流駆動能力に非
対称性がある.これを明示するために第1図(c)のよ
うなトランジスタの記号を用いた.ここではゲート線数
n,データ線数mはそれぞれ、240〜480及び48
0〜1080とした.第1図(d)に示した液晶パネル
の一画索部の断面図を用いてこれをさらに詳しく説明す
る.ガラス基板30上に金属Crをスパッタリング法に
より膜厚1000人に堆積し、ホトエッチング法により
所望のゲート配線パターン31を形成する。次にプラズ
マCvL)法により第1のゲート絶縁膜32としてS 
i NPIAを厚さ1500〜3000人堆積し、その
上にCrを厚さ約400A堆積して第2のゲート電極3
3を形成する.ここで、第1のゲート電極と第2のゲー
ト電極は第1のゲート絶縁膜にコンタクト穴を設けてパ
ネル内部で接続した. 引き続いてCVD法により,勤2のゲート絶縁膜34と
してSiN膜を厚さ400〜800A堆積し、次に半導
体層35として真性のa−Si:H膜を厚さ500〜2
000入堆積し、またオーミツクコンタクト層36とし
てn+a−Si:H膜を厚さ300〜600人堆積する
. 上記の各工程において,第2のゲート絶縁膜33以降の
膜形成は同一チャンバにおいてガス挿を切替えながら行
なった.切替に際しては一旦チャンバを真空に引く(背
圧1 0””Torr以下)ことにより膜相互の純度を
保った.なお、SiN膜形成時のガス種は、SiHa,
Nz,NHaまたはS i Ha, N2, NH81
 H2の混合゛ガスを用いた.またn+ドーピングに際
しては水素希釈のPHaガスを用いた。上記のごとき膜
堆積後、a−Si:H膜を島状に加工する. 次にCr層(約80OA)37及びAfi層(約400
OA)38をスパッタリングにより形成した後、所望の
データ配線パターン39と画素電極側の島状パターン生
立を形成する.この場合、データ電極39と上記第2の
ゲート電極33とは約5μm程度の間隙を設け、上記画
素電極側の島状Cr/AMパターン40と第2のゲート
電極は少なくとも2μm以上重畳させる。また、第1の
ゲート電極31とC r / A Qのデータ1!極及
び島状パターンとは、いずれも少なくとも2μm以上重
畳させる.この後でC r / A Qパターンをマス
クにしてn+ a−Si :H[36をエツチオフした
.次に、I T O (Indium Tin Oxi
da)透明′4t極をスパッタリング法により800−
1200人の膜厚に堆積し.HCQ系水溶液を用いたホ
トエッチング法により画素t極パターン41を形成する
,最後に.TPT基板の画血′領域全体を被覆するよう
に保護膜42を形成して液晶ディスプレイパネル用TP
T基板43が完成する.この基板を対向電1444を設
けた通常の対向基板45,液晶46等と組合せることに
より液晶ディスプレイパネルが完或する. 上記の工程によって形成された薄膜トランジスタは,第
1のゲート電極と第2のゲー1一電極がほぼ同電位で駆
動されるが、この場合,有効なゲート絶縁膜厚がデータ
電極側では、第1のゲート絶*M厚と第2のゲート絶縁
膜厚の和であり、画素電極側では第2のゲート絶縁膜厚
のみとなる.すなわち画素電極側がソース電極となる場
合には大きなゲート絶縁膜容量に対応して電子注入が促
進される.換言すると正極性信号書込が容易な構成とな
っている。その効果は第6図に示した通りである. 以上本発明を一実施例によって説明して来たが、本発明
はこの実施例に限定されない.特に、各画素に電荷蓄積
容量を設けてはいないが、この限りではなく,必要な場
合には付加することも可能である.また本実施例では作
り易さのために、Cr/Allパターンと第2のゲート
電極の位置関係を上記のように設定したが,例えばデー
タ電極と第2のゲート電極を〜lμm程度の間隙として
負極性信号書込も向上することができる.この場合には
さらに第2のゲート電極とー索電極の重なりは〜2μm
程度の間隙としても本発明の効果を得ることができる。
(実施例2) 本発明の第2の実施例では、第6図に示したような非対
称な特性の薄膜トランジスタの別の構成法について述べ
る. 第7図(a)はトランジスタ部の断面図である。
ガラス基板上にA2を170OA抵抗加熱蒸着もしくは
スパツタ蒸着により形成しゲート電極及び配線パターン
50を形成する.次にホトレジストを3.0μm塗布し
、通常のホトエッチングプロセスにより所望の部分のレ
ジストを除去する.この状態で、基板を化或掖に浸し、
ゲート配線に+72Vを供給する.約30分後、上記の
ホトレジスト除去部分のAffi表向に約100OAの
AfizOj51が得られる.コノ時AM1700人の
うち約70OAが酸化される.化成液としては3%酒石
酸溶液をエチレングリコールもしくはプロピレングリコ
ールで希釈し、アンモニア水を添加してp H 7 .
 0±0.5に調整した溶液を用いる.このように局所
的に陽極化或することにより、ゲート配線のA2の大部
分がそのまま残るので,配線抵抗を低く保つことができ
る。またA2とAnzOsの選択エッチング技術も不要
となる.次にレジストを除去した後、大気中あるいは真
空中で200〜400℃で60分加熱する.この加熱に
よってAffizOaのリーク電流が一桁以上減少する
.この上にプラズマCVDにより窒化シリコン(S i
 N)を400〜800λ、水素化非晶質シリコン(a
−Si)52を300〜2000人,リンを0.6〜2
.5%ドーピングした非晶貿シリコン(n十層)53を
200〜500人堆積し,島状パターンを形成する. 次にCr54と500〜1000人,AQ55を300
0〜sooo人抵抗加熱蒸着あるいはスパツタ蒸着にて
堆積しホトエッチングにてデータ配線、データ電極56
及び画素電極側のCr/AQパターン57を形成する.
このC r / A Itパターンをマスクにしてn◆
層53の露出部のエッチングを行う. この上にITOを約1000人スパツタ蒸着により堆積
しパターン化して画l41!極58を形成する. 以上の工程で,トランジスタのゲート絶縁膜は、SiN
単層とSiN/AQzOsの2層の部分ができるが、こ
の場合,SiN単層の部分を画素電極側に寄せておくこ
とが肝要となる.すなわち図のdの値を−2〜2μm程
度とすることが望ましい。
以下の工程では、実施例1に記したものと同様の手順で
液晶パネルが作製される。
本実施例の効果としては、実施例1に示したトランジス
タの非対称駆動の効果に加えて、配1fA抵抗を十分に
小さくできるので,大型・高精細化が容易になるという
利点がある. 本実施例では,ゲート電極をひとつで構成したが,これ
と同様な構成は陽極化成を用いなくても可能である. 例えば第7図(b)のようにCr電極、第1のゲート絶
縁膜を形成後,その第1のゲート絶縁膜を所望の膜厚t
だけエツチオフすればよい.その後の工程は本実施例と
全く同様の構成とすればよい. なお以上の実施例では実効的なゲート絶縁膜厚を薄くす
る場合のみを記述したが、同様に画素電極側の半導体層
厚を薄くしても電流の非対称性は実現できる。
(実施例3) 第8図は本発明の第3の実施例図であり、テレビジョン
受像機のブロック構或図を示す.この実施例は、前記実
施例1あるいは2の液晶表示装置を用いてTV画像表示
を行うものである.第8図において7は通常のカラーT
Vに使用される標準的な駆動圓路である.また、映像信
号処理回路への人力をVTR信号とすればビデオモニタ
としても用いることができる. また、この実施例においては本発明の液晶表示装置をT
V画像表示用に用いる場合を説明したが、本発明の液晶
表示装置は゛1゜V画像表示に限らず,他のディスプレ
イとして用いることも、もちろん1■能である.特に、
本発明を適川すれば、大画面高精細の表示装置において
従来より大幅に良好な画面を実現することができ,精密
な図形や小さな文字等を明瞭に表示することができるの
で、情報用端末装置または文字,図形表示装置等の表示
装・ 1 置として好適である。
〔発明の効果〕
以上説明したように、本発明による液晶表示装置によれ
ば、#膜トランジスタの電流駆動能力の非対称性により
正極性信号書込時の電流を独立に従来の2〜3倍以上と
することができる。
したがってトランジスタサイズを拡大することなく,大
画面,高精細のディスプレイにおいて良好な画質を実現
することができるという優れた効果が得られる.
【図面の簡単な説明】
第1図(a)は本発明の一実施例の装置構成の概略ブロ
ック図、第1図(b)は表ボ装置の表示部の回路図、第
1図(c)は画素表示駆動園路の回路図、第1図(d)
はDM素表示駆動部の凹路素子の断面図、第2図は従来
の液晶表示装置の表本部の圓略図、第3図,第411,
第5図は液品表示装置の動作を説明するための図、第6
図は本発明による液晶表示装置に用いられる薄膜トラン
ジスタの動作曲線図,第7回(a),(b)は本発明の
別の実施例による液晶表示装置の回路素子部の断面図、
第8図は本発明による液.晶表示装置を応用したTV受
像あるいはビデオモニターのブロック図である. 1・・・液晶パネル,2.16・・・ゲートドライバ、
3,工7・・・データドライバ、13・・・非対称な駆
動能力を有する薄膜トランジスタ、工1・・・液晶、1
8・・・対向電極、14・・・データ線、15・・・ゲ
ート線.奉 I ■ (α) 弟 ! 臼 (b) 夢 l 昭 (d−) 第 2 日 27 茅 3 日 早 S ■ l V’(CIATA) 一V (PIXEL](V) 第 6 切 IV (DATA)− V(PIXEL) I (V)
秦 7 切 (αつ 6z 第2I) 不 δ 目 l 7通宇′のカラーTVの焉巨動回工4

Claims (1)

  1. 【特許請求の範囲】 1、複数のデータ線と、該複数のデータ線と交差する複
    数のゲート線を有し、上記データ線と上記ゲート線の各
    交点に画素電極と該画素電極を駆動する薄膜トランジス
    タを形成して成る第1の基板と、 透明導電体を形成した第2の基板と、 上記第1の基板と第2の基板の間に挾まれた液晶層とを
    備えた液晶表示装置であつて、 上記薄膜トランジスタが少なくとも半導体層からなる能
    動層、ゲート絶縁層、ゲート電極を有する絶縁ゲート型
    電界効果トランジスタであり、その電流駆動能力に非対
    称性を具備させて駆動することを特徴とする液晶表示装
    置。 2、請求項1に記載の液晶表示装置において、上記薄膜
    トランジスタのゲート絶縁膜の膜厚を画素電極近傍で薄
    く、その他の部分では厚くすることにより、電流駆動能
    力に非対称性を生ぜしめ、これを用いて駆動することを
    特徴とする液晶表示装置。 3、請求項2に記載の液晶表示装置において、上記薄膜
    トランジスタのゲート絶縁膜が2層以上の多層構造から
    なることを特徴とする液晶表示装置。 4、請求項2ないし3のいずれかに記載の液晶表示装置
    において、上記薄膜トランジスタのゲート絶縁膜が2層
    以上の多層構造からなり、かつ、複数のゲート電極が上
    記ゲート絶縁膜を介して積層された多層構造を有するこ
    とを特徴とする液晶表示装置。 5、請求項2ないし4のいずれかに記載の液晶表示装置
    において、上記薄膜トランジスタのチャネルを形成する
    能動層が水素化非晶質シリコンからなることを特徴とす
    る液晶表示装置。 6、表示手段として、請求項1ないし5に記載の液晶表
    示装置を用いたことを特徴とするテレビジョン画像表示
    装置。 7、表示手段として、請求項1ないし5に記載の液晶表
    示装置を用いたことを特徴とする情報用端末装置または
    文字、図形表示装置。
JP1184630A 1989-07-19 1989-07-19 液晶表示装置 Pending JPH0350526A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1184630A JPH0350526A (ja) 1989-07-19 1989-07-19 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1184630A JPH0350526A (ja) 1989-07-19 1989-07-19 液晶表示装置

Publications (1)

Publication Number Publication Date
JPH0350526A true JPH0350526A (ja) 1991-03-05

Family

ID=16156593

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1184630A Pending JPH0350526A (ja) 1989-07-19 1989-07-19 液晶表示装置

Country Status (1)

Country Link
JP (1) JPH0350526A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007097068A1 (ja) * 2006-02-24 2007-08-30 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機
US8168980B2 (en) 2006-02-24 2012-05-01 Sharp Kabushiki Kaisha Active matrix substrate, display device, television receiver, manufacturing method of active matrix substrate, forming method of gate insulating film
US8262165B2 (en) 2007-05-08 2012-09-11 Toyota Boshoku Kabushiki Kaisha Connection devices
JP2014149410A (ja) * 2013-02-01 2014-08-21 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007097068A1 (ja) * 2006-02-24 2007-08-30 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機
JPWO2007097068A1 (ja) * 2006-02-24 2009-07-09 シャープ株式会社 アクティブマトリクス基板、表示装置、テレビジョン受像機
JP4588785B2 (ja) * 2006-02-24 2010-12-01 シャープ株式会社 アクティブマトリクス基板、表示装置、テレビジョン受像機
US7868960B2 (en) 2006-02-24 2011-01-11 Sharp Kabushiki Kaisha Active matrix substrate, display device, and television receiver
US8168980B2 (en) 2006-02-24 2012-05-01 Sharp Kabushiki Kaisha Active matrix substrate, display device, television receiver, manufacturing method of active matrix substrate, forming method of gate insulating film
US8262165B2 (en) 2007-05-08 2012-09-11 Toyota Boshoku Kabushiki Kaisha Connection devices
JP2014149410A (ja) * 2013-02-01 2014-08-21 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板およびその製造方法

Similar Documents

Publication Publication Date Title
US6075580A (en) Active matrix type liquid crystal display apparatus with conductive light shield element
US5847413A (en) Differential amplifier circuit and analog buffer
US20180136528A1 (en) Array substrate and manufacturing method thereof, display panel and display device
CN108598087A (zh) 阵列基板及其制造方法、显示面板、电子装置
JP2001228457A (ja) 液晶表示装置
JP2001051303A (ja) 液晶表示装置及びその製造方法
US7265744B2 (en) Liquid crystal display device and driving method thereof
JPH06295924A (ja) 液晶表示素子の製造方法
TW200527099A (en) Thin film transistor and liquid crystal display device
KR960014824B1 (ko) 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치
JPH0281029A (ja) 液晶表示装置の製造方法
JPH06104434A (ja) 薄膜トランジスタ素子,アクティブマトリクス表示装置及びイメージセンサ
JP3121005B2 (ja) 薄膜半導体装置とその製造方法及び製造装置並びに画像処理装置
JPH11109923A (ja) 液晶表示装置の駆動方法
JPH0350526A (ja) 液晶表示装置
JPH07159772A (ja) 液晶表示装置
JP4187027B2 (ja) 表示装置
JP2960268B2 (ja) アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ
JP2755683B2 (ja) アクテブマトリクス型液晶表示装置
JPH10240164A (ja) 駆動回路一体型表示装置
KR100202224B1 (ko) 박막트랜지스터 및 그 제조방법
JP2000172192A (ja) 液晶表示装置及びその製造方法
JP2005079476A (ja) 液晶表示装置およびその製造方法
JPH02193121A (ja) 薄膜トランジスタパネル
JP2000347218A (ja) 半導体表示装置およびその駆動方法