JPH02193121A - 薄膜トランジスタパネル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、基板上に画素電極がマトリクス状に配設され
るとともに、前記各画素を駆動するためのスイッチ素子
として薄膜トランジスタが配設された薄膜トランジスタ
パネルであって、フラットパネル形デイスプレィである
液晶デイスプレィ　（ＬＣＤ）などに適用されるものに
関する。

−従米辺退ｌ− 近年高度情報化が進むにつれ、映像表示用のデイスプレ
ィの分野においてはより一層の高精細化および高輝度化
が望まれている。現在は家庭用やその他はとんどの分野
においてＣＲＴ　（陰極線管）がその主流を占めている
。しかし小形、軽量、低消費電力でしかも高画質化が可
能なフラットパネル形デイスプレィへの要望が高まって
きている。フラットパネル形デイスプレィのうち液晶を
用いたＬＣＤは現在もっとも広く用いられ将来性の高い
デイスプレィである。このＬＣＤの駆動方式として、単
純マトリスクス駆動方式やアクティブマトリクス駆動方
式があり、このうちアクティブマトリクス駆動方式は各
画素ごとにスイッチ素子を配設して各画素を独立的に駆
動制御するものである。したがって各画素ごとに１００
％近いデユーティ比で駆動でき、画素のコントラスト比
を大きく取ることが可能である。

スイッチ素子としてアモルファスシリコンを用いた薄膜
トランジスタ（ＴＰＴ）形は大面積化が可能であり、し
かも低コストで製作できることから有望視され、多くの
研究がなされている。アモルファスシリコンを用いた薄
膜トランジスタ（ＴＰＴ）形デイスプレィの特徴として
は大面積化が可能であること、比較的低温プロセス（３
００°Ｃ前後）で製作できることから安価なガラス基板
が使用可能であること、連続的な成膜により膜外面の清
浄性が保たれることなどが挙げられる。

以上のことから駆動方式としてアクティブマトリクス駆
動方式を採用し、アモルファスシリコンを用いた薄膜ト
ランジスタ（ＴＰＴ）形デイスプレィは今後のニューメ
ディア用のデイスプレィ候補としてはその発展が期待さ
れている。

次に、上記ＴＰＴ形デビデイスプレイいられる従来のア
クティブマトリクス駆動方式のＴＰＴパネルを、第４図
および第５図に示す。ガラス基板１１の上側（第５図中
上側）の所定箇所にはゲート電極１２が形成されている
。このゲート電極１２の上面にはゲート絶縁膜１３が積
層形成され、さらにこのゲート絶縁膜１３の上面には半
導体層１４、低抵抗半導体層１５、拡散防止層１６が順
次積層形成されている。この拡散防止層１６の上面には
さらにドレイン電極１７が積層形成されるとともに、こ
のドレイン電極１７と水平方向に対向してゲート電極１
２を挟んだ所定箇所にはソース電極１８が形成されてい
る。このソース電極１８にはガラス基板１１上面にマト
リクス状に形成された画素電極１９が接続されている。

２０は保護層である。上記したゲート電極１２、ゲート
絶縁膜１３、半導体層１４、低抵抗半導体層１５、拡散
防止層１６、ドレイン電極１７およびソース電極１８に
よりスイッチ素子としてのＴＰＴ２１が構成されている
。

このようなＴＰＴ２１がガラス基板１１上に形成された
ＴＰＴパネルは、ＬＣＤに適用された場合、各ＴＰＴに
よって各画素を駆動する方式のデイスプレィとなり、デ
イスプレィの面積あるいは画素数が増大するにつれてＴ
ＰＴの欠陥が増大する。あるいは配線の断線が起ぎたり
、配線のショトなどによる表示不良が急増し、スイッチ
素子作成の歩留まりが著しく低下する。通常ＴＰＴパネ
ルにおいては対角５インチ以上のガラス基板にスイッチ
素子としてのＴＰＴを１０万個以上形成する。このうち
わずかのＴＰＴの不良に基づく表示欠陥が存在しても、
人間の目には常時点灯または常時非点灯として認識され
る。そのため、ＬＣＤとしては十分な表示機能を達成す
ることが不可能となってしまう。従って、ＴＰＴはすべ
て欠陥なく作製される必要がある。

また、従来のＴＰＴは、欠陥がない場合でも、ＴＰＴの
電気特性にバラツキがあると、画像のコントラスト比の
低下として認識される。

しかしながら、パネル作製工程において、ＴＰＴの欠陥
および電気特性のバラツキをなくすことは困難であり、
そのためＴＰＴパネルの歩留まりが悪いという結果が生
じている。

そこで、このような問題を解決する手段として、従来、
一画素に複数個のＴＰＴを配置することが提案されてい
る。この種のＴＰＴとして例えば第６図に示すようなも
のがある。このＴＰＴはチャンネルが複数分割、ここで
は二分割されており、２個のＴＰＴ２２が配置された構
成となっている。従って、一方のＴＰＴに欠陥が生じて
作動しなくなっても他方のＴＰＴが画素に電流を供給す
ることができる。

明が解゛しようとする課題 しかしながら、上記したような分割形のＴＰＴでは、欠
陥救済が働いても欠陥の個数分だけ画素にかかる電圧が
減少するため、画像のコントラスト比が低下し、画像が
あられれても不鮮明となってしまうという問題点があっ
た。

また、ＴＰＴの電気特性のバラツキに起因してコントラ
スト比が低下する現象すこついても、分割形のＴＰＴは
、単にチャンネルを分割しているだけなので信号電流の
増加は望めず、この現象を解決することはできなかった
。

上記したような事情から、現在のＴＰＴパネルの製作技
術ではＴＰＴの欠陥および特性のバラツキをなくすこと
が困難であり、ＴＰＴの歩留まりが悪いという結果を生
じていた。

そこで、本発明は、ＴＰＴの欠陥および電気特性のバラ
ツキが生じても、画像の欠陥として認識されることの少
ないＴＰＴパネルを提供することを目的としている。

課題を解゛するための 上記した目的を達成するため、本発明は、基板上に画素
電極がマトリクス状に配設されるとともに、前記各画素
を駆動するためのスイッチ素子として薄膜トランジスタ
が配設された薄膜トランジスタパネルにおいて、前記各
画素電極には２個の薄膜トランジスタが配設され、これ
ら２個の薄膜トランジスタのうち１個はそのゲート電極
が隣接画素の画素電極と電気的に接続されていることを
特徴としている。

一作一」− 上記の構成から明らかなように、各画素に配設された２
個のＴＦＴ　（ＴＦＴ３１．ＴＦＴ３２とする（便宜上
第１図における符合を用いる））のうち１個（Ｔ　Ｆ　
Ｔ　３２とする〕はゲート電極が隣接画素の画素電極と
電気的に接続されている（以下、対象とする画素をＡ、
隣接画素をＢとする）。従って、ＴＦＴ３２のゲート電
流は、隣接画素Ｂの画素電極から供給されることになり
、隣接画素Ｂの画素電極にかかる電圧に対応して流れる
。言い換えれば、ＴＦＴ３２はそのドレイン電圧がＯＮ
であれば常に隣接画素Ｂの画素電極のＯＮ、ＯＦＦに連
動して作動する。

ＴＦＴ３１に欠陥がなく正常に作動している場合、ＴＦ
Ｔ３２の作動に関係なく画素Ａの画素電圧はＯＮ、ＯＦ
Ｆする。画素Ａにかかる画素電圧の変化についてみると
、画素ＡのＴＦＴ３１およびＴＦＴ３２にドレイン電流
が流れている場合、隣接画素Ｂの画素電圧がＯＮであれ
ばＴＦＴ３２は作動する。このため、画素への画素電極
にはＴＦＴ３１およびＴＦＴ３２の印加電流が加わり画
素電圧が上昇する。

ＴＦＴ３１に欠陥が生じた場合、ＴＦＴ３１は作動しな
いが、ＴＦＴ３２にはドレイン信号が届いているので、
隣接画素Ｂの画素電圧がＯＮであればＴＰＴ、３２のゲ
ート電圧はＯＮとなってＴＦＴ３２は作動し、この結果
画素Ａの画素電圧はＯＮとなる。他方、隣接画素Ｂの画
素電圧がＯＦＦのときは、ＴＦＴ３２のゲート電圧もＯ
ＦＦとなるのでＴＦＴ３２は作動せず、従って、画素Ａ
の画素電圧は発生しない。

一夾一胤一舅一 本発明にかかるＴＰＴパネルの実施例を図面に基づいて
説明する。

第１図はＴＦＴパネルの一実施例を示す平面図であり、
各画素にはＴＦＴ３１とＴＦＴ３２が配設されている。

ＴＦＴ３１は第４図および第５図に示す従来のＴＰＴと
同じものであるので、その説明を省略し、ＴＦＴ３２に
ついて説明する。

第１図において、縦方向に形成されているのはドレイン
ライン２５であり、このドレインライン２５の所定箇所
にはドレイン電極１７が形成され、横方向に形成されて
いるのはゲートライン２６であり、このゲートライン２
６の所定箇所がゲート電極１２となっている。ここで、
画素画素Ａについてみると、２個のＴＰＴのうちＴＦＴ
３１はこれらドレイン電極１７とゲート電極１２をその
構成要素としている。ＴＦＴ３２は、そのトレイン電極
にはドレインライン２５から延設されたドレイン電極２
８が用いられているが、ゲート電極にはゲートライン２
６とは別体のゲート電極３５が設けられている。このゲ
ート電極３５は隣接画素Ｂの画素電極３３が画素Ａ側へ
延設形成されたものとなっている。従って、ＴＦＴ３２
は、ドレインライン２５がＴＦＴ３１と共通でゲート電
極３５が隣接画素Ｂの画素電極３３と連動するようにな
っている。この結果、ＴＦＴ３２はドレイン電圧がＯＮ
であれば隣接画素Ｂの画素電圧のＯＮ、ＯＦＦに連動し
て作動する。

次に、ＴＦＴ３２の構造について断面を第２図に示す。

図中、ガラス基板３４の上に画素電極３３が形成され、
隣接画素Ｂの画素電極３３が画素Ａ上に延設されて画素
ＡのＴＦＴ３２を構成するゲート電極３５が形成されて
いる。ゲート電極３５上にはゲート絶縁膜３６、半導体
層３７が形成され、この半導体層３７の上には欠損部を
挟んで低抵抗半導体層３８、拡散防止層３９が積層形成
されている。拡散防止層３９上には欠損部を挟んで一方
にはドレイン電極２８が形成され、他方にはソース電極
４０が形成されている。ソース電極４０の両端は第１図
に示すように画素Ａの画素電極３３に電気的に接続され
ている。欠損部には保護層４１が形成されている。

ＴＰＴ３１およびＴＰＴ３２の各積層について説明する
と、ゲート電極１２には例えばクロム、ニクロムなどの
金属が用いられる。ゲート絶縁膜１３．３６には例えば
窒化シリコン、酸化シリコンなどが用いられる。半導体
層１４および半導体層３７には例えば水素化非晶質シリ
コンや多結晶シリコンなどが用いられる。低抵抗半導体
層１５．１８には例えばｎ＋非晶質シリコンなどが用い
られ、拡散防止層１６．３９には例えばクロム、ニクロ
ム、チタン、窒化チタンなどが用いられる。ドレイン電
極１７．２８およびソース電極１８．４０には例えばア
ルミニウムなどの低抵抗金属が用いられる。画素電極３
３、ゲート電極３５には例えば酸化インジウム、酸化錫
などの透明電極が用いられる。

次に、動作原理について説明する。表１に画素Ａの信号
電圧すなわちドレイン電圧および隣接画素Ｂの画素電圧
に対するＴＰＴ３１およびＴＰＴ３２のソース電圧のＯ
Ｎ、ＯＦＦ特性を示す。この場合ＴＦＴ３１のゲート電
圧は常にＯＮにしである。

表　　　１ 隣接画素Ｂの画素電圧かＯＮで画素Ａのドレイン電圧が
ＯＮの場合、ＴＰＴ３２のゲート電圧およびＴＰＴ３１
のドレイン電圧はＯＮとなるので、ＴＰＴ３１．ＴＰＴ
３２のソース電圧はともにＯＮになる。

隣接画素Ｂの画素電圧がＯＮで画素Ａのドレイン電圧が
ＯＦＦの場合、画素Ａのドレイン電圧がＯＦＦであるた
め、ＴＰＴ３１．ＴＰＴ３２のドレイン電圧がＯＦＦと
なり、ＴＰＴ３１、ＴＰＴ３２のソース電圧はともにＯ
ＦＦとなる。

隣接画素Ｂの画素電圧がＯＦＦで画素へのドレイン電圧
がＯＮの場合、ＴＰＴ３２のゲート電圧がＯＦＦでＴＰ
Ｔ３１のドレイン電圧がＯＮとなるので、ＴＰＴ３２の
ソース電圧はＯＦＦ、ＴＰＴ３１はＯＮとなる。

隣接画素Ｂの画素電圧、画素Ａのドレイン電圧がともに
ＯＦＦの場合、ＴＰＴ３１、ＴＰＴ３２のソース電圧は
ともにＯＦＦとなる。

次に本発明実施例のＴＰＴパネルの表示特性を、第５図
に示したＴＰＴを２分割する従来の欠陥救済を施したＴ
ＰＴパネルの表示特性との比較について説明する。

表２に、無欠陥時の画素Ａ、隣接画素Ｂへの信号電圧に
対する画素Ａ、隣接画素Ｂの画素電圧、すなわち画素の
明るさの相対強度を示す。隣接画素Ｂの値も参考の為、
示した。

表　　　２ 画素Ａ、隣接画素Ｂへの信号電圧がともにＯＮの場合、
画素Ａには隣接画素Ｂからも電流が供給されるため、二
分割タイプに比して画素の明るさは１５と太き（なる。

そのため、コントラスト比は大きくなる。

表　　　３ 第３にＴＦＴ３１が欠陥のため電流が流れない場合の表
示特性を示した。二分割形は一方のＴＰＴに欠陥が生じ
たものとする。画素Ａ、隣接画素Ｂへの信号電圧がそれ
ぞれＯＮ、ＯＦＦの場合、二分割形は明るさ５であるが
、本発明のパネルでは０となっている。

この場合、二分割形は一応ＴＰＴの欠陥の救済がなされ
ているが、明るさが十分でないためむしろ画像の欠陥と
して認識される。これに対して、本実施例のＴＦＴ３２
は隣接画素Ｂの明るさＯに対応して画素Ａの明るさをＯ
にするので、かえって画像の欠陥は目立たない。

即ち、実施例のパネルは、隣接画像間に相関をもたしで
あるため、コントラスト比は大きく、かつ、欠陥が目た
ちにくいという特徴を有する。

さらに本実施例ではＴＦＴ３１、ＴＦＴ３２が離れてい
るため、両者がともに欠陥となる確率が小さい。それに
比べて、二分割形は二つのＴＰＴが隣接しているため、
両者共に欠陥となる確率が大きい。

次に上記したＴＰＴパネルの製造方法を第３図に基づい
て説明する。第３図（ａ）〜（ｈ）においてそれぞれ左
側に示した断面図はＴＦＴ３１の製造工程を、右側に示
した断面図はＴＦＴ３２の製造工程を示している。

まず、ガラス基板３４を十分洗浄してからエツチング加
工を施して酸化インジウムまたは酸化錫などからなる画
素電極３３およびゲート電極３５を厚さ１１００ｎで形
成する（同図（ａ））。

次に、ガラス基板３４上にエツチング加工を施してクロ
ムなどを巾１６μｍ、厚さ１５０ｎｍで成膜り、ＴＦＴ
３１のゲート電極１２を形成する（同図（ｂ））。

次に、プラズマＣＶＤ装置を用いて酸化シリコンまたは
窒化シリコンなどを３００ｎｍ成膜し、ゲート絶縁膜１
３およびゲート絶縁膜３６を形成する（同図（Ｃ））。

さらに、プラズマＣＶＤ装置を用いて非晶質シリコンの
半導体層１４および半導体層３７を２００ｎｍ形成する
（同図（ｄ））。

さらに、同装置を用いて窒化シリコン、酸化シリコンな
どの保護層２０および保護層４１を３００ｎｍ形成する
（同図（ｅ））。

次に、同装置によりｎ′″非晶質シリコンの低抵抗半導
体層１５および低抵抗半導体層３８を５０ｎｍ形成する
（同図げ））。

その後、真空蒸着装置を用いてクロムなどの拡散防止層
１６および拡散散防止層３９を３０ｎｍ形成する（同図
（ｇ））。

最後に、真空蒸着装置を用いてアルミニウムのドレイン
電極１７．２８およびソース電極１８．４０を１μｍ形
成する（同図（ｈ））。

以上の構造より、ＴＦＴ３１とＴＦＴ３２は並列に形成
されているため、その製造プロセスの工程数はＴＰＴが
１個の場合と同数で済む。

このようにして作製されたＴＰＴパネルの特性は以下に
示す通りであった。

ＴＦＴ３１はゲート長８μｍ、ゲート幅１６０ｕｍ、Ｔ
ＦＴ３２はゲート長８μｍ、ゲート幅８０μｍであった
。電子電界効果移動度は、ＴＦＴ３１が０．５ｃｍ２／
Ｖ　・ｓ、ＴＦＴ３２が０．４２ｃｍ”　／Ｖ−ｓであ
った。パネルとしての画像のコントラストは、隣接画素
がＯＮの場合に、二分割形に比して１．３倍となった。

尚、本実施例の画素電極３３とゲート電極３５は共通と
なっているが、共通のものに限られるものではなく、要
は画素電極３３とゲート電極３５が電気的に接続されて
いればよい。

−及五五苅呈一 以上の説明により明らかなように、本発明にかかるＴＰ
Ｔパネルにあっては、各画素電極に配設された２個のＴ
ＦＴ　（ＴＦＴ３１およびＴＦＴ３２）のうち１個（Ｔ
ＦＴ３２）はそのゲート電極が隣接画素の画素電極と電
気的に接続されている。従って、ＴＰＴ３１に欠陥があ
る場合、隣接画素の画素電圧がＯＦＦであればＴＰＴ３
２はこれに連動してＯＦＦとなるので、画素電圧はＯＦ
Ｆになり隣接する２個の画素はともにＯＦＦになってＴ
ＰＴの欠陥は画像の欠陥としてあられれにくくなる。ま
た、ＴＰＴ３１が正常に作動している場合にもＴＰＴ３
２は隣接画素Ｂの画素電圧によりゲート電圧が印加され
るので画素ＡにはＴＰＴ３１に加えてＴＰＴ３２の信号
電圧がかかり画素Ａの画素電圧は上昇する。その結果、
コントラスト比が向上するのでＴＰＴの電気特性のバラ
ツキが補完される。

以上のような、本発明の効果により、ＴＰＴパネルの歩
留まりは向上する。

【図面の簡単な説明】

第１図は本発明にかかるＴＦＴパネルの一実施例を示す
平面図、第２図は第１図のｘ−ｘ断面図、第３図はＴＰ
Ｔパネルの製造方法の具体例を示す断面図、第４図は従
来例を示す平面図、第５図は第１図のＹ−Ｙ断面図およ
び第４図のｚ−Ｚ断面図、第６図は従来の欠陥救済を施
したＴＰＴパネルの平面図である。 ３１．３２・・・薄膜トランジスタ（ＴＰＴ）、３３・
・・画素電極、３５・・・ゲート電極、Ａ・・・画素、
Ｂ・・・隣接画素

Claims (1)

【特許請求の範囲】
1. 基板上に画素電極がマトリクス状に配設されるとともに
   、前記各画素を駆動するためのスイッチ素子として薄膜
   トランジスタが配設された薄膜トランジスタパネルにお
   いて、前記各画素電極には２個の薄膜トランジスタが配
   設され、これら２個の薄膜トランジスタのうち１個はそ
   のゲート電極が隣接画素の画素電極と電気的に接続され
   ていることを特徴とする薄膜トランジスタパネル。