JP2005079476A - 液晶表示装置およびその製造方法 - Google Patents

Abstract

【課題】反転駆動時における高電位と低電位とでの電圧印加後のオフ電流の相違を緩和と、光リーク電流の発生とを抑制して表示品位を向上する。
【解決手段】スイッチング素子１２は、チャネル形成領域４２を有する半導体層４１と、チャネル形成領域４２を挟むように形成された第１および第２の不純物拡散領域４４ａ，４４ｂと、チャネル形成領域４２に絶縁膜５１を介して形成されたゲート電極６３とを有するトランジスタを含み、第１および第２の不純物拡散領域端子４４ａ，４４ｂのうち第１電極６１と接続している側Ｙ２のチャネル形成領域のチャネル幅が他方の側Ｙ１よりも広くなるように形成されている。
【選択図】図２

Description

本発明は、液晶表示装置およびその製造方法に関し、特に、アクティブマトリクス方式の液晶表示装置およびその製造方法に関するものである。

液晶表示装置は、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）よりも、薄型、軽量、低消費電力といった利点を有し、パーソナルコンピューター、携帯電話、デジタルカメラなどの電子機器の表示装置として使用されている。液晶表示装置の駆動方式として、アクティブマトリクス方式が知られている。

図７は、従来のアクティブマトリクス方式の液晶表示装置を示す断面図である。

図７に示すように、従来のアクティブマトリクス方式の液晶表示装置は、第１基板１１１と第２基板１２１と液晶層１３１とを有する。第１基板１１１には、第１電極１６１と、第１電極１６１への電圧を制御するスイッチング素子１１２と、第１電極１６１への電圧を保持するキャパシタ１１３とが設けられている。スイッチング素子１１２およびキャパシタ１１３は、第１電極１６１と接続している。また、第２基板１２１には、第１電極１６１に対向する第２電極１２２が設けられている。そして、液晶層１３１は、第１電極１６１と第２電極１２２との間に配置されている。液晶層１３１は、第１電極１６１と第２電極１２２とに印加される電圧に基づいて配向状態が変化し、画面の表示が行われる。

アクティブマトリクス方式のスイッチング素子１１２として、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）が知られている。

図８は、従来のアクティブマトリクス方式の液晶表示装置においてスイッチング素子として用いられているＴＦＴを示す図である。図８のうち、図８（ａ）がＴＦＴの全体の断面図であり、図８（ｂ）がＴＦＴの半導体層の部分を示す上面図である。

図８に示すように、スイッチング素子１１２としてのＴＦＴは、ゲート電極１６３とゲート絶縁膜１５１と半導体層１４１とを有する。半導体層１４１は、たとえば、ポリシリコンを用いて形成されており、チャネル形成領域１４２と第１不純物拡散領域１４４ａと第２不純物拡散領域１４４ｂとを有する。ここで、チャネル形成領域１４２は、ｐ型であり、ゲート絶縁膜１５１を介してゲート電極１６３と対向する位置に設けられている。そして、第１不純物拡散領域１４４ａおよび第２不純物拡散領域１４４ｂは、ｎ型であり、チャネル形成領域１４２を挟むように形成されている。また、図８（ｂ）に示すように、チャネル形成領域１４２は、第１不純物拡散領域１４４ａ側のチャネル幅Ｘ１と第２不純物拡散領域１４４ｂ側のチャネル幅Ｘ２とが同じ幅となるように形成されている。そして、第１不純物拡散領域１４４ａにはソース電極１６４ａが接続され、第２不純物拡散領域１４４ｂにはドレイン電極１６４ｂが接続されている。

また、第１不純物拡散領域１４４ａおよび第２不純物拡散領域１４４ｂとチャネル形成領域１４２とのそれぞれの間には、第１不純物拡散領域１４４ａおよび第２不純物拡散領域１４４ｂよりも低いｎ型不純物濃度である第１低濃度不純物領域１４３ａおよび第２低濃度不純物領域１４３ｂがそれぞれに形成されており、いわゆるＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造となっている。

図９は、従来のアクティブマトリクス方式の液晶表示装置であって、ＬＤＤ構造のＴＦＴであるスイッチング素子１１２と、キャパシタ１１３とが形成されている第１基板１１１側の電気回路図である。

図９に示すように、ＬＤＤ構造のＴＦＴであるスイッチング素子１１２は、ゲート電極１６３が走査線１７１と接続し、第１不純物拡散領域１４３ａがソース電極１６４ａを介して信号線１７２と接続している。そして、第２不純物拡散領域１４４ｂは、ドレイン電極１６４ｂを介して、第１基板１１１に形成されている第１電極１６１と接続している。同様にして、キャパシタ１１３は、第１電極１６１と接続している。

第１不純物拡散領域１４４ａ、第２不純物拡散領域１４４ｂ、第１低濃度不純物領域１４３ａ、第２低濃度不純物領域１４３ｂ、キャパシタ１１３は、それぞれ所定の電気抵抗値を有している。第１低濃度不純物領域１４３ａおよび第２低濃度不純物領域１４３ｂは、第１不純物領域１４４ａおよび第２不純物領域１４４ｂよりも低い不純物濃度であって電気抵抗値が高い領域となっている。このようなＬＤＤ構造のＴＦＴは、電気抵抗値が高い第１低濃度不純物領域１４３ａ、第２低濃度不純物領域１４３ｂによってドレイン端での電界集中が緩和されるため、オフ電流を低減することができる。このため、ＬＤＤ構造のＴＦＴは、オフ電流を低減して優れた表示品位を得ることができる構造として知られている（たとえば、特許文献１参照）。
特開平９−８２９７０号公報

液晶表示装置を駆動させる際、液晶層１３１の劣化を防止するために、反転駆動が行われている。反転駆動は、液晶層１３１に加わる電界の方向を交互に反転させる駆動方式であり、たとえば、交流を印加して、第１電極１６１に与える電圧の正負を第２電極１２２に対して交互に反転させることをいう。

図１０は、上述した液晶表示装置を反転駆動させた際における第１電極１６１の駆動波形を示す波形図である。図１０においては、ラインＬ１は第１電極１６１に印加される電圧の波形を示し、ラインＬ２は信号線１７２からソース電極１６４ａに印加される表示電圧の波形を示し、ラインＬ３は表示電圧の中間電位である基準電位を示す。

液晶表示装置を駆動させる際、走査線１７１からゲート電極１６３にゲートオン電圧を印加してスイッチング素子１１２をオン状態とする。そして、ラインＬ２に示すように、信号線１７２からソース電極１６４ａに、基準電位Ｌ３に対して正となる高電位ＶＨの表示電圧を印加する。ソース電極１６４ａに印加された高電位ＶＨの表示電圧は、ドレイン電極１６４ｂを介して、第１電極１６１に印加される。所定期間のオン状態の後、走査線１７１からゲート電極１６３にゲートオフ電圧が印加されて、スイッチング素子１１２はオフ状態となり、信号線１７２からの高電位ＶＨの表示電圧の供給が終了される。この時、第１電極１６１は、ラインＬ１に示すように、高電位ＶＨの電圧が書き込まれた状態となる。第１電極１６１は、オフ状態以後も、液晶層１３１とキャパシタ１１３との電位保持特性により表示電圧を保持するが、オフ電流の発生によって電位が小さくなっていく。

そして、その後、再びゲートオン電圧がゲート電極１６３に印加され、スイッチング素子１１２がオン状態となる。そして、ラインＬ２に示すように、上述した高電位ＶＨの印加に続き、今度は、基準電位Ｌ３に対して負となる低電位ＶＬの表示電圧がソース電極１６４ａに印加される。そして、高電位ＶＨの書き込みと同様にして、低電位ＶＬの表示電圧は第１電極１６１に書き込まれ保持される。ラインＬ１に示すように、低電位ＶＬの表示電圧においても同様にして、オフ電流によって電位が小さくなっていく。

このように、高電位ＶＨと低電位ＶＬとでの電圧印加では、オフ電流により第１電極１６１の保持している電位が減衰する。しかしながら、図１０に示すように、高電位ＶＨと低電位ＶＬとでの電圧印加後では、オフ電流の大きさが異なっており、高電位ＶＨの場合でのオフ電流の方が大きい。つまり、所定時間後の第１電極１６１においては、高電位ＶＨの印加時の保持電位ＶＨａと低電位ＶＬの印加時での保持電位ＶＬａとが異なっている。

図１１は、上述した液晶表示装置を反転駆動させた際において、スイッチング素子１１２であるＴＦＴのエネルギーバンド図である。図１１のうち、図１１（ａ）が高電位ＶＨでの電圧印加後を示し、図１１（ｂ）が低電位ＶＬでの電圧印加後を示している。

図１１に示すように、高電位ＶＨの場合よりも低電位ＶＬの場合の方が、キャパシタ１１３に起因するエネルギー障壁があるためにトンネル電流が流れにくく、オフ電流が小さくなる。このため、上述したように、高電位ＶＨと低電位ＶＬとでの電圧印加後では、オフ電流の大きさが異なっていた。

以上のように、従来においては、高電位ＶＨと低電位ＶＬとでの電圧印加後のオフ電流の相違に起因して、高電位ＶＨの印加時の保持電位ＶＨａと低電位ＶＬの印加時での保持電位ＶＬａとが所定時間後において異なっていた。このため、従来においては、高電位ＶＨの場合と低電位ＶＬの場合とでの表示が異なることになり、画像のちらつきであるフリッカや残像が発生し、表示品位が低下していた。

また、バックライトなどの光源から入射する光に起因して、スイッチング素子１１２のチャネル形成領域１４２でキャリアが誘起され、その結果、光リーク電流が発生して、第１電極１６１の電圧保持特性が劣化し、表示品位が低下する問題があった。

したがって、本発明の目的は、反転駆動時における高電位と低電位とでの電圧印加後のオフ電流の相違を緩和することと光リーク電流の発生を抑制することとにより、フリッカや残像を防止し、表示品位を向上可能な液晶表示装置およびその製造方法を提供することを目的とする。

上記目的の達成のため、本発明の液晶表示装置は、第１電極と、前記第１電極への電圧を制御するスイッチング素子と、前記第１電極への電圧を保持するキャパシタとを有する第１基板と、前記第１電極に対向する第２電極を有する第２基板と、前記第１電極と前記第２電極との間に配置されている液晶層とを有する液晶表示装置であって、前記スイッチング素子は、チャネル形成領域を有する半導体層と、前記チャネル形成領域を挟むように形成された第１および第２の端子と、前記チャネル形成領域上に絶縁膜を介して形成された制御電極とを有するトランジスタを含み、前記第１および第２の端子のうち前記第１電極と接続している端子側の前記チャネル形成領域のチャネル幅が他方の端子側よりも広くなるように形成されている。

以上の本発明の液晶表示装置においては、第１および第２の端子のうち第１電極と接続している端子側のチャネル形成領域のチャネル幅が他方の端子側よりも広く形成されているため、反転駆動時の低電位での電圧印加におけるオフ電流が流れ易い。このため、本発明の液晶表示装置は、反転駆動時の低電位での電圧印加におけるオフ電流がキャパシタによって低下する場合であっても、反転駆動時における高電位での電圧印加後と低電位での電圧印加後とに発生するオフ電流の相違を緩和することができる。

上記目的の達成のため、本発明の液晶表示装置の製造方法は、第１電極と、前記第１電極への電圧を制御するスイッチング素子と、前記第１電極への電圧を保持するキャパシタとが設けられている第１基板と、前記第１電極に対向する第２電極が設けられている第２基板と、前記第１基板と前記第２基板とに間に配置されている液晶層とを有する液晶表示装置の製造方法であって、前記スイッチング素子を形成する工程として、チャネル形成領域を有する半導体層を形成する工程と、前記チャネル形成領域を挟むように第１および第２の端子とを形成する工程と、前記チャネル形成領域に絶縁膜を介して制御電極を形成する工程と、前記第１および第２の端子のうち前記第１電極と接続している端子側の前記チャネル形成領域のチャネル幅が他方の端子側よりも広くなるように前記半導体層をパターン加工する工程とを有する。

以上の本発明の液晶表示装置の製造方法においては、第１および第２の端子のうち第１電極と接続している端子側のチャネル形成領域のチャネル幅を他方の端子側よりも広く形成するため、反転駆動時の低電位での電圧印加におけるオフ電流を流れ易くしている。このため、本発明の液晶表示装置の製造方法においては、反転駆動時の低電位での電圧印加におけるオフ電流がキャパシタによって低下する場合であっても、反転駆動時における高電位での電圧印加後と低電位での電圧印加後とに発生するオフ電流の相違が緩和することができる。

本発明によれば、反転駆動時における高電位と低電位とでの電圧印加後のオフ電流の相違を緩和することと光リーク電流の発生を抑制することとにより、フリッカや残像を防止し、表示品位を向上可能な液晶表示装置およびその製造方法を提供することができる。

以下、本発明の実施形態の一例について、図面を参照して説明する。

図１は、本発明の実施形態の液晶表示装置を示す断面図である。図１に示すように、本実施形態の液晶表示装置は、第１基板１１と第２基板２１と液晶層３１とを有する。

第１基板１１は、無アルカリガラスや石英ガラスなどの透明なガラス基板を用いている。第１基板１１には、第１電極６１と、第１電極６１への電圧を制御するスイッチング素子１２と、第１電極６１への電圧を保持するキャパシタ１３と、遮光層１４とが設けられている。ここで、第１電極６１は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）を用いて形成され、複数がマトリクス状に配列されて形成されている。そして、スイッチング素子１２およびキャパシタ１３は、第１電極６１のそれぞれに対応して複数が形成されており、第１電極６１と接続している。スイッチング素子１２は、トランジスタを含み、後述するＴＦＴが形成されている。また、遮光層１４は、スイッチング素子１２に入射する光を遮るために、スイッチング素子１２の形成領域に対応して形成されている。

また、第２基板２１は、第１基板１１と同様に、無アルカリガラスや石英ガラスなどの透明なガラス基板を用いている。第２基板２１には、第１電極６１に対向する第２電極２２が設けられている。ここで、第２電極２２は、ＩＴＯを用いて形成され、ベタ状に第２基板２１に形成されている。

そして、液晶層３１は、第１電極６１と第２電極２２との間に配置されている。液晶層３１は、たとえば、ツイストネマティック型を用いて形成されている。液晶層３１は、第１電極６１と第２電極２２とに印加される電圧に基づいて配向状態が変化し、画面の表示が行われる。

図２は、本実施形態の液晶表示装置において、スイッチング素子１２として用いられるＴＦＴを示す図である。図２のうち、図２（ａ）がＴＦＴの全体の断面図であり、図２（ｂ）がＴＦＴの半導体層４１の部分を示す上面図である。

図２に示すように、スイッチング素子１２としてのＴＦＴは、ゲート電極６３とゲート絶縁膜５１と半導体層４１とを有する。半導体層４１は、たとえば、ポリシリコンを用いて形成されており、チャネル領域４２と第１不純物拡散領域４４ａと第２不純物拡散領域４４ｂとを有する。ここで、チャネル領域４２は、ｐ型のチャネル領域であり、ゲート絶縁膜５１を介してゲート電極６３と対向する位置に設けられている。そして、第１不純物拡散領域４４ａおよび第２不純物拡散領域４４ｂは、同じｎ型の不純物が略同じ深さまで注入されて略同じ不純物濃度の領域であり、チャネル領域４２を挟むように形成されている。

また、第１不純物拡散領域４４ａにはソース電極６４ａが接続され、第２不純物拡散領域４４ｂにはドレイン電極６４ｂが接続されている。そして、ソース電極６４ａと接続導電層６２とを介して第２不純物拡散領域４４ｂが第１電極６１と接続している。また、ゲート電極６３が走査線（図示なし）と接続し、第１不純物拡散領域４３ａがソース電極６４ａを介して信号線（図示なし）と接続している。そして、第２不純物拡散領域４４ｂは、ドレイン電極６４ｂを介して、第１基板１１に形成されている第１電極６１と接続している。

そして、本実施形態においては、図２（ｂ）に示すように、チャネル形成領域４２の第１不純物拡散領域４４ａ側のチャネル幅Ｙ１よりも第２不純物拡散領域４４ｂ側のチャネル幅Ｙ２が広くなるように形成されている。本実施形態においては、第１不純物拡散領域４４ａ側のチャネル幅Ｙ１を０．４μｍとし、第２不純物拡散領域４４ｂ側のチャネル幅Ｙ２を０．６μｍとしている。詳細は後述するが、第２不純物拡散領域４４ｂ側のチャネル幅Ｙ２は、キャパシタ１３の電位保持特性に基づく、反転駆動時の高電位と低電位とでのオフ電流の相違を補正するように、第１不純物拡散領域４４ａ側のチャネル幅Ｙ１よりも広く形成されていることが好ましく、上記のごとく、３０〜５０％程度広くすることがより好適である。つまり、反転駆動時の高電位と低電位とにおけるオフ電流が等しくなるように、第１電極６１と接続している第２不純物拡散領域４４ｂ側のチャネル幅が、他方の第１不純物拡散領域４４ａ側のチャネル幅よりも広く形成されている。

そして、第１不純物拡散領域４４ａおよび第２不純物拡散領域４４ｂとチャネル形成領域４２とのそれぞれの間には、第１不純物拡散領域４４ａおよび第２不純物拡散領域４４ｂよりも低いｎ型の不純物濃度の第１低濃度不純物領域４３ａおよび第２低濃度不純物領域４３ｂがそれぞれに形成されており、ＬＤＤ構造となっている。ここで、第１低濃度不純物拡散領域４３ａおよび第２低濃度不純物拡散領域４３ｂは、同じｎ型の不純物が略同じ深さまで注入されて略同じ不純物濃度の領域となっている。

なお、本実施形態においては、第１不純物拡散領域４４ａと第２不純物拡散領域４４ｂとが、本発明の第１および第２の端子に相当する。また、本実施形態のゲート絶縁膜５１が本発明の絶縁膜５１に相当し、本実施形態のゲート電極６３が本発明の制御電極に相当する。

つぎに、上記の実施形態の液晶表示装置の製造方法について説明する。本実施形態の液晶表示装置の製造方法は、スイッチング素子１２を形成する工程として、遮光層形成工程と半導体層形成工程と半導体層パターン加工工程と不純物拡散領域形成工程と低濃度不純物領域形成工程とゲート電極形成工程とソース・ドレイン電極形成工程とを有する。また、本実施形態では、スイッチング素子１２の形成と共に、スイッチング素子１２を構成する半導体層４１，ゲート絶縁膜５１，ゲート電極６３，ソース電極６４ａ，ドレイン電極６４ｂを形成する材料を用いて、キャパシタ１３を形成する。

図３，図４，図５は、上記の本実施形態の液晶表示装置の製造方法における各工程での断面図である。

まず、図３（ａ）に示すように、遮光層形成工程を行う。第１基板１１に、たとえば、タングステン膜をＣＶＤ法により堆積して設ける。そして、第１基板１１に形成されるスイッチング素子１２の形成領域に対応するようにタングステン膜をパターン加工して、遮光層１４を形成する。その後、遮光層１４を被覆するように、たとえば、ＣＶＤ法により、シリコン酸化物の第１層間絶縁膜５０を形成する。

遮光層形成工程の後、図３（ｂ）に示すように、半導体層形成工程を行う。まず、スイッチング素子１２のチャネル形成領域４２と、第１および第２不純物拡散領域４４ａ，４４ｂとを形成する領域と、キャパシタ１３を形成する領域とを被覆するようにして、第１層間絶縁膜５０の上に、たとえば、ＣＶＤ法によりアモルファスシリコン膜を設ける。そして、アモルファスシリコン膜を熱処理して水素脱離を行い、ポリシリコン膜の半導体層４１を形成する。

半導体層形成工程の後、図３（ｃ）に示すように、半導体層パターン加工工程を行う。平面状態においては、前述の図２（ｂ）に示すように、チャネル形成領域４２の第１不純物拡散領域４４ａ側のチャネル幅Ｙ１よりも第２不純物拡散領域４４ｂ側のチャネル幅Ｙ２が広くなるように、レジストマスクを用いたエッチングをしてパターン加工する。つまり、第１電極６１と接続することとなる第２不純物拡散領域４４ｂ側のチャネル形成領域のチャネル幅が他方の第１不純物拡散領域４４ａ側よりも広くなるように半導体層４１をパターン加工する。また、同様にして、レジストマスクを用いたエッチングにより、半導体層４１をキャパシタ１３のキャパシタ下部電極８１とするようにパターン加工をする。

半導体層パターン加工工程の後、図４（ａ），図４（ｂ）に示すように、ゲート電極形成工程を行う。ここでは、まず、図４（ａ）に示すように、パターン加工された半導体層４１の上に、ＣＶＤ法によりシリコン酸化膜を堆積し、スイッチング素子１２のゲート絶縁膜５１を形成する。また、同様にしてＣＶＤ法によるシリコン酸化膜を用いて、キャパシタ１３のキャパシタ絶縁膜８２を形成する。

ゲート絶縁膜５１を形成した後、図４（ｂ）に示すように、ゲート絶縁膜５１およびキャパシタ絶縁膜８２を構成するシリコン酸化膜の上に、たとえば、ＣＶＤ法により、ポリシリコン膜を成膜する。その後、そのポリシリコン膜にリンをドーピングし導電体とする。そして、レジストマスクを用いたエッチングにより、そのポリシリコン膜をパターン加工して、半導体層４１のチャネル形成領域４２に対応する位置にゲート電極６３を形成する。また、同様にして、レジストマスクを用いたエッチングにより、そのポリシリコン膜をキャパシタ１３のキャパシタ上部電極８１とするパターン加工をする。また、ここでは、ゲート電極６３と接続する走査線（図示なし）も、同様にして形成する。

ゲート電極形成工程の後、図４（ｃ）に示すように、不純物拡散領域形成工程を行う。ここでは、たとえば、ゲート電極６３をマスクとして、リンをイオンドーピングし、半導体層４１のチャネル形成領域４２を挟むようにして、第１不純物拡散領域４４ａと第２不純物拡散領域４４ｂとを半導体層４１に形成する。

不純物拡散領域形成工程の後、図５（ａ）に示すように、低濃度不純物拡散領域形成工程を行う。ここでは、まず、ゲート電極６３の幅を狭くするパターン加工をする。そして、幅が狭くなったゲート電極６３をマスクとして、不純物拡散領域形成工程よりも低濃度のリンをイオンドーピングし、第１および第２不純物拡散領域４４ａ，４４ｂとチャネル形成領域４２とのそれぞれの間に、第１および第２不純物拡散領域４４ａ，４４ｂよりも低い不純物濃度の第１および第２低濃度不純物領域４４ａ，４４ｂをそれぞれに形成する。その後、第１基板１１を熱処理し、不純物拡散領域形成工程および低濃度不純物拡散領域形成工程でイオンドーピングされたリンの不純物を活性化させる。以上のようにして、スイッチング素子１２とキャパシタ１３とを形成する。

低濃度不純物拡散領域形成工程の後、図５（ｂ）に示すように、スイッチング素子１２とキャパシタ１３とを被覆するようにして、ＣＶＤ法により、シリコン酸化物の第２層間絶縁膜５２を形成する。そして、第２層間絶縁膜５２に、第１不純物拡散領域４４ａと第２不純物拡散領域４４ｂとの表面を露出するようにコンタクトホールをそれぞれに形成する。その後、たとえば、スパッタリング法により、アルミニウム膜をコンタクトホールに埋め込むようにして堆積する。そして、レジストマスクを用いたエッチングにより、アルミニウム膜をパターン加工して、ソース電極６４ａとドレイン電極６４ｂとを形成する。また、ここでは、ソース電極６４ａと接続する信号線（図示なし）を、同様にして、形成する。

ソース・ドレイン電極形成工程の後、図５（ｃ）に示すように、ソース電極６４ａとドレイン電極６４ｂとを被覆するようにして、たとえば、ＣＶＤ法により、シリコン酸化物の第３層間絶縁膜５３を形成する。その後、第３層間絶縁膜５３に、ドレイン電極６４ｂの表面を露出するようにコンタクトホールを形成する。そして、たとえば、チタン膜をコンタクトホールに埋め込むようにして堆積して、接続導電層６２を形成する。そして、接続導電層６２と電気的に接続するように、スパッタリング法によりＩＴＯ膜を成膜した後、そのＩＴＯ膜をパターン加工することによって、第１電極６１を形成する。

第１電極形成工程の後、図１に示すように、ＩＴＯ膜の第１電極６１が形成された第１基板１１と、ＩＴＯ膜の第２電極２２が形成された第２基板２１とを、第１電極６１と第２電極２２とが対向するように貼り合わせる。貼り合わせるに当たり、まず、第１基板１１と第２基板２１とにポリイミドの配向膜（図示なし）を形成する。そして、それぞれの配向膜をラビング処理し、所定のギャップを有するようにして接着して貼り合わせる。その後、第１基板１１と第２基板２１との間のギャップに液晶層３１を注入し、液晶層３１を配向させて液晶セルを形成する。

その後、液晶セルを駆動させる駆動回路や、偏光板、バックライトなどの周辺機器を実装して、本実施形態の液晶表示装置を完成する。

つぎに、本実施形態の液晶表示装置の動作について、以下に説明する。前述したように液晶表示装置を駆動させる際、液晶層３１の劣化を防止するために、交流による反転駆動が行われている。反転駆動により、第１電極６１と第２電極２２とに電圧を印加し、その電圧に基づいて液晶層３１の配向状態が変化する。液晶層３１の配向状態を変化させて、バックライトなどの光源からの光の透過を制御して、画面の表示が行われる。

図６は、本実施形態の液晶表示装置を反転駆動させた際における第１電極６１の駆動波形を示す波形図である。図６においては、ラインＫ１は第１電極６１に印加される電圧の波形を示し、ラインＫ２は信号線７２からソース電極６４ａに印加される表示電圧の波形を示し、ラインＫ３は表示電圧の中間電位である基準電位を示す。

液晶表示装置を駆動させる際、まず、走査線７１からゲート電極６３にゲートオン電圧を印加してスイッチング素子１２をオン状態とする。そして、ラインＫ２に示すように、信号線７２からソース電極６４ａに、基準電位Ｋ３に対して正となる高電位ＶＨの表示電圧を印加する。ソース電極６４ａに印加された高電位ＶＨの表示電圧は、ドレイン電極６４ｂを介して、第１電極６１に印加される。所定期間のオン状態の後、走査線７１からゲート電極６３にゲートオフ電圧が印加されて、スイッチング素子１２はオフ状態となり、信号線７２からの高電位ＶＨの表示電圧の供給が終了される。この時、第１電極６１は、ラインＫ１に示すように、高電位ＶＨの電圧が書き込まれた状態となる。第１電極６１は、オフ状態以後も、液晶層３１とキャパシタ１３との電位保持特性により表示電圧を保持するが、オフ電流の発生によって電位が小さくなっていく。

そして、その後、再びゲートオン電圧がゲート電極６３に印加され、スイッチング素子１２がオン状態となる。そして、ラインＫ２に示すように、上述した高電位ＶＨの印加に続き、今度は、基準電位Ｋ３に対して負となる低電位ＶＬの表示電圧がソース電極６４ａに印加される。そして、高電位ＶＨの書き込みと同様にして、低電位ＶＬの表示電圧は第１電極６１に書き込まれ保持される。ラインＫ１に示すように、低電位ＶＬの表示電圧においても同様にして、オフ電流によって電位が小さくなっていく。

このように本実施形態は、従来と同様に、高電位ＶＨと低電位ＶＬとでの電圧印加では、オフ電流により第１電極６１の保持している電位が減衰する。しかしながら、本実施形態では、従来と異なり、高電位ＶＨと低電位ＶＬとでの電圧印加後でオフ電流の大きさが同等となる。このため、第１電極６１は、所定時間が経過した後においても、高電位ＶＨの印加時の保持電位ＶＨｂと低電位ＶＬの印加時での保持電位ＶＬｂとが略同じになる。

従来においては、高電位ＶＨの場合よりも低電位ＶＬの場合の方が、キャパシタ１３に起因するエネルギー障壁があるためにトンネル電流が流れにくいため、高電位ＶＨと低電位ＶＬとでの電圧印加後のオフ電流の大きさが異なっていた。しかし、本実施形態の液晶表示装置においては、第１電極６１と接続している第２不純物拡散領域４４ｂ側のチャネル形成領域４２のチャネル幅が第１不純物拡散領域４４ａ側より広く形成されているため、反転駆動時の低電位での電圧印加におけるオフ電流が流れ易くなっている。このため、本実施形態の液晶表示装置は、反転駆動時の低電位での電圧印加におけるオフ電流がキャパシタ１３によって低下する場合であっても、反転駆動時における高電位での電圧印加後と低電位での電圧印加後とに発生するオフ電流の相違を緩和することができる。

また、本実施形態では、反転駆動時の高電位と低電位とにおけるオフ電流が等しくなるように、第１電極６１と接続している第２不純物拡散領域４４ｂ側のチャネル形成領域４２のチャネル幅を他方の第１不純物拡散領域４４ａ側よりも広くしている。したがって、本実施形態の液晶表示装置の第１電極６１は、所定時間が経過した後においても、高電位ＶＨの印加時の保持電位ＶＨｂと低電位ＶＬの印加時での保持電位ＶＬｂとを略同等とすることができる。そして、高電位ＶＨの場合と低電位ＶＬの場合とでの表示を均一化することができ、画像のちらつきであるフリッカや残像の発生を抑制し、表示品位を向上させることができる。

また、本実施形態においてスイッチング素子１２には、第１および第２の不純物拡散領域４４ａ，４４ｂとチャネル形成領域４２との間に、第１および第２の不純物拡散領域４４ａ，４４ｂよりも低い不純物濃度の第１および第２の低濃度不純物領域４３ａ，４３ｂが形成されており、ＬＤＤ構造となっている。第１および第２の低濃度不純物領域４３ａ，４３ｂは、第１および第２の不純物拡散領域４４ａ，４４ｂより不純物濃度が小さく電気抵抗値が高い領域であるため、ドレイン端での電界集中が緩和され、オフ電流を低減することができる。よって、本実施形態は、オフ電流を低減して優れた表示品位を得ることができる。

また、本実施形態の第１基板１１には、スイッチング素子に入射する光を遮るために、スイッチング素子の形成領域に対応して遮光層１４が形成されている。これにより、本実施形態は、バックライトなどの光源から入射する光に起因する光リーク電流の発生を抑制できるため、第１電極６１の電圧保持特性を保持し、表示品位を向上させることができる。

以上のように、本実施形態は、反転駆動時における高電位と低電位とでの電圧印加後のオフ電流の相違を緩和することや光リーク電流の発生を抑制することにより、フリッカや残像を防止し、表示品位を向上することができる。

なお、本発明の実施に際しては、上記した実施の形態に限定されるものではなく、種々の変形形態を採用することができる。

たとえば、本実施形態においては、スイッチング素子として、トップゲート構造のＴＦＴを用いているが、ボトムゲート構造としてもよい。

また、たとえば、本実施形態においては、スイッチング素子を形成する工程として、遮光層形成工程と半導体層形成工程と半導体層パターン加工工程と不純物拡散領域形成工程と低濃度不純物領域形成工程とゲート絶縁膜形成工程とゲート電極形成工程とソース・ドレイン電極形成工程と順次実施しているが、この順序に限定されず、たとえば、低濃度不純物領域形成工程の後に不純物拡散領域形成工程を実施してもよい。

本発明の実施形態の液晶表示装置を示す概略断面図である。 本発明の実施形態の液晶表示装置において、スイッチング素子として用いられるＴＦＴを示す図である。 本発明の実施形態の液晶表示装置の製造方法における各工程での断面図である。 本発明の実施形態の液晶表示装置の製造方法において、図３につづく各工程での断面図である。 本発明の実施形態の液晶表示装置の製造方法において、図４につづく各工程での断面図である。 本発明の実施形態の液晶表示装置を反転駆動させた際における第１電極の駆動波形を示す波形図である。 従来の液晶表示装置を示す断面図である。 従来の液晶表示装置において、スイッチング素子として用いられるＴＦＴを示す図である。 従来の液晶表示装置における第１基板側の電気回路図である。 従来の液晶表示装置を反転駆動させた際における第１電極の駆動波形を示す波形図である。 従来の液晶表示装置を反転駆動させた際におけるスイッチング素子のエネルギーバンド図である

符号の説明

１１…第１基板、１２…スイッチング素子、１３…キャパシタ、１４…遮光層、２１…第２基板、２２…第２電極、３１…液晶層、４１…半導体層、４２…チャネル形成領域、４３ａ…第１低濃度不純物拡散領域、４３ｂ…第２低濃度不純物拡散領域、４４ａ…第１不純物拡散領域（第１端子）、４４ｂ…第２不純物拡散領域（第２端子）、５１…ゲート絶縁膜、６１…第１電極、６３…ゲート電極（制御電極）

Claims (8)

1. 第１電極と、前記第１電極への電圧を制御するスイッチング素子と、前記第１電極への電圧を保持するキャパシタとを有する第１基板と、前記第１電極に対向する第２電極を有する第２基板と、前記第１電極と前記第２電極との間に配置されている液晶層とを有する液晶表示装置であって、
   前記スイッチング素子は、
   チャネル形成領域を有する半導体層と、
   前記チャネル形成領域を挟むように形成された第１および第２の端子と、
   前記チャネル形成領域上に絶縁膜を介して形成された制御電極と
   を有するトランジスタを含み、
   前記第１および第２の端子のうち前記第１電極と接続している端子側の前記チャネル形成領域のチャネル幅が他方の端子側よりも広くなるように形成されている
   液晶表示装置。
2. 前記チャネル形成領域は、
   反転駆動時の高電位と低電位とにおけるオフ電流が等しくなるように、前記第１および第２の端子のうち前記第１電極と接続している端子側のチャネル幅が、前記他方の端子側のチャネル幅よりも広く形成されている
   請求項１に記載の液晶表示装置。
3. 前記第１および第２の端子は、
   前記半導体層に不純物を拡散して形成された第１および第２の不純物拡散領域であり、
   前記スイッチング素子は、
   前記第１および第２の端子と前記チャネル形成領域との間に、前記第１および第２の端子よりも低い不純物濃度の第１および第２の低濃度不純物領域が形成されている
   請求項１に記載の液晶表示装置。
4. 前記第１基板には、前記スイッチング素子に入射する光を遮るために、前記スイッチング素子の形成領域に対応して遮光層が形成されている
   請求項１に記載の液晶表示装置。
5. 第１電極と、前記第１電極への電圧を制御するスイッチング素子と、前記第１電極への電圧を保持するキャパシタとが設けられている第１基板と、前記第１電極に対向する第２電極が設けられている第２基板と、前記第１基板と前記第２基板とに間に配置されている液晶層とを有する液晶表示装置の製造方法であって、
   前記スイッチング素子を形成する工程として、
   チャネル形成領域を有する半導体層を形成する工程と、
   前記チャネル形成領域を挟むように第１および第２の端子とを形成する工程と、
   前記チャネル形成領域に絶縁膜を介して制御電極を形成する工程と、
   前記第１および第２の端子のうち前記第１電極と接続する端子側の前記チャネル形成領域のチャネル幅が他方の端子側よりも広くなるように前記半導体層をパターン加工する工程と
   を有する液晶表示装置の製造方法。
6. 前記半導体層をパターン加工する工程では、
   反転駆動時の高電位と低電位とにおけるオフ電流が等しくなるように、前記第１および第２の端子のうち前記第１電極と接続している端子側の前記チャネル形成領域のチャネル幅を他方の端子側よりも広く形成する
   請求項５に記載の液晶表示装置の製造方法。
7. 前記第１および第２の端子を形成する工程では、
   前記第１および第２端子として、前記半導体層に不純物を拡散して第１および第２の不純物拡散領域を形成し、
   前記スイッチング素子を形成する工程として、
   前記第１および第２の端子と前記チャネル形成領域との間に、前記第１および第２の端子よりも低い不純物濃度の第１および第２の低濃度不純物領域を形成する工程
   を有する
   請求項５に記載の液晶表示装置の製造方法。
8. 前記スイッチング素子の形成領域に対応する前記第１基板に、前記スイッチング素子へ入射する光を遮る遮光層を形成する工程
   を有する
   請求項５に記載の液晶表示装置の製造方法。
   

Images