JP2656555B2 - 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 - Google Patents
薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置Info
- Publication number
- JP2656555B2 JP2656555B2 JP15910288A JP15910288A JP2656555B2 JP 2656555 B2 JP2656555 B2 JP 2656555B2 JP 15910288 A JP15910288 A JP 15910288A JP 15910288 A JP15910288 A JP 15910288A JP 2656555 B2 JP2656555 B2 JP 2656555B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- electrode
- film
- insulating film
- bus line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
〔産業上の利用分野〕 本発明は、シリコンを主成分とする非晶質半導体膜を
用いた薄膜トランジスタとそれをスイッチング素子とし
たアクティブマトリクス回路基板、ならびにそれを用い
た画像表示装置に係り、特に、オン・オフ特性向上と分
布改善に好適な薄膜トランジスタとそれをスイッチング
素子としたアクティブマトリクス回路基板ならびにそれ
を用いた画像表示装置に関する。 〔従来の技術〕 非晶質シリコン（amorphous Silicon、以下ａ−Siと
略す）を半導体層とした薄膜トランジスタ（amorphous
Silicon Thin Film Transistor、以下、ａ−Si TFTと略
す）はアクティブマトリク駆動型表示装置のスイッチン
グ素子として注目されている。 第８図に最も多く用いられているａ−Si TFTの断面構
造を示す。１が絶縁性基板を、２がゲート電極（第１の
電極）を、３がゲート絶縁膜（第１の絶縁膜）を、４が
ａ−Si膜を、５がドレイン電極（第２の電極）を、６が
ソース電極（第３の電極）を、10が保護膜（第２の絶縁
膜）を、51、61はリン（Ｐ）をドープしたｎ型のａ−Si
膜を示す。このａ−Si TFTをアクティブマトリクス回路
に用いる場合には、ゲート電極２をゲートバスライン
（走査線）に、ドレイン電極５をドレインバスライン
（信号線）に、ソース電極６を表示電極に接続する。 〔発明が解決しようとする課題〕 上記ａ−Si TFTでは、ドレイン電極５とソース電極６
の間のチャネル部より抵抗の低いｎ型のａ−Si膜を除去
してから、保護膜10を積層する必要がある。そのため、
チャネル部のｎ型ａ−Si膜エッチング不良や汚染により
ａ−Si TFTの特性が劣化しやすい。従って、これをアク
ティブマトリクス回路に適用した場合、スイッチング素
子として働くａ−Si TFTに特性バラつきが生じ、歩留り
が低下しやすい。 上記問題を解決するため第９図に示すａ−Si TFTが考
案されている。（ａ）は特開昭61−171166に、（ｂ）は
特開昭59−113666に、（ｃ）は特開昭59−50564に実施
例として記載されているものである。これらに共通して
いることは、プラズマCVD（Chemical Vapor Depositio
n）でゲート絶縁膜３、ａ−Si膜４、保護膜10を真空を
破らずに連続成膜し、そのあとで保護膜を除去してか
ら、ドレイン電極５とソース電極６を形成していること
である。しかし、これらの例ではａ−Si膜と電極５、６
の間の接触抵抗のため、ａ−Si TFTのオン特性の再現性
に問題がある。 本発明の目的は、第８図、第９図に示した上記問題を
解決し、すぐれた特性を有するａ−Si TFTを再現性良く
得ることにある。 〔課題を解決するための手段〕 上記目的は、絶縁性基板上に設けた第一の電極パター
ンと、該第一の電極パターンを被覆した第一の絶縁膜
と、該第一の絶縁膜上に形成した半導体膜パターンと、
該半導体膜パターン上に設けた第二の絶縁膜と、該第二
の絶縁膜上で対向して設けた第二及び第三の電極パター
ンから成る薄膜トランジスタであって、前記半導体膜パ
ターンのチャネル長方向の長さを前記第一の電極パター
ンのチャネル長方向の長さより短くし、前記半導体膜パ
ターン境界と前記第一の電極パターン境界のチャネル長
方向の距離を前記半導体膜の膜厚と同等以上にしたもの
であります。 もしくは、絶縁性基板上に設けた第一の電極パターン
と、該第一の電極パターンを被覆した第一の絶縁膜と、
該第一の電極パターンと重なるように該第一の絶縁膜上
に設けた半導体膜パターンと、該半導体膜パターン上に
設けた第二の絶縁膜と、該第二の絶縁膜上で対向し、該
第二の絶縁膜上から該第一の絶縁膜上に延出して設けた
第二及び第三の電極パターンから成る薄膜トランジスタ
であって、前記半導体膜パターン境界と前記第一の電極
パターン境界のチャネル長方向の距離を前記半導体膜の
膜厚と同等以上にしたものであります。 もしくは、表示画素電極と、第一のバスラインと、該
第一のバスラインと交差させて配置した第二のバスライ
ンと、該表示画素電極、該第一のバスライン及び該第二
のバスラインと電気的に接続する薄膜トランジスタとを
備えたアクテイブマトリクス回路基板であって、該薄膜
トランジスタが、絶縁性基板上に設けた第一の電極パタ
ーンと、該第一の電極パターンを被覆した第一の絶縁膜
と、該第一の絶縁膜上に形成した半導体膜パターンと、
該半導体膜パターン上に設けた第二の絶縁膜と、該第二
の絶縁膜上に対向して設けた第二及び第三の電極パター
ンから成り、該半導体膜パターンのチャネル長方向の長
さを該第一の電極パターンのチャネル長方向の長さより
短くし、該半導体膜パターン境界と該第一の電極パター
ン境界のチャネル長方向の距離を該半導体膜の膜厚と同
等以上としたものであります。 もしくは、表示画素電極と、第一のバスラインと、該
第一のバスラインと交差させて配置した第二のバスライ
ンと、該表示画素電極、該第一のバスライン及び該第二
のバスラインと電気的に接続する薄膜トランジスタとを
備えたアクテイブマトリクス回路基板であって、該薄膜
トランジスタが、絶縁性基板上に設けた第一の電極パタ
ーンと、該第一の電極パターンを被覆した第一の絶縁膜
と、該第一の電極パターンと重なるように該第一の絶縁
膜上に設けた半導体膜パターンと、該半導体膜パターン
上に設けた第二の絶縁膜と、該第二の絶縁膜上で対向
し、該第二の絶縁膜上から該第一の絶縁膜上に延出して
設けた第二及び第三の電極パターンから成り、該半導体
膜パターン境界と該第一の電極パターン境界のチャネル
長方向の距離を該半導体膜の膜厚と同等以上としたもの
であります。 もしくは、表示画素電極と、第一のバスラインと、該
第一のバスラインと交差させて配置した第二のバスライ
ンと、該表示画素電極、該第一のバスライン及び該第二
のバスラインと電気的に接続する薄膜トランジスタとを
有する第一の基板と、対向電極を有し、該第一の基板に
対向させて配置した第二の基板と、該第一の基板と該第
二の基板との間に充填された液晶材料とを備えた画像表
示装置であって、該薄膜トランジスタが、絶縁性基板上
に設けた第一の電極パターンと、該第一の電極パターン
を被覆した第一の絶縁膜と、該第一の絶縁膜上に形成し
た半導体膜パターンと、該半導体膜パターン上に設けた
第二の絶縁膜と、該第二の絶縁膜上に対向して設けた第
二及び第三の電極パターンから成り、該半導体膜パター
ンのチャネル長方向の長さを該第一の電極パターンのチ
ャネル長方向の長さより短くし、該半導体膜パターン境
界と該第一の電極パターン境界のチャネル長方向の距離
を該半導体膜の膜厚と同等以上としたものであります。 もしくは、表示画素電極と、第一のバスラインと、該
第一のバスラインと交差させて配置した第二のバスライ
ンと、該表示画素電極、該第一のバスライン及び該第二
のバスラインと電気的に接続する薄膜トランジスタとを
有する第一の基板と、対向電極を有し、該第一の基板に
対向させて配置した第二の基板と、該第一の基板と該第
二の基板との間に充填された液晶材料とを備えた画像表
示装置であって、該薄膜トランジスタが、絶縁性基板上
に設けた第一の電極パターンと、該第一の電極パターン
を被覆した第一の絶縁膜と、該第一の電極パターンと重
なるように該第一の絶縁膜上に設けた半導体膜パターン
と、該半導体膜パターン上に設けた第二の絶縁膜と、該
第二の絶縁膜上で対向し、該第二の絶縁膜上から該第一
の絶縁膜上に延出して設けた第二及び第三の電極パター
ンから成り、該半導体膜パターン境界と該第一の電極パ
ターン境界のチャネル長方向の距離を該半導体膜の膜厚
と同等以上としたものであります。
用いた薄膜トランジスタとそれをスイッチング素子とし
たアクティブマトリクス回路基板、ならびにそれを用い
た画像表示装置に係り、特に、オン・オフ特性向上と分
布改善に好適な薄膜トランジスタとそれをスイッチング
素子としたアクティブマトリクス回路基板ならびにそれ
を用いた画像表示装置に関する。 〔従来の技術〕 非晶質シリコン（amorphous Silicon、以下ａ−Siと
略す）を半導体層とした薄膜トランジスタ（amorphous
Silicon Thin Film Transistor、以下、ａ−Si TFTと略
す）はアクティブマトリク駆動型表示装置のスイッチン
グ素子として注目されている。 第８図に最も多く用いられているａ−Si TFTの断面構
造を示す。１が絶縁性基板を、２がゲート電極（第１の
電極）を、３がゲート絶縁膜（第１の絶縁膜）を、４が
ａ−Si膜を、５がドレイン電極（第２の電極）を、６が
ソース電極（第３の電極）を、10が保護膜（第２の絶縁
膜）を、51、61はリン（Ｐ）をドープしたｎ型のａ−Si
膜を示す。このａ−Si TFTをアクティブマトリクス回路
に用いる場合には、ゲート電極２をゲートバスライン
（走査線）に、ドレイン電極５をドレインバスライン
（信号線）に、ソース電極６を表示電極に接続する。 〔発明が解決しようとする課題〕 上記ａ−Si TFTでは、ドレイン電極５とソース電極６
の間のチャネル部より抵抗の低いｎ型のａ−Si膜を除去
してから、保護膜10を積層する必要がある。そのため、
チャネル部のｎ型ａ−Si膜エッチング不良や汚染により
ａ−Si TFTの特性が劣化しやすい。従って、これをアク
ティブマトリクス回路に適用した場合、スイッチング素
子として働くａ−Si TFTに特性バラつきが生じ、歩留り
が低下しやすい。 上記問題を解決するため第９図に示すａ−Si TFTが考
案されている。（ａ）は特開昭61−171166に、（ｂ）は
特開昭59−113666に、（ｃ）は特開昭59−50564に実施
例として記載されているものである。これらに共通して
いることは、プラズマCVD（Chemical Vapor Depositio
n）でゲート絶縁膜３、ａ−Si膜４、保護膜10を真空を
破らずに連続成膜し、そのあとで保護膜を除去してか
ら、ドレイン電極５とソース電極６を形成していること
である。しかし、これらの例ではａ−Si膜と電極５、６
の間の接触抵抗のため、ａ−Si TFTのオン特性の再現性
に問題がある。 本発明の目的は、第８図、第９図に示した上記問題を
解決し、すぐれた特性を有するａ−Si TFTを再現性良く
得ることにある。 〔課題を解決するための手段〕 上記目的は、絶縁性基板上に設けた第一の電極パター
ンと、該第一の電極パターンを被覆した第一の絶縁膜
と、該第一の絶縁膜上に形成した半導体膜パターンと、
該半導体膜パターン上に設けた第二の絶縁膜と、該第二
の絶縁膜上で対向して設けた第二及び第三の電極パター
ンから成る薄膜トランジスタであって、前記半導体膜パ
ターンのチャネル長方向の長さを前記第一の電極パター
ンのチャネル長方向の長さより短くし、前記半導体膜パ
ターン境界と前記第一の電極パターン境界のチャネル長
方向の距離を前記半導体膜の膜厚と同等以上にしたもの
であります。 もしくは、絶縁性基板上に設けた第一の電極パターン
と、該第一の電極パターンを被覆した第一の絶縁膜と、
該第一の電極パターンと重なるように該第一の絶縁膜上
に設けた半導体膜パターンと、該半導体膜パターン上に
設けた第二の絶縁膜と、該第二の絶縁膜上で対向し、該
第二の絶縁膜上から該第一の絶縁膜上に延出して設けた
第二及び第三の電極パターンから成る薄膜トランジスタ
であって、前記半導体膜パターン境界と前記第一の電極
パターン境界のチャネル長方向の距離を前記半導体膜の
膜厚と同等以上にしたものであります。 もしくは、表示画素電極と、第一のバスラインと、該
第一のバスラインと交差させて配置した第二のバスライ
ンと、該表示画素電極、該第一のバスライン及び該第二
のバスラインと電気的に接続する薄膜トランジスタとを
備えたアクテイブマトリクス回路基板であって、該薄膜
トランジスタが、絶縁性基板上に設けた第一の電極パタ
ーンと、該第一の電極パターンを被覆した第一の絶縁膜
と、該第一の絶縁膜上に形成した半導体膜パターンと、
該半導体膜パターン上に設けた第二の絶縁膜と、該第二
の絶縁膜上に対向して設けた第二及び第三の電極パター
ンから成り、該半導体膜パターンのチャネル長方向の長
さを該第一の電極パターンのチャネル長方向の長さより
短くし、該半導体膜パターン境界と該第一の電極パター
ン境界のチャネル長方向の距離を該半導体膜の膜厚と同
等以上としたものであります。 もしくは、表示画素電極と、第一のバスラインと、該
第一のバスラインと交差させて配置した第二のバスライ
ンと、該表示画素電極、該第一のバスライン及び該第二
のバスラインと電気的に接続する薄膜トランジスタとを
備えたアクテイブマトリクス回路基板であって、該薄膜
トランジスタが、絶縁性基板上に設けた第一の電極パタ
ーンと、該第一の電極パターンを被覆した第一の絶縁膜
と、該第一の電極パターンと重なるように該第一の絶縁
膜上に設けた半導体膜パターンと、該半導体膜パターン
上に設けた第二の絶縁膜と、該第二の絶縁膜上で対向
し、該第二の絶縁膜上から該第一の絶縁膜上に延出して
設けた第二及び第三の電極パターンから成り、該半導体
膜パターン境界と該第一の電極パターン境界のチャネル
長方向の距離を該半導体膜の膜厚と同等以上としたもの
であります。 もしくは、表示画素電極と、第一のバスラインと、該
第一のバスラインと交差させて配置した第二のバスライ
ンと、該表示画素電極、該第一のバスライン及び該第二
のバスラインと電気的に接続する薄膜トランジスタとを
有する第一の基板と、対向電極を有し、該第一の基板に
対向させて配置した第二の基板と、該第一の基板と該第
二の基板との間に充填された液晶材料とを備えた画像表
示装置であって、該薄膜トランジスタが、絶縁性基板上
に設けた第一の電極パターンと、該第一の電極パターン
を被覆した第一の絶縁膜と、該第一の絶縁膜上に形成し
た半導体膜パターンと、該半導体膜パターン上に設けた
第二の絶縁膜と、該第二の絶縁膜上に対向して設けた第
二及び第三の電極パターンから成り、該半導体膜パター
ンのチャネル長方向の長さを該第一の電極パターンのチ
ャネル長方向の長さより短くし、該半導体膜パターン境
界と該第一の電極パターン境界のチャネル長方向の距離
を該半導体膜の膜厚と同等以上としたものであります。 もしくは、表示画素電極と、第一のバスラインと、該
第一のバスラインと交差させて配置した第二のバスライ
ンと、該表示画素電極、該第一のバスライン及び該第二
のバスラインと電気的に接続する薄膜トランジスタとを
有する第一の基板と、対向電極を有し、該第一の基板に
対向させて配置した第二の基板と、該第一の基板と該第
二の基板との間に充填された液晶材料とを備えた画像表
示装置であって、該薄膜トランジスタが、絶縁性基板上
に設けた第一の電極パターンと、該第一の電極パターン
を被覆した第一の絶縁膜と、該第一の電極パターンと重
なるように該第一の絶縁膜上に設けた半導体膜パターン
と、該半導体膜パターン上に設けた第二の絶縁膜と、該
第二の絶縁膜上で対向し、該第二の絶縁膜上から該第一
の絶縁膜上に延出して設けた第二及び第三の電極パター
ンから成り、該半導体膜パターン境界と該第一の電極パ
ターン境界のチャネル長方向の距離を該半導体膜の膜厚
と同等以上としたものであります。
本発明は下記２つの項目により成り立っている。 （１）ゲート電極とドレイン電極、ソース電極の重なり
部の層間膜としてゲート絶縁膜のみからなる領域を設け
る。ａ−Si膜を半導体層とすると、チャネル部より第２
の電極５と第３の電極に電流を取り出す時にａ−Si膜の
抵抗や第２、第３の電極とａ−Si膜の界面抵抗の影響を
受けやすい。このａ−Si膜の抵抗に相当する分だけチャ
ネル上からａ−Si膜を除去し、その部分に第２、第３の
電極膜を設けることにより、上記抵抗の影響をほとんど
なくすことができる。 （２）ａ−Si膜４と保護膜10を連続成膜し、ａ−Si膜４
上の保護膜10を第２、第３の電極の構成膜の厚み以上の
距離で除去する。これにより、ａ−Si膜と第２の電極
５、第３の電極６の接触が確実にとれるようになり、膜
と膜の接触不良による特性不良はなくなる。また、ａ−
Si膜４と保護膜10を連続成膜しているため、チャネル表
面上の汚れや、ｎ型ａ−Si膜のエッチング残りによるａ
−Si TFTの特性不良がなくなる。 第９図（ａ）の例が本発明に最も近い公知例である。
しかし、下記の点で本発明とは異なる。 （１）第９図（ａ）は保護膜の上から、ｎ型ａ−Si膜を
つけて、接触抵抗を下げようとしており、ａ−Si膜をゲ
ート電極幅より狭くする必要もないので、その大きさの
指定もない。本発明は、基本的に、ａ−Si膜をゲート電
極より内側に形成して接触抵抗やａ−Siのバルク抵抗の
影響をなくしているため、その大きさを限定している。 （２）第９図（ａ）では、ａ−Si膜と第２、第３の電極
の機械的接触改善の工夫はされていない。本発明では、
この点も保護膜10をａ−Si膜４の内側にすることにより
対応している。 〔実施例〕 以下、実施例を用いて本発明の詳細を説明する。 実施例1. 第１の実施例を第１図〜第３図に示す。第１図は、本
発明を適用したａ−Si TFTの断面図を示す。１はガラス
板等の絶縁性基板を、２はクロム（Cr）等の金属膜から
なる第１の電極（ゲート電極）を、３はシリコン窒化膜
等の第１の絶縁膜（ゲート絶縁膜）を、４はａ−Si膜
を、５はアルミニウム（Al）等の金属膜からなる第２の
電極を、６はAl等の金属膜からなる第３の電極（ソース
電極）を、10はシリコン窒化膜等の第２の絶縁膜（保護
膜）を示す。LD1とLD2は第１の電極と第２の電極の重な
り量を、LS1とLS2は第１の電極と第３の電極の重なり量
を、Daはａ−Si膜の膜厚を、Db1は第２の電極を構成す
る薄膜層の厚みを、Db2は第３の電極を構成する薄膜層
の厚みを示す。これらLD1、LD2、LS1、LS2に本発明を適
用している。すなわち、次の関係が成立するようにす
る。 LD1≧Da、LS1≧Da LD2≧Db1、LS2≧Db2 以下、本実施例の製造プロセスの概略を説明する。 （１）まず、洗浄して清浄にしたガラス基板１上にスパ
ッタリング法等でCr膜等の金属膜を成膜する。 （２）通常のホトエッチングプロセスを用いて第１の電
極（ゲート電極）パターンを形成する。 （３）シランとアンモニア、窒素の混合ガスを用いて第
１の絶縁膜（ゲート絶縁膜）３であるシリコン窒化膜
を、シランと水素の混合ガスを用いて半導体膜であるａ
−Si膜４を、シランとアンモニア、窒素の混合ガスを用
いて第２の絶縁膜10であるシリコン窒化膜をプラズマCV
D法により順次連続成膜する。 （４）通常のホトグラフィー工程とドライエッチィング
により、第２の絶縁膜であるシリコン窒化膜とａ−Si膜
を加工する。この時、上記の関係が成り立つようにす
る。 （５）Al等の金属膜をスパッタリング法等で成膜する。 （６）通常のホトエッチングプロセスを用いて、第２の
電極（ドレイン電極）パターン５と第３の電極（ソース
電極）パターン６を形成する。 （７）通常のホトリソグラフィー工程とドライエッチン
グによりゲート電極端子を露出させる。 以上で第１図に示したａ−Si TFTが完成する。 第２図は本発明によるａ−Si TFTのドレイン電流−ゲ
ート電圧特性を示したものである。従来法による場合と
は、第９図（ａ）の構造のａ−Si TFTに対するデータで
ある。本発明によるTFTよりオン電流が低くなりやす
い。この例では、約60％までオン電流が低下している。
保護膜（第２の絶縁膜）を連続成膜しなかった場合と
は、第８図の構造のａ−Si TFTに対するデータである。
この場合には、第２の電極５と第３の電極６を形成後ｎ
型のａ−Siをチャネル上から除去した後に、第２の絶縁
膜を積層することになる。そのため、オフ電流が増大し
やすい等の問題が生じやすい。本発明によるTFTは以上
の問題を解決している。 第３図は、ａ−Si TFTのオン電流分布（再現性）とオ
フ電流分布（再現性）を示す。明らかに本発明によるTF
Tが特性的にもすぐれ、その再現性も良好であることが
わかる。 以上の効果は、ａ−Si膜４と第２の絶縁膜10を連続成
膜していること、第１の電極と第２の電極ではさまれて
いる領域および第１の電極と第３の電極にはさまれてい
る領域から、ａ−Si膜厚み以上の距離でａ−Si膜を除去
して第２、第３の電極を構成している薄膜層に変えたこ
と、ａ−Siと第２、第３の電極との接触を完全にとれる
ようにしたこと等により達成される。本発明はLS1≧D
a、LD1≧Da、LS2≧Db2、LD2≧Db1であるが、Daが一般的
に10〜300nmであることや、Db1、Db2＝300nm〜１μｍホ
トエッチング工程による位置合わせ精度、電極間容量等
を考えると、LS1、LD1＝１〜３μｍ、LD2、LS2＝１〜３
μｍが最適である。 実施例２ 第２の実施例を第４図に示す。この実施例は第１図と
基本的に同じであるが、第２、第３の電極の下層にリン
（Ｐ）をドーピングしたｎ型のａ−Si膜を挿入してい
る。この場合には、第１の実施例に比べ、少しオン電流
が上昇し、耐熱性が増す等第１の実施例と同等以上の効
果がある。 実施例３ 第３の実施例を第５図（ａ）に示す。この例では、第
２の電極や第３の電極とａ−Si膜４の接続をａ−Si膜４
と第２の絶縁膜10に設けたスルーホールを介して行って
いる。この時、コンタクト部の構造に本発明を適用して
いる。基本的には第１の実施例と同じであり、第１の実
施例とほぼ同等の効果がある。 実施例４ 第４の実施例を第５図（ｂ）に示す。この実施例は、
基本的に実施例３と同じであるが、第２、第３の電極の
下層にリン（Ｐ）をドーピングしたｎ型ａ−Si膜を挿入
している。この場合には、第３の実施例に比べ、少しオ
ン電流が上昇し、耐熱性が増す等、第３の実施例と比べ
同等以上の効果がある。 実施例５ 第５の実施例を第６図に示す。これは、本発明による
ａ−Si TFTを適用したアクティブス回路基板の一部を
（ａ）に平面図で、（ｂ）にTFT部のＡ−Ａ′断面図で
示したものである。ドレイン電極５とソース電極６の下
層にａ−Siのない領域が存在しており、また、第２の絶
縁膜10がａ−Si膜４の内側となっている。この部分に本
発明を適用している。ドレイン電極５は信号線（ドレイ
ンバスライン）９に、ゲート電極２は走査線（ゲートバ
スライン）８に接続されている。また、ソース電極６は
画素電極７に接続されている。このアクティブマトリク
ス回路基板では、第１図に示すａ−Si TFTを用いてお
り、前述した効果が得られる。すなわち、特性分布が良
好なものとなり、応答性も改善される効果が得られる。
このアクティブマトリクス回路基板の製造プロセスは、
第１図に示したａ−Si TFTの場合とほとんど同じである
が、以下簡単に説明する （１） 洗浄したガラス基板１上にCr膜等の金属膜をス
パッタリング法等により成膜し、通常のホトエッチング
工程を用いて、ゲート電極パターン２とゲートバスライ
ン８を形成する。 （２） プラズマCVD法を用いて、シランとアンモニ
ア、窒素の混合ガスからゲート絶縁膜３としてのシリコ
ン窒化膜を、シランと水素の混合ガスから半導体層とし
てのａ−Si膜を、シランとアンモニア、窒素の混合ガス
から第２の絶縁膜10であるシリコン窒化膜を真空を破ら
ずに連続成膜する。 （３） 通常のホトリソグラフィー工程とドライエッチ
ングを用いて、ａ−Si膜とシリコン窒化膜を加工し、所
定のａ−Siパターン４と第２の絶縁膜パターン10を形成
する。この時に本発明の内容を適用する。 （４） Cr膜とAl膜をスパッタリング法等で順次積層
し、ソース電極６とドレイン電極５、ドレインバスライ
ン９を形成する。 （５） 透明導電膜であるITD（Ｉndium Ｔin Ｏxide）
膜をスパッタリング法で成膜する。次いで、通常のホト
エッチング工程により、画素電極パターン７を形成す
る。 （６） ゲート絶縁膜であるシリコン窒化膜を通常のホ
トリソグラフィー工程とドライエッチングでパターン化
し、ゲートバスライン８の端子出しを行う。 以上で第６図に示したアクティブマトリクス回路基板
が完成する。 上記実施例では、いずれもゲート電極２やゲートバス
ライン８としてクロム（Cr）、ドレイン電極５やソース
電極６、ドレインバスライン９としてCrとAlの多層膜、
ゲート絶縁膜、第２の絶縁膜としてシリコン窒化膜を用
いている。しかし、ゲート電極２やゲートバスライン８
としてCr以外の材料（たとえば、モリブデンやタンタ
ル、ITO、アルミニウムなど）を、ドレイン電極５やソ
ース電極６、ドレインバスライン９をCr、Al以外の膜
（たとえば、CrやAlの単膜、ITO、モリブデンタンタル
など）を、ゲート絶縁膜３や第２の絶縁膜10としてシリ
コン窒化膜以外の材料（たとえば、シリコン酸化膜やタ
ンタル酸化膜など）を用いてもさしつかえない。 実施例６ 第７図は、第１図に示したａ−Si TFTにより構成した
アクティブマトリクス回路基板を用いた液晶表示装置か
らなる本発明の画像表示装置を形成した実施例の要部を
示したものである。第７図（ａ）はその平面図を、そし
て第７図（ｂ）は断面図を示したものである。 図において、70は実施例１の第１図に示したａ−Si T
FTを用いたアクティブマトリクス回路基板、20は偏光
板、21はカラーフィルタ、23は透明導電膜からなる表示
画素電極７の対向電極で同じく透明導電膜から構成され
ているもの、22、26はそれぞれ保護膜、24は配向膜、そ
して25は空隙に充てんされた液晶を示す。 この画像表示装置の例は、上記のような構成でカラー
表示用のものを示している。また、この表示装置は、周
知のカラー液晶表示装置の製造工程と同様にして容易に
製造することができる。 なお、実際の表示装置においては、第13図の構成の他
に周知の画像表示駆動手段として、各種電気回路制御系
及び背面からの照明手段などが設けられているが、これ
については省略した。 〔発明の効果〕 本発明によれば、ａ−Si TFTのオン／オフ比を高くで
き、その再現性向上ができる効果がある。 従って、このようなａ−Si TFTにより構成されたアク
ティブマトリクス回路基板においては、各画素について
いるａ−Si TFTのオン特性分布が良好なものとなり、高
歩留りを実現できる効果がある。更に、このアクティブ
マトリクス回路基板を用いた画像表示装置は、ａ−Si T
FTやそれにより構成したアクティブマトリクス回路基板
は上記した特長を持っているため、応答性改善や画面ム
ラをなくすことができるという効果があり、この技術分
野の発展に寄与するところ多大である。
部の層間膜としてゲート絶縁膜のみからなる領域を設け
る。ａ−Si膜を半導体層とすると、チャネル部より第２
の電極５と第３の電極に電流を取り出す時にａ−Si膜の
抵抗や第２、第３の電極とａ−Si膜の界面抵抗の影響を
受けやすい。このａ−Si膜の抵抗に相当する分だけチャ
ネル上からａ−Si膜を除去し、その部分に第２、第３の
電極膜を設けることにより、上記抵抗の影響をほとんど
なくすことができる。 （２）ａ−Si膜４と保護膜10を連続成膜し、ａ−Si膜４
上の保護膜10を第２、第３の電極の構成膜の厚み以上の
距離で除去する。これにより、ａ−Si膜と第２の電極
５、第３の電極６の接触が確実にとれるようになり、膜
と膜の接触不良による特性不良はなくなる。また、ａ−
Si膜４と保護膜10を連続成膜しているため、チャネル表
面上の汚れや、ｎ型ａ−Si膜のエッチング残りによるａ
−Si TFTの特性不良がなくなる。 第９図（ａ）の例が本発明に最も近い公知例である。
しかし、下記の点で本発明とは異なる。 （１）第９図（ａ）は保護膜の上から、ｎ型ａ−Si膜を
つけて、接触抵抗を下げようとしており、ａ−Si膜をゲ
ート電極幅より狭くする必要もないので、その大きさの
指定もない。本発明は、基本的に、ａ−Si膜をゲート電
極より内側に形成して接触抵抗やａ−Siのバルク抵抗の
影響をなくしているため、その大きさを限定している。 （２）第９図（ａ）では、ａ−Si膜と第２、第３の電極
の機械的接触改善の工夫はされていない。本発明では、
この点も保護膜10をａ−Si膜４の内側にすることにより
対応している。 〔実施例〕 以下、実施例を用いて本発明の詳細を説明する。 実施例1. 第１の実施例を第１図〜第３図に示す。第１図は、本
発明を適用したａ−Si TFTの断面図を示す。１はガラス
板等の絶縁性基板を、２はクロム（Cr）等の金属膜から
なる第１の電極（ゲート電極）を、３はシリコン窒化膜
等の第１の絶縁膜（ゲート絶縁膜）を、４はａ−Si膜
を、５はアルミニウム（Al）等の金属膜からなる第２の
電極を、６はAl等の金属膜からなる第３の電極（ソース
電極）を、10はシリコン窒化膜等の第２の絶縁膜（保護
膜）を示す。LD1とLD2は第１の電極と第２の電極の重な
り量を、LS1とLS2は第１の電極と第３の電極の重なり量
を、Daはａ−Si膜の膜厚を、Db1は第２の電極を構成す
る薄膜層の厚みを、Db2は第３の電極を構成する薄膜層
の厚みを示す。これらLD1、LD2、LS1、LS2に本発明を適
用している。すなわち、次の関係が成立するようにす
る。 LD1≧Da、LS1≧Da LD2≧Db1、LS2≧Db2 以下、本実施例の製造プロセスの概略を説明する。 （１）まず、洗浄して清浄にしたガラス基板１上にスパ
ッタリング法等でCr膜等の金属膜を成膜する。 （２）通常のホトエッチングプロセスを用いて第１の電
極（ゲート電極）パターンを形成する。 （３）シランとアンモニア、窒素の混合ガスを用いて第
１の絶縁膜（ゲート絶縁膜）３であるシリコン窒化膜
を、シランと水素の混合ガスを用いて半導体膜であるａ
−Si膜４を、シランとアンモニア、窒素の混合ガスを用
いて第２の絶縁膜10であるシリコン窒化膜をプラズマCV
D法により順次連続成膜する。 （４）通常のホトグラフィー工程とドライエッチィング
により、第２の絶縁膜であるシリコン窒化膜とａ−Si膜
を加工する。この時、上記の関係が成り立つようにす
る。 （５）Al等の金属膜をスパッタリング法等で成膜する。 （６）通常のホトエッチングプロセスを用いて、第２の
電極（ドレイン電極）パターン５と第３の電極（ソース
電極）パターン６を形成する。 （７）通常のホトリソグラフィー工程とドライエッチン
グによりゲート電極端子を露出させる。 以上で第１図に示したａ−Si TFTが完成する。 第２図は本発明によるａ−Si TFTのドレイン電流−ゲ
ート電圧特性を示したものである。従来法による場合と
は、第９図（ａ）の構造のａ−Si TFTに対するデータで
ある。本発明によるTFTよりオン電流が低くなりやす
い。この例では、約60％までオン電流が低下している。
保護膜（第２の絶縁膜）を連続成膜しなかった場合と
は、第８図の構造のａ−Si TFTに対するデータである。
この場合には、第２の電極５と第３の電極６を形成後ｎ
型のａ−Siをチャネル上から除去した後に、第２の絶縁
膜を積層することになる。そのため、オフ電流が増大し
やすい等の問題が生じやすい。本発明によるTFTは以上
の問題を解決している。 第３図は、ａ−Si TFTのオン電流分布（再現性）とオ
フ電流分布（再現性）を示す。明らかに本発明によるTF
Tが特性的にもすぐれ、その再現性も良好であることが
わかる。 以上の効果は、ａ−Si膜４と第２の絶縁膜10を連続成
膜していること、第１の電極と第２の電極ではさまれて
いる領域および第１の電極と第３の電極にはさまれてい
る領域から、ａ−Si膜厚み以上の距離でａ−Si膜を除去
して第２、第３の電極を構成している薄膜層に変えたこ
と、ａ−Siと第２、第３の電極との接触を完全にとれる
ようにしたこと等により達成される。本発明はLS1≧D
a、LD1≧Da、LS2≧Db2、LD2≧Db1であるが、Daが一般的
に10〜300nmであることや、Db1、Db2＝300nm〜１μｍホ
トエッチング工程による位置合わせ精度、電極間容量等
を考えると、LS1、LD1＝１〜３μｍ、LD2、LS2＝１〜３
μｍが最適である。 実施例２ 第２の実施例を第４図に示す。この実施例は第１図と
基本的に同じであるが、第２、第３の電極の下層にリン
（Ｐ）をドーピングしたｎ型のａ−Si膜を挿入してい
る。この場合には、第１の実施例に比べ、少しオン電流
が上昇し、耐熱性が増す等第１の実施例と同等以上の効
果がある。 実施例３ 第３の実施例を第５図（ａ）に示す。この例では、第
２の電極や第３の電極とａ−Si膜４の接続をａ−Si膜４
と第２の絶縁膜10に設けたスルーホールを介して行って
いる。この時、コンタクト部の構造に本発明を適用して
いる。基本的には第１の実施例と同じであり、第１の実
施例とほぼ同等の効果がある。 実施例４ 第４の実施例を第５図（ｂ）に示す。この実施例は、
基本的に実施例３と同じであるが、第２、第３の電極の
下層にリン（Ｐ）をドーピングしたｎ型ａ−Si膜を挿入
している。この場合には、第３の実施例に比べ、少しオ
ン電流が上昇し、耐熱性が増す等、第３の実施例と比べ
同等以上の効果がある。 実施例５ 第５の実施例を第６図に示す。これは、本発明による
ａ−Si TFTを適用したアクティブス回路基板の一部を
（ａ）に平面図で、（ｂ）にTFT部のＡ−Ａ′断面図で
示したものである。ドレイン電極５とソース電極６の下
層にａ−Siのない領域が存在しており、また、第２の絶
縁膜10がａ−Si膜４の内側となっている。この部分に本
発明を適用している。ドレイン電極５は信号線（ドレイ
ンバスライン）９に、ゲート電極２は走査線（ゲートバ
スライン）８に接続されている。また、ソース電極６は
画素電極７に接続されている。このアクティブマトリク
ス回路基板では、第１図に示すａ−Si TFTを用いてお
り、前述した効果が得られる。すなわち、特性分布が良
好なものとなり、応答性も改善される効果が得られる。
このアクティブマトリクス回路基板の製造プロセスは、
第１図に示したａ−Si TFTの場合とほとんど同じである
が、以下簡単に説明する （１） 洗浄したガラス基板１上にCr膜等の金属膜をス
パッタリング法等により成膜し、通常のホトエッチング
工程を用いて、ゲート電極パターン２とゲートバスライ
ン８を形成する。 （２） プラズマCVD法を用いて、シランとアンモニ
ア、窒素の混合ガスからゲート絶縁膜３としてのシリコ
ン窒化膜を、シランと水素の混合ガスから半導体層とし
てのａ−Si膜を、シランとアンモニア、窒素の混合ガス
から第２の絶縁膜10であるシリコン窒化膜を真空を破ら
ずに連続成膜する。 （３） 通常のホトリソグラフィー工程とドライエッチ
ングを用いて、ａ−Si膜とシリコン窒化膜を加工し、所
定のａ−Siパターン４と第２の絶縁膜パターン10を形成
する。この時に本発明の内容を適用する。 （４） Cr膜とAl膜をスパッタリング法等で順次積層
し、ソース電極６とドレイン電極５、ドレインバスライ
ン９を形成する。 （５） 透明導電膜であるITD（Ｉndium Ｔin Ｏxide）
膜をスパッタリング法で成膜する。次いで、通常のホト
エッチング工程により、画素電極パターン７を形成す
る。 （６） ゲート絶縁膜であるシリコン窒化膜を通常のホ
トリソグラフィー工程とドライエッチングでパターン化
し、ゲートバスライン８の端子出しを行う。 以上で第６図に示したアクティブマトリクス回路基板
が完成する。 上記実施例では、いずれもゲート電極２やゲートバス
ライン８としてクロム（Cr）、ドレイン電極５やソース
電極６、ドレインバスライン９としてCrとAlの多層膜、
ゲート絶縁膜、第２の絶縁膜としてシリコン窒化膜を用
いている。しかし、ゲート電極２やゲートバスライン８
としてCr以外の材料（たとえば、モリブデンやタンタ
ル、ITO、アルミニウムなど）を、ドレイン電極５やソ
ース電極６、ドレインバスライン９をCr、Al以外の膜
（たとえば、CrやAlの単膜、ITO、モリブデンタンタル
など）を、ゲート絶縁膜３や第２の絶縁膜10としてシリ
コン窒化膜以外の材料（たとえば、シリコン酸化膜やタ
ンタル酸化膜など）を用いてもさしつかえない。 実施例６ 第７図は、第１図に示したａ−Si TFTにより構成した
アクティブマトリクス回路基板を用いた液晶表示装置か
らなる本発明の画像表示装置を形成した実施例の要部を
示したものである。第７図（ａ）はその平面図を、そし
て第７図（ｂ）は断面図を示したものである。 図において、70は実施例１の第１図に示したａ−Si T
FTを用いたアクティブマトリクス回路基板、20は偏光
板、21はカラーフィルタ、23は透明導電膜からなる表示
画素電極７の対向電極で同じく透明導電膜から構成され
ているもの、22、26はそれぞれ保護膜、24は配向膜、そ
して25は空隙に充てんされた液晶を示す。 この画像表示装置の例は、上記のような構成でカラー
表示用のものを示している。また、この表示装置は、周
知のカラー液晶表示装置の製造工程と同様にして容易に
製造することができる。 なお、実際の表示装置においては、第13図の構成の他
に周知の画像表示駆動手段として、各種電気回路制御系
及び背面からの照明手段などが設けられているが、これ
については省略した。 〔発明の効果〕 本発明によれば、ａ−Si TFTのオン／オフ比を高くで
き、その再現性向上ができる効果がある。 従って、このようなａ−Si TFTにより構成されたアク
ティブマトリクス回路基板においては、各画素について
いるａ−Si TFTのオン特性分布が良好なものとなり、高
歩留りを実現できる効果がある。更に、このアクティブ
マトリクス回路基板を用いた画像表示装置は、ａ−Si T
FTやそれにより構成したアクティブマトリクス回路基板
は上記した特長を持っているため、応答性改善や画面ム
ラをなくすことができるという効果があり、この技術分
野の発展に寄与するところ多大である。
第１図は本発明の非晶質シリコン薄膜トランジスタの一
実施例を示した断面図、第２図と第３図は本発明の効果
を示すグラフ、第４図と第５図は本発明の実施例を示し
た断面図、第６図は本発明のアクティブマトリクス回路
基板の実施例を示す平面図と断面図、第７図は本発明の
画像表示装置の一実施例を示した平面図と断面図、第８
図と第９図は従来例の断面図である。 １……絶縁基板、２……第１の電極（ゲート電極）、３
……第１の絶縁膜（ゲート絶縁膜）、４……非晶質シリ
コン膜、５……第２の電極（ドレイン電極）、６……第
３の電極（ソース電極）、７……表示画素電極、８……
ゲートバスライン（走査線）、９……ドレインバスライ
ン（信号線）、10……第２の絶縁膜（保護膜）、51,61
……ｎ型非晶質シリコン膜、20……偏光板、21……カラ
ーフィルタ、22,26……保護膜、23……対向電極、24…
…配向膜、25……液晶、
実施例を示した断面図、第２図と第３図は本発明の効果
を示すグラフ、第４図と第５図は本発明の実施例を示し
た断面図、第６図は本発明のアクティブマトリクス回路
基板の実施例を示す平面図と断面図、第７図は本発明の
画像表示装置の一実施例を示した平面図と断面図、第８
図と第９図は従来例の断面図である。 １……絶縁基板、２……第１の電極（ゲート電極）、３
……第１の絶縁膜（ゲート絶縁膜）、４……非晶質シリ
コン膜、５……第２の電極（ドレイン電極）、６……第
３の電極（ソース電極）、７……表示画素電極、８……
ゲートバスライン（走査線）、９……ドレインバスライ
ン（信号線）、10……第２の絶縁膜（保護膜）、51,61
……ｎ型非晶質シリコン膜、20……偏光板、21……カラ
ーフィルタ、22,26……保護膜、23……対向電極、24…
…配向膜、25……液晶、
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小下 敏之 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 高野 隆男 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (72)発明者 中谷 光雄 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所生産技術研究所内 (56)参考文献 特開 昭61−171166（ＪＰ，Ａ) 特開 昭61−145869（ＪＰ，Ａ)
Claims (6)
- 【請求項１】絶縁性基板上に設けた第一の電極パターン
と、該第一の電極パターンを被覆した第一の絶縁膜と、
該第一の絶縁膜上に形成した半導体膜パターンと、該半
導体膜パターン上に設けた第二の絶縁膜と、該第二の絶
縁膜上で対向して設けた第二及び第三の電極パターンか
ら成る薄膜トランジスタであって、 前記半導体膜パターンのチャネル長方向の長さを前記第
一の電極パターンのチャネル長方向の長さより短くし、
前記半導体膜パターン境界と前記第一の電極パターン境
界のチャネル長方向の距離を前記半導体膜の膜厚と同等
以上にしたことを特徴とする薄膜トランジスタ。 - 【請求項２】絶縁性基板上に設けた第一の電極パターン
と、該第一の電極パターンを被覆した第一の絶縁膜と、
該第一の電極パターンと重なるように該第一の絶縁膜上
に設けた半導体膜パターンと、該半導体膜パターン上に
設けた第二の絶縁膜と、該第二の絶縁膜上で対向し、該
第二の絶縁膜上から該第一の絶縁膜上に延出して設けた
第二及び第三の電極パターンから成る薄膜トランジスタ
であって、 前記半導体膜パターン境界と前記第一の電極パターン境
界のチャネル長方向の距離を前記半導体膜の膜厚と同等
以上にしたことを特徴とする薄膜トランジスタ。 - 【請求項３】表示画素電極と、第一のバスラインと、該
第一のバスラインと交差させて配置した第二のバスライ
ンと、該表示画素電極、該第一のバスライン及び該第二
のバスラインと電気的に接続する薄膜トランジスタとを
備えたアクテイブマトリクス回路基板であって、 該薄膜トランジスタが、絶縁性基板上に設けた第一の電
極パターンと、該第一の電極パターンを被覆した第一の
絶縁膜と、該第一の絶縁膜上に形成した半導体膜パター
ンと、該半導体膜パターン上に設けた第二の絶縁膜と、
該第二の絶縁膜上に対向して設けた第二及び第三の電極
パターンから成り、該半導体膜パターンのチャネル長方
向の長さを該第一の電極パターンのチャネル長方向の長
さより短くし、該半導体膜パターン境界と該第一の電極
パターン境界のチャネル長方向の距離を該半導体膜の膜
厚と同等以上としたことを特徴とするアクテイブマトリ
クス回路基板。 - 【請求項４】表示画素電極と、第一のバスラインと、該
第一のバスラインと交差させて配置した第二のバスライ
ンと、該表示画素電極、該第一のバスライン及び該第二
のバスラインと電気的に接続する薄膜トランジスタとを
備えたアクテイブマトリクス回路基板であって、 該薄膜トランジスタが、絶縁性基板上に設けた第一の電
極パターンと、該第一の電極パターンを被覆した第一の
絶縁膜と、該第一の電極パターンと重なるように該第一
の絶縁膜上に設けた半導体膜パターンと、該半導体膜パ
ターン上に設けた第二の絶縁膜と、該第二の絶縁膜上で
対向し、該第二の絶縁膜上から該第一の絶縁膜上に延出
して設けた第二及び第三の電極パターンから成り、該半
導体膜パターン境界と該第一の電極パターン境界のチャ
ネル長方向の距離を該半導体膜の膜厚と同等以上とした
ことを特徴とするアクテイブマトリクス回路基板。 - 【請求項５】表示画素電極と、第一のバスラインと、該
第一のバスラインと交差させて配置した第二のバスライ
ンと、該表示画素電極、該第一のバスライン及び該第二
のバスラインと電気的に接続する薄膜トランジスタとを
有する第一の基板と、 対向電極を有し、該第一の基板に対向させて配置した第
二の基板と、 該第一の基板と該第二の基板との間に充填された液晶材
料とを備えた画像表示装置であって、 該薄膜トランジスタが、絶縁性基板上に設けた第一の電
極パターンと、該第一の電極パターンを被覆した第一の
絶縁膜と、該第一の絶縁膜上に形成した半導体膜パター
ンと、該半導体膜パターン上に設けた第二の絶縁膜と、
該第二の絶縁膜上に対向して設けた第二及び第三の電極
パターンから成り、該半導体膜パターンのチャネル長方
向の長さを該第一の電極パターンのチャネル長方向の長
さより短くし、該半導体膜パターン境界と該第一の電極
パターン境界のチャネル長方向の距離を該半導体膜の膜
厚と同等以上としたことを特徴とする画像表示装置。 - 【請求項６】表示画素電極と、第一のバスラインと、該
第一のバスラインと交差させて配置した第二のバスライ
ンと、該表示画素電極、該第一のバスライン及び該第二
のバスラインと電気的に接続する薄膜トランジスタとを
有する第一の基板と、 対向電極を有し、該第一の基板に対向させて配置した第
二の基板と、 該第一の基板と該第二の基板との間に充填された液晶材
料とを備えた画像表示装置であって、 該薄膜トランジスタが、絶縁性基板上に設けた第一の電
極パターンと、該第一の電極パターンを被覆した第一の
絶縁膜と、該第一の電極パターンと重なるように該第一
の絶縁膜上に設けた半導体膜パターンと、該半導体膜パ
ターン上に設けた第二の絶縁膜と、該第二の絶縁膜上で
対向し、該第二の絶縁膜上から該第一の絶縁膜上に延出
して設けた第二及び第三の電極パターンから成り、該半
導体膜パターン境界と該第一の電極パターン境界のチャ
ネル長方向の距離を該半導体膜の膜厚と同等以上とした
ことを特徴とする画像表示装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15910288A JP2656555B2 (ja) | 1988-06-29 | 1988-06-29 | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 |
| US07/372,289 US5493129A (en) | 1988-06-29 | 1989-06-27 | Thin film transistor structure having increased on-current |
| US08/573,106 US5821565A (en) | 1988-06-29 | 1995-12-15 | Thin film transistor structure having increased on-current |
| KR1019970037942A KR100248935B1 (en) | 1988-06-29 | 1997-08-08 | Thin film transistor structure having increased on-current |
| US08/971,986 US5981973A (en) | 1988-06-29 | 1997-11-17 | Thin film transistor structure having increased on-current |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15910288A JP2656555B2 (ja) | 1988-06-29 | 1988-06-29 | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0210332A JPH0210332A (ja) | 1990-01-16 |
| JP2656555B2 true JP2656555B2 (ja) | 1997-09-24 |
Family
ID=15686282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15910288A Expired - Lifetime JP2656555B2 (ja) | 1988-06-29 | 1988-06-29 | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2656555B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101248003B1 (ko) * | 2006-05-09 | 2013-03-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR20110093113A (ko) | 2010-02-11 | 2011-08-18 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758793B2 (ja) * | 1984-12-19 | 1995-06-21 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
| JPH0752776B2 (ja) * | 1985-01-24 | 1995-06-05 | シャープ株式会社 | 薄膜トランジスタおよびその製造法 |
-
1988
- 1988-06-29 JP JP15910288A patent/JP2656555B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0210332A (ja) | 1990-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4723838A (en) | Liquid crystal display device | |
| US20020093021A1 (en) | Thin-film transistor display devices | |
| GB2197985A (en) | Liquid crystal display | |
| US6486934B2 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| JPH01217325A (ja) | 液晶表示装置 | |
| US20010005597A1 (en) | Method for manufacturing fringe field switching mode liquid crystal display device | |
| US6043000A (en) | Method for manufacturing a semiconductor device | |
| JPH04253342A (ja) | 薄膜トランジスタアレイ基板 | |
| KR0171648B1 (ko) | 박막장치 및 그 제조방법 | |
| JPH0580650B2 (ja) | ||
| JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
| JPH028821A (ja) | アクティブマトリックス基板 | |
| JP2004013003A (ja) | 液晶表示装置 | |
| JP4034376B2 (ja) | アクティブマトリクス方式液晶表示装置の製造方法 | |
| JP2639980B2 (ja) | 液晶表示装置 | |
| JPH06101478B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP2656554B2 (ja) | 薄膜トランジスタとそれを用いたアクティブマトリクス回路基板および画像表示装置 | |
| JP2842429B2 (ja) | 薄膜トランジスタとそれを用いたアクティブマトリクス回路基板および画像表示装置 | |
| JPH01282522A (ja) | アクティブマトリックス回路基板とその製造方法及びそれを用いた画像表示装置 | |
| JP2804063B2 (ja) | 薄膜トランジスタ及び該トランジスタを用いたアクティブマトリクス回路基板並びに画像表示装置 | |
| JPH01227127A (ja) | 薄膜トランジスタアレイ | |
| JPH04106938A (ja) | 薄膜電界効果型トランジスタ | |
| JPH06268217A (ja) | 薄膜半導体素子 | |
| JPH0618922A (ja) | 液晶表示装置 | |
| JPH07131019A (ja) | 薄膜トランジスタ及びその製造方法 |