JP2668317B2 - アクティブマトリクスパネル - Google Patents
アクティブマトリクスパネルInfo
- Publication number
- JP2668317B2 JP2668317B2 JP6202193A JP6202193A JP2668317B2 JP 2668317 B2 JP2668317 B2 JP 2668317B2 JP 6202193 A JP6202193 A JP 6202193A JP 6202193 A JP6202193 A JP 6202193A JP 2668317 B2 JP2668317 B2 JP 2668317B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pixel electrode
- pixel
- line
- data line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＭＩＳ（金属−絶縁物−
半導体）トランジスタアレイを用いた液晶表示装置に関
するものである。 【０００２】 【従来の技術】従来アクティブマトリクスを用いたディ
スプレイパネルはダイナミック方式に比しそのマトリッ
クスサイズを非常に大きくでき、大型かつドット数の大
きなパネルを実現可能な方式として注目を浴びている。
特に液晶のような受光型素子ではダイナミック方式での
駆動デューティは限界がありテレビ表示等にはアクティ
ブマトリックスの応用が考えられている。 【０００３】図１は従来のアクティブマトリックスの１
セルを示している。アドレス線Ｘがトランジスタ２のゲ
ートに入力されており、トランジスタをＯＮさせてデー
タ線Ｙの信号を保持用コンデンサ３に電荷として蓄積さ
せる。再びデータを書き込むまで、このコンデンサ３に
より保持され、同時に液晶４を駆動する。ここでＶｃは
共通電極信号である。液晶リークは非常に少ないので、
短時間の電荷の保持には十分である。 【０００４】ここのトランジスタとコンデンサ３の製造
は通常のＩＣのプロセスと全く同じである。 【０００５】図２は図１のセルをシリコンゲートプロセ
スにより作成した例である。単結晶シリコンウエハ上に
トランジスタ１６とコンデンサ１１が構成される。アド
レス線Ｘとコンデンサの上電極１１は多結晶シリコン
（ポリシリコン）で、又データ線Ｙと液晶駆動電極１３
はＡ１でできており、コンタクトホール７、８、９によ
り、基板とＡ１、ポリシリコンとＡ１が各々接続され
る。 【０００６】 【発明が解決しようとする課題】この種の通常のＩＣプ
ロセスに従ったマトリックス基板は次の大きな欠点をも
つ。 【０００７】１つはマトリックス基板の製造プロセスが
ＩＣと同一のため、プロセスが複雑であり工程コストが
高いと同時に基板シリコンとの接合リークによる歩留低
下が発生し、総コストが高い。特にシリコン基板とソー
ス・ドレインとなる拡散層との接合部には、単結晶中の
結晶欠陥にかなり左右され通常のセルではこのリーク電
流を１００ｐＡ以下にしなければならず、この構造で数
万個のセル全てのリークを押さえることはむずかしい。
ここで発生する接合リークはコンデンサ３に蓄積された
電荷を放電し、コントラストを低下させる。 【０００８】２つにはＡｌ電極のすきまからシリコン基
板に入射した光は、電子−正孔対を生成し拡散して光電
流を生じてコンデンサ３の電荷を放電してしまいコント
ラストが低下する。 【０００９】本発明の目的はこの欠点を改善する方式を
提供するものであり、本発明の構成はガラス、石英、又
はシリコンウエハ上にシリコン薄膜をチャネルとする薄
膜トランジスタを構成するものである。さらに、開口率
を高くしつつ、薄膜トランジスタの動作に影響を与えな
い画素の電荷保持用容量を形成することを目的とする。 【００１０】 【課題を解決するための手段】本発明は、透明基板上に
マトリクス状に配列されてなる透明導電性膜よりなる画
素電極、該画素電極に接続されてなる薄膜トランジス
タ、該薄膜トランジスタに走査信号を供給してなるゲー
ト線、該薄膜トランジスタを介して前記画素電極にデー
タ信号を供給してなるデータ線を有するアクティブマト
リクスパネルにおいて、前記画素電極の一部よりなる第
１電極と絶縁膜を介して設けられた第２電極とで形成し
た電荷保持用コンデンサを有し、前記データ線の長手方
向にみて、前記第２電極の前記画素電極と重なった部分
の最大幅は、前記画素電極の前記第２電極と重なってい
ない部分の最小幅より細く、前記画素電極の前記第２電
極と重なった部分の面積は、前記画素電極の前記第２電
極と重なっていない部分の面積より小さく、かつ、前記
データ線の長手方向にみて、前記第２電極の前記データ
線と重なった部分の幅は、前記第２電極の前記画素電極
と重なった部分の最大幅より細く形成されてなり、前記
第２電極は前記ゲート線とは絶縁分離されて、一定のバ
イアス電位に固定接続されていることを特徴とするもの
である。 【００１１】 【実施例】図３は本発明に用いるマトリックスセルを示
すものであり、図１の従来との差は、容量１８のＧＮＤ
配線を新たに設けることであり、基本的なデータの書
込、保持は同じである。この場合のＧＮＤ電位は一定の
バイアス電圧を意味しバイアスレベル、又は信号レベル
は問わず、ライン２７を電荷保持用コンデンサの第２電
極として用いる。この第２電極は薄膜トランジスタとは
絶縁分離され、その動作に影響しない。 【００１２】又表示データの入力をデータ線Ｙがサンプ
ルホールドする容量として、データ線ＹとＧＮＤライン
の間の容量２１、又はアドレス線Ｘとの間の容量２２を
利用する。 【００１３】図４（Ａ）はセルの平面図、図４（Ｂ）は
図４（Ａ）のＡ−Ｂでの断面図である。透明基板３３上
に、トランジスタのゲートとなるゲート線をなすシリコ
ン薄膜の配線層２６と同時に、ＧＮＤライン２７、ゲー
ト電極３８が形成され、ゲート絶縁膜を形成した後、ト
ランジスタのソース・ドレイン・チャネルを形成するシ
リコン薄膜２８が形成される。更に、厚さ数１００Å以
下の金属等よりなる透明抵抗材料、例えばＢｎＯ２の如
きネサ膜により、データ線２５と液晶駆動電極３１が形
成されている。ＧＮＤライン２７と液晶駆動電極３１と
の重なった部分により、液晶駆動電極３１を第１電極と
しＧＮＤライン２７を第２電極とする電荷保持用コンデ
ンサ（図３の１８）が形成される。データ線２５の長手
方向にみて、第２電極（ＧＮＤライン２７）の画素電極
３１と重なった部分の最大幅は、画素電極３１の第２電
極と重なっていない部分の最小幅より細く、画素電極３
１の第２電極と重なった部分の面積は、画素電極３１の
第２電極と重なっていない部分の面積より小さく形成さ
れている。さらに、データ線２５の長手方向にみて、第
２電極のデータ線２５と重なった部分の幅は、第２電極
の画素電極３１と重なった部分の最大輻より細く形成さ
れている。なお、トランンジスタのソース・ドレイン３
４、３５には、Ｎ＋拡散（ＰチャネルならＰ＋）がなさ
れ、ゲート電極３８の上にはチャネル３０がゲート絶縁
膜３６を介して存在する。 【００１４】図５に、図４に示すアクティブ・マトリッ
クス基板の製造プロセスを示す。透明基板４０上に、ゲ
ートとなる電極材料として、ネサ膜やＩｎ2 Ｏ3 、又は
非常に薄い金属膜等の透明導電膜を形成しパターニング
の後ゲート電極４１を作る。次に、ゲート電極上にゲー
ト絶縁膜４２を形成する。ゲート絶縁膜形成法は、ゲー
ト電極の酸化物、例えば陽極酸化法、熱酸化法、プラズ
マ酸化法等によるか、又はＣＶＤ法等によりＳｉＯ2 ，
Ａｌ2 Ｏ3 等の酸化物、Ｓｉ3 Ｎ4 等の窒化物である。
（図５の例はゲート電極の酸化方式である。）これら絶
縁物は透明である。 【００１５】次にトランジスタのチャネルを形成するシ
リコン薄膜をデポジションして、パターニングしてソー
ス・ドレイン・チャネルを構成するシリコン層４３を形
成する（図５（イ））。この状態でネガレジスト４４を
上面に塗布し（図５（ロ））、チャネル部を除いてソー
ス・ドレイン部に不純物をドープするマスク部４５を形
成するようにパターニングする（図５（ハ））。 【００１６】このレジスト４５をマスクとして不純物イ
オンを打込むと、ソース・ドレイン部４６にはイオンが
打込まれて抵抗層となり、レジスト４５の下部にはイオ
ンは打込まれず、チャネル層４７として残る（図５
（ハ））。次に、透明導電膜をデポジションしてパター
ニングし、データ線４８と駆動電極４９を成形し、トラ
ンジスタのソース・ドレイン４６とは、絶縁膜、更には
絶縁部に対するコンタクト・ホールを開けることなしに
コンタクトをとる。 【００１７】又、コンデンサは、ゲート電極４１と同時
に形成したＧＮＤラインと透明導電膜による駆動電極４
９との間にゲート絶縁膜４２と同じ材料をサンドイッチ
して形成できる。 【００１８】この方式の利点は透明なコンデンサを形成
するにもかかわらず、工程が簡単なことにある。 【００１９】図４においてデータ線２５とゲート線２６
の交点は互いに絶縁する必要があるが、本発明の如くゲ
ート電極を下に、チャネルを上にする逆転ＭＯＳトラン
ジスタにすると、特別な絶縁膜を用いなくても、ゲート
絶縁物と同じ材料により自然に絶縁されるので、従来の
如く絶縁のためのみに用いていた絶縁膜をつける工程及
びその絶縁膜にコンタクトホールを開ける工程は不要と
なる。しかも、特別な絶縁膜により、透明なコンデンサ
における光の透過率が低下してしまうという欠点も防止
できる。 【００２０】本発明の他の利点として、コンデンサはゲ
ート電極と同じ材料の透明導電性膜と、液晶駆動電極と
なる透明導電性膜を電極とし、ゲート絶縁膜を誘導体膜
として作られるので、コンデンサ形成のために余分な工
程は一切必要としない。又透明基板を用いてＴＮモード
の液晶を用いる際、液晶駆動部の画素電極は透明である
必要があるが、本発明では、データ線の長手方向にみ
て、コンデンサを形成する第２電極の画素電極と重なっ
た部分の最大幅は、画素電極の第２電極と重なっていな
い部分の最小幅より細く形成されている。したがって、
画素電極の第２電極と重なっていない部分の最小幅を、
第２電極の画素電極と重なった部分の最大幅より大きく
し、画素電極の第２電極と重なった部分の面積を、画素
電極の第２電極と重なっていない部分の面積より小さく
できる。 【００２１】本発明の実施例によれば、製造プロセスが
簡単で、従来のバルクシリコンタイプでは６回のフォト
エッチング工程を必要としたが、この実施例の方式では
４回でよく、工程コストが安いと共に、バルクシリコン
の如くにＰ−Ｎ接合断面積が非常に少なく従って接合リ
ークが僅かであり歩留まりの向上が望める。 【００２２】又、上方から入射した光は９０％以上通過
し、又シリコン薄膜中のキャリアの拡散長も短いので、
光電流は殆ど発生せず、光に対するリーク値は１万ルッ
クスの下でも１．０ｐＡ以下となり、光の入射による表
示像の消滅は防ぐことができた。 【００２３】更に透明基板に透明液晶駆動電極を用いる
と、最もコントラストの高いＦＥタイプの液晶を用いる
ことができ、画面の明るさも向上し、表示品質を飛躍的
に改善できる。 【００２４】同時に基板にガラスやそれに準ずる材料を
用いるとパネルの組立てが容易となり従来のバルクシリ
コンタイプに対し、組立て歩留りが向上し、又工程が簡
単になる。 【００２５】本発明により作成されたアクティブマトリ
ックスパネルは、低消費電力で安価なポータブル液晶テ
レビを可能とし、特に日光の強い屋外ではコントラスト
も非常に高い画面が提供できる。 【００２６】 【発明の効果】本発明によれば、画素電極の一部と絶縁
膜を介して形成され一定のバイアス電位に接続された第
２電極とにより、液晶セルの電荷保持容量が形成され
る。液晶セルの電荷保持容量が形成される第２電極の最
大幅は、画素電極の第２電極と重なっていない部分の最
小幅より細くされ、画素電極の第２電極と重なった部分
の面積を、画素電極の第２電極と重なっていない部分の
面積より小さくされている。第２電極と画素電極の一部
よりなる第１電極とが重なりを有するため、重なる面積
が大きいと画素電極を透過する光透過量が落ちる。しか
し、本発明では、この重なる部分の幅が細く、面積が小
さいので、電荷保持容量を形成したにもかかわらず、こ
れが光透過量に与える影響は少ない。また、第２電極の
データ線と重なる部分の幅を細くしたことにより、クロ
スオーバー部での寄生容量を小さくできる。
半導体）トランジスタアレイを用いた液晶表示装置に関
するものである。 【０００２】 【従来の技術】従来アクティブマトリクスを用いたディ
スプレイパネルはダイナミック方式に比しそのマトリッ
クスサイズを非常に大きくでき、大型かつドット数の大
きなパネルを実現可能な方式として注目を浴びている。
特に液晶のような受光型素子ではダイナミック方式での
駆動デューティは限界がありテレビ表示等にはアクティ
ブマトリックスの応用が考えられている。 【０００３】図１は従来のアクティブマトリックスの１
セルを示している。アドレス線Ｘがトランジスタ２のゲ
ートに入力されており、トランジスタをＯＮさせてデー
タ線Ｙの信号を保持用コンデンサ３に電荷として蓄積さ
せる。再びデータを書き込むまで、このコンデンサ３に
より保持され、同時に液晶４を駆動する。ここでＶｃは
共通電極信号である。液晶リークは非常に少ないので、
短時間の電荷の保持には十分である。 【０００４】ここのトランジスタとコンデンサ３の製造
は通常のＩＣのプロセスと全く同じである。 【０００５】図２は図１のセルをシリコンゲートプロセ
スにより作成した例である。単結晶シリコンウエハ上に
トランジスタ１６とコンデンサ１１が構成される。アド
レス線Ｘとコンデンサの上電極１１は多結晶シリコン
（ポリシリコン）で、又データ線Ｙと液晶駆動電極１３
はＡ１でできており、コンタクトホール７、８、９によ
り、基板とＡ１、ポリシリコンとＡ１が各々接続され
る。 【０００６】 【発明が解決しようとする課題】この種の通常のＩＣプ
ロセスに従ったマトリックス基板は次の大きな欠点をも
つ。 【０００７】１つはマトリックス基板の製造プロセスが
ＩＣと同一のため、プロセスが複雑であり工程コストが
高いと同時に基板シリコンとの接合リークによる歩留低
下が発生し、総コストが高い。特にシリコン基板とソー
ス・ドレインとなる拡散層との接合部には、単結晶中の
結晶欠陥にかなり左右され通常のセルではこのリーク電
流を１００ｐＡ以下にしなければならず、この構造で数
万個のセル全てのリークを押さえることはむずかしい。
ここで発生する接合リークはコンデンサ３に蓄積された
電荷を放電し、コントラストを低下させる。 【０００８】２つにはＡｌ電極のすきまからシリコン基
板に入射した光は、電子−正孔対を生成し拡散して光電
流を生じてコンデンサ３の電荷を放電してしまいコント
ラストが低下する。 【０００９】本発明の目的はこの欠点を改善する方式を
提供するものであり、本発明の構成はガラス、石英、又
はシリコンウエハ上にシリコン薄膜をチャネルとする薄
膜トランジスタを構成するものである。さらに、開口率
を高くしつつ、薄膜トランジスタの動作に影響を与えな
い画素の電荷保持用容量を形成することを目的とする。 【００１０】 【課題を解決するための手段】本発明は、透明基板上に
マトリクス状に配列されてなる透明導電性膜よりなる画
素電極、該画素電極に接続されてなる薄膜トランジス
タ、該薄膜トランジスタに走査信号を供給してなるゲー
ト線、該薄膜トランジスタを介して前記画素電極にデー
タ信号を供給してなるデータ線を有するアクティブマト
リクスパネルにおいて、前記画素電極の一部よりなる第
１電極と絶縁膜を介して設けられた第２電極とで形成し
た電荷保持用コンデンサを有し、前記データ線の長手方
向にみて、前記第２電極の前記画素電極と重なった部分
の最大幅は、前記画素電極の前記第２電極と重なってい
ない部分の最小幅より細く、前記画素電極の前記第２電
極と重なった部分の面積は、前記画素電極の前記第２電
極と重なっていない部分の面積より小さく、かつ、前記
データ線の長手方向にみて、前記第２電極の前記データ
線と重なった部分の幅は、前記第２電極の前記画素電極
と重なった部分の最大幅より細く形成されてなり、前記
第２電極は前記ゲート線とは絶縁分離されて、一定のバ
イアス電位に固定接続されていることを特徴とするもの
である。 【００１１】 【実施例】図３は本発明に用いるマトリックスセルを示
すものであり、図１の従来との差は、容量１８のＧＮＤ
配線を新たに設けることであり、基本的なデータの書
込、保持は同じである。この場合のＧＮＤ電位は一定の
バイアス電圧を意味しバイアスレベル、又は信号レベル
は問わず、ライン２７を電荷保持用コンデンサの第２電
極として用いる。この第２電極は薄膜トランジスタとは
絶縁分離され、その動作に影響しない。 【００１２】又表示データの入力をデータ線Ｙがサンプ
ルホールドする容量として、データ線ＹとＧＮＤライン
の間の容量２１、又はアドレス線Ｘとの間の容量２２を
利用する。 【００１３】図４（Ａ）はセルの平面図、図４（Ｂ）は
図４（Ａ）のＡ−Ｂでの断面図である。透明基板３３上
に、トランジスタのゲートとなるゲート線をなすシリコ
ン薄膜の配線層２６と同時に、ＧＮＤライン２７、ゲー
ト電極３８が形成され、ゲート絶縁膜を形成した後、ト
ランジスタのソース・ドレイン・チャネルを形成するシ
リコン薄膜２８が形成される。更に、厚さ数１００Å以
下の金属等よりなる透明抵抗材料、例えばＢｎＯ２の如
きネサ膜により、データ線２５と液晶駆動電極３１が形
成されている。ＧＮＤライン２７と液晶駆動電極３１と
の重なった部分により、液晶駆動電極３１を第１電極と
しＧＮＤライン２７を第２電極とする電荷保持用コンデ
ンサ（図３の１８）が形成される。データ線２５の長手
方向にみて、第２電極（ＧＮＤライン２７）の画素電極
３１と重なった部分の最大幅は、画素電極３１の第２電
極と重なっていない部分の最小幅より細く、画素電極３
１の第２電極と重なった部分の面積は、画素電極３１の
第２電極と重なっていない部分の面積より小さく形成さ
れている。さらに、データ線２５の長手方向にみて、第
２電極のデータ線２５と重なった部分の幅は、第２電極
の画素電極３１と重なった部分の最大輻より細く形成さ
れている。なお、トランンジスタのソース・ドレイン３
４、３５には、Ｎ＋拡散（ＰチャネルならＰ＋）がなさ
れ、ゲート電極３８の上にはチャネル３０がゲート絶縁
膜３６を介して存在する。 【００１４】図５に、図４に示すアクティブ・マトリッ
クス基板の製造プロセスを示す。透明基板４０上に、ゲ
ートとなる電極材料として、ネサ膜やＩｎ2 Ｏ3 、又は
非常に薄い金属膜等の透明導電膜を形成しパターニング
の後ゲート電極４１を作る。次に、ゲート電極上にゲー
ト絶縁膜４２を形成する。ゲート絶縁膜形成法は、ゲー
ト電極の酸化物、例えば陽極酸化法、熱酸化法、プラズ
マ酸化法等によるか、又はＣＶＤ法等によりＳｉＯ2 ，
Ａｌ2 Ｏ3 等の酸化物、Ｓｉ3 Ｎ4 等の窒化物である。
（図５の例はゲート電極の酸化方式である。）これら絶
縁物は透明である。 【００１５】次にトランジスタのチャネルを形成するシ
リコン薄膜をデポジションして、パターニングしてソー
ス・ドレイン・チャネルを構成するシリコン層４３を形
成する（図５（イ））。この状態でネガレジスト４４を
上面に塗布し（図５（ロ））、チャネル部を除いてソー
ス・ドレイン部に不純物をドープするマスク部４５を形
成するようにパターニングする（図５（ハ））。 【００１６】このレジスト４５をマスクとして不純物イ
オンを打込むと、ソース・ドレイン部４６にはイオンが
打込まれて抵抗層となり、レジスト４５の下部にはイオ
ンは打込まれず、チャネル層４７として残る（図５
（ハ））。次に、透明導電膜をデポジションしてパター
ニングし、データ線４８と駆動電極４９を成形し、トラ
ンジスタのソース・ドレイン４６とは、絶縁膜、更には
絶縁部に対するコンタクト・ホールを開けることなしに
コンタクトをとる。 【００１７】又、コンデンサは、ゲート電極４１と同時
に形成したＧＮＤラインと透明導電膜による駆動電極４
９との間にゲート絶縁膜４２と同じ材料をサンドイッチ
して形成できる。 【００１８】この方式の利点は透明なコンデンサを形成
するにもかかわらず、工程が簡単なことにある。 【００１９】図４においてデータ線２５とゲート線２６
の交点は互いに絶縁する必要があるが、本発明の如くゲ
ート電極を下に、チャネルを上にする逆転ＭＯＳトラン
ジスタにすると、特別な絶縁膜を用いなくても、ゲート
絶縁物と同じ材料により自然に絶縁されるので、従来の
如く絶縁のためのみに用いていた絶縁膜をつける工程及
びその絶縁膜にコンタクトホールを開ける工程は不要と
なる。しかも、特別な絶縁膜により、透明なコンデンサ
における光の透過率が低下してしまうという欠点も防止
できる。 【００２０】本発明の他の利点として、コンデンサはゲ
ート電極と同じ材料の透明導電性膜と、液晶駆動電極と
なる透明導電性膜を電極とし、ゲート絶縁膜を誘導体膜
として作られるので、コンデンサ形成のために余分な工
程は一切必要としない。又透明基板を用いてＴＮモード
の液晶を用いる際、液晶駆動部の画素電極は透明である
必要があるが、本発明では、データ線の長手方向にみ
て、コンデンサを形成する第２電極の画素電極と重なっ
た部分の最大幅は、画素電極の第２電極と重なっていな
い部分の最小幅より細く形成されている。したがって、
画素電極の第２電極と重なっていない部分の最小幅を、
第２電極の画素電極と重なった部分の最大幅より大きく
し、画素電極の第２電極と重なった部分の面積を、画素
電極の第２電極と重なっていない部分の面積より小さく
できる。 【００２１】本発明の実施例によれば、製造プロセスが
簡単で、従来のバルクシリコンタイプでは６回のフォト
エッチング工程を必要としたが、この実施例の方式では
４回でよく、工程コストが安いと共に、バルクシリコン
の如くにＰ−Ｎ接合断面積が非常に少なく従って接合リ
ークが僅かであり歩留まりの向上が望める。 【００２２】又、上方から入射した光は９０％以上通過
し、又シリコン薄膜中のキャリアの拡散長も短いので、
光電流は殆ど発生せず、光に対するリーク値は１万ルッ
クスの下でも１．０ｐＡ以下となり、光の入射による表
示像の消滅は防ぐことができた。 【００２３】更に透明基板に透明液晶駆動電極を用いる
と、最もコントラストの高いＦＥタイプの液晶を用いる
ことができ、画面の明るさも向上し、表示品質を飛躍的
に改善できる。 【００２４】同時に基板にガラスやそれに準ずる材料を
用いるとパネルの組立てが容易となり従来のバルクシリ
コンタイプに対し、組立て歩留りが向上し、又工程が簡
単になる。 【００２５】本発明により作成されたアクティブマトリ
ックスパネルは、低消費電力で安価なポータブル液晶テ
レビを可能とし、特に日光の強い屋外ではコントラスト
も非常に高い画面が提供できる。 【００２６】 【発明の効果】本発明によれば、画素電極の一部と絶縁
膜を介して形成され一定のバイアス電位に接続された第
２電極とにより、液晶セルの電荷保持容量が形成され
る。液晶セルの電荷保持容量が形成される第２電極の最
大幅は、画素電極の第２電極と重なっていない部分の最
小幅より細くされ、画素電極の第２電極と重なった部分
の面積を、画素電極の第２電極と重なっていない部分の
面積より小さくされている。第２電極と画素電極の一部
よりなる第１電極とが重なりを有するため、重なる面積
が大きいと画素電極を透過する光透過量が落ちる。しか
し、本発明では、この重なる部分の幅が細く、面積が小
さいので、電荷保持容量を形成したにもかかわらず、こ
れが光透過量に与える影響は少ない。また、第２電極の
データ線と重なる部分の幅を細くしたことにより、クロ
スオーバー部での寄生容量を小さくできる。
【図面の簡単な説明】
【図１】 従来のアクティブマトリックスに用いたセル
の回路図。 【図２】 バルクシリコンを用いたセルの平面図。 【図３】 本発明のセル図。 【図４】 （Ａ）（Ｂ）はその実現例の平面図と断面
図。 【図５】 （イ）から（ニ）はその製造プロセスを示す
図。 【符号の説明】 ７、８、９ コンタクトホール １０ ポリシリコンゲート １６ トランジスタ １１ コンデンサ３のポリシリコンの上部電極 １３ Ａｌによる駆動電極 ２７ ＧＮＤライン ３３、４０ 透明基板 ３８、４１ ゲート電極 ３６、４２ ゲート絶縁膜 ３４、３５、４６ ソース・ドレイン ３０、４７ チャネル ２５、３１、４８ 透明導電性膜 ４５ レジスト
の回路図。 【図２】 バルクシリコンを用いたセルの平面図。 【図３】 本発明のセル図。 【図４】 （Ａ）（Ｂ）はその実現例の平面図と断面
図。 【図５】 （イ）から（ニ）はその製造プロセスを示す
図。 【符号の説明】 ７、８、９ コンタクトホール １０ ポリシリコンゲート １６ トランジスタ １１ コンデンサ３のポリシリコンの上部電極 １３ Ａｌによる駆動電極 ２７ ＧＮＤライン ３３、４０ 透明基板 ３８、４１ ゲート電極 ３６、４２ ゲート絶縁膜 ３４、３５、４６ ソース・ドレイン ３０、４７ チャネル ２５、３１、４８ 透明導電性膜 ４５ レジスト
Claims (1)
- (57)【特許請求の範囲】 １．透明基板上にマトリクス状に配列されてなる透明導
電性膜よりなる画素電極、該画素電極に接続されてなる
薄膜トランジスタ、該薄膜トランジスタに走査信号を供
給してなるゲート線、該薄膜トランジスタを介して前記
画素電極にデータ信号を供給してなるデータ線を有する
アクテイブマトリクスパネルにおいて、 前記画素電極の一部よりなる第１電極と絶縁膜を介して
設けられた第２電極とで形成した電荷保持用コンデンサ
を有し、 前記データ線の長手方向にみて、前記第２電極の前記画
素電極と重なった部分の最大幅は、前記画素電極の前記
第２電極と重なっていない部分の最小幅より細く、前記
画素電極の前記第２電極と重なった部分の面積は、前記
画素電極の前記第２電極と重なっていない部分の面積よ
り小さく、かつ、前記データ線の長手方向にみて、前記
第２電極の前記データ線と重なった部分の幅は、前記第
２電極の前記画素電極と重なった部分の最大幅より細く
形成されてなり、前記第２電極は前記ゲート線とは絶縁
分離されて、一定のバイアス電位に固定接続されている
ことを特徴とするアクティブマトリクスパネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6202193A JP2668317B2 (ja) | 1993-03-22 | 1993-03-22 | アクティブマトリクスパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6202193A JP2668317B2 (ja) | 1993-03-22 | 1993-03-22 | アクティブマトリクスパネル |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56121113A Division JPS5821863A (ja) | 1981-07-31 | 1981-07-31 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0695157A JPH0695157A (ja) | 1994-04-08 |
| JP2668317B2 true JP2668317B2 (ja) | 1997-10-27 |
Family
ID=13188106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6202193A Expired - Lifetime JP2668317B2 (ja) | 1993-03-22 | 1993-03-22 | アクティブマトリクスパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2668317B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3312083B2 (ja) | 1994-06-13 | 2002-08-05 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP4088619B2 (ja) | 2004-01-28 | 2008-05-21 | シャープ株式会社 | アクティブマトリクス基板及び表示装置 |
| US7812893B2 (en) | 2004-11-17 | 2010-10-12 | Sharp Kabushiki Kaisha | Active matrix substrate where a portion of the storage capacitor wiring or the scanning signal line overlaps with the drain lead-out wiring connected to the drain electrode of a thin film transistor and display device having such an active matrix substrate |
| JP4484881B2 (ja) | 2004-12-16 | 2010-06-16 | シャープ株式会社 | アクティブマトリクス基板、表示装置、液晶表示装置およびテレビジョン装置 |
| US7768590B2 (en) | 2005-04-26 | 2010-08-03 | Sharp Kabushiki Kaisha | Production method of active matrix substrate, active matrix substrate, and liquid crystal display device |
| JP5090708B2 (ja) * | 2006-10-20 | 2012-12-05 | 株式会社ジャパンディスプレイイースト | 画像表示装置とその製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617381A (en) * | 1979-07-20 | 1981-02-19 | Matsushita Electric Ind Co Ltd | Image display unit |
| JPS5677886A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
| JPH0330308A (ja) * | 1989-06-27 | 1991-02-08 | Sumitomo Metal Ind Ltd | セラミクス素体焼成用セパレータとその製造方法 |
-
1993
- 1993-03-22 JP JP6202193A patent/JP2668317B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0695157A (ja) | 1994-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5650637A (en) | Active matrix assembly | |
| US5365079A (en) | Thin film transistor and display device including same | |
| US4582395A (en) | Active matrix assembly for a liquid crystal display device including an insulated-gate-transistor | |
| KR940009074B1 (ko) | 액티브 매트릭스 패널 | |
| US5323042A (en) | Active matrix liquid crystal display having a peripheral driving circuit element | |
| JP2720862B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| JPH05243547A (ja) | 薄膜光センサ | |
| JPH0133833B2 (ja) | ||
| JP2584290B2 (ja) | 液晶表示装置の製造方法 | |
| US5337172A (en) | Liquid crystal matrix control employing doped semiconductor pixel electrode surrounded by undoped channel region | |
| US7002212B2 (en) | Static RAM having a TFT with n-type source and drain regions and a p-type region in contact with only the intrinsic channel of the same | |
| JP2668317B2 (ja) | アクティブマトリクスパネル | |
| US5677547A (en) | Thin film transistor and display device including same | |
| JPH0330308B2 (ja) | ||
| JP2898509B2 (ja) | アクティブマトリックス基板及びその製造方法 | |
| JPH0247865B2 (ja) | Hakumakutoranjisutanoseizohoho | |
| KR100219504B1 (ko) | 이중 게이트 구조를 갖는 박막 트랜지스터-액정 표시장치 및 그 제조방법 | |
| JPH0132661B2 (ja) | ||
| JP2628072B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2838612B2 (ja) | 光弁装置とその製造方法 | |
| JP2568990B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP3469183B2 (ja) | 液晶表示装置 | |
| JPS6053082A (ja) | 薄膜トランジスタ | |
| JPH09269482A (ja) | アクティブマトリックス液晶表示装置 | |
| GB2122419A (en) | A thin film transistor and an active matrix liquid crystal display device |