JPS6053082A - 薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ソース電極及びドレイン電極と半導体薄膜と
のコンタクト抵抗を低減せしめ、しかも、６エ程による
口Ｓｊ単な方法で作製できる薄膜トランジスタに関する
。

近年、絶縁基板上に薄膜トランジスタを形成する研究が
活発に行なわれている。この技術は、安価な絶縁基板を
用いて薄膜ディスプレイを実現するアクティブマトリク
ス型画像表示装置、あるいは通常の半導体集積回路上に
トランジスタなどの能動素子を形成する。いわゆる三次
元集積回路など、多くの応用が期待できるものである。

以下、薄膜トランジスタをアクティブマトリクスパネル
に応用した場合を例にとって説明する。

薄膜トランジスタをアクティブマトリクスパネルに応用
した場合の液晶表示装置は、一般に、上側のガラス基板
と、下側の薄膜トランジスタ基板と、その間に封入され
た液晶とから構成されており、前記薄膜トランジスタ基
板上にマトリクス状に配置された液晶駆動素子を外部選
択回路により選択し、前記液晶駆動素子に接続された液
晶駆動電極に電圧を印加することにより、任意の文字。

図形あるいは画像の表示を行なうものである。前記薄膜
トランジスタ基板の一般的な回路図を第１図に示す。

第１図（ｃＬ）は薄膜トランジスタ基板上の液晶駆動素
子のマトリクス状配置図である。図中の１で囲まれた領
域が表示領域であり、その中に液晶駆動素子２がマトリ
クス状に配置されている。３は液晶駆動素子２へのデー
タ信号ラインであり、４は液晶駆動素子２へのタイミン
グ信号ラインである。、一液晶駆動素子２の回路図を第
１図（ｈ）に示す。５は薄膜トランジスタであり、デー
タのスイッチングを行なう。６はコンデンサであり、デ
ータ信号の保持用として用いられる。７は液晶、＜ネル
であり、７−１は各液晶駆動素子に対応して形成された
液晶駆動電極であり、７−２は上側ガラス基板上の共通
電極である。

以」二の説明かられかるように、薄膜トランジスタは、
液晶に印加する電圧のデータをスイッチングするために
用いられ、このとき薄膜トランジスタに要求される特性
は、薄膜トランジスタをＯＮ状態にした時、コンデンサ
を充電させるために充分な電流を流すことができること
である。この要求事項は、コンデンサへのデータの書き
込み特性に関するものである。液晶の表示はコンデンサ
の電位により決定されるため、短時間にデータを完壁に
書き込むことができるように、薄膜トランジスタは充分
大きい電流を流すことができなくてはならない。この時
の電流（以下、ＯＮ電流という）は、コンデンサの容量
と、書き込み時間とから決定され、そのＯＮ′ＦＭ、流
をクリアできるように大きなＯＮ電流を流すことができ
るように薄膜トランジスタを作らなくてはならない。薄
膜トランジスタの流すことのできるＯＮ電流は、トラン
ジスタのサイズ（チャネル長とチャネル幅）、構造。

製造プロセス、ゲート電圧などに大きく依存する。たと
えば多結晶８１半導体薄膜を用いて薄膜トランジスタを
形成した場合、一般にＯＮ電流は充分大きい値を得るこ
とが可能であり、したがって、前述した要求事項は満足
されている。これは、非晶質８１牛導体などと・異なり
、多結晶８１半導体ではかなり大きいキャリア移動度が
得られるためである。これまで述べて来たように、充分
大きいＯＮ電流を流せる薄膜トランジスタを、簡単な工
程で作製するという技術を確立する事が急務となってい
る。

第２図に薄膜トランジスタの一般的な構造を示す。８．
は透明な絶縁基板（石英、ガラスな（ど）、９は半導体
薄膜、１０は半導体薄膜中にリンやヒ累などの不純物を
ドープして形成したソース領域、１１は同じくドレイン
領域、１２はゲート絶縁膜、１３はゲート電極、１４は
層間絶縁膜、１５はソース電極、１６はドレイン電極で
ある。この構造を有する薄膜トランジスタは充分な０１
１電流を流す事が可能であり、トランジスタ特性に関し
ては問題ない。しかし、この構造を作製するためには、
９の半導体薄膜を形成する工程と、ゲート電極１ろを形
成する工程と、ソース領域１０及びドレイン領域１１と
のコンタクトホールを形成する工程と、ソース電極及び
ドレイン電極を形成する工程の合わぜて４工程のパター
ニングが必要である。このように工程が多くて複雑な場
合は、それぞれの工程でのマスク合わせ精度が累積され
、最終的に歩留りが非常に低下してしまう。その結果、
コスト増大となる。アクティブマトリクス基板に応用し
た場合は、薄膜トランジスタに対して一面にわたって一
様なトランジスタ特性が要求されるが、多数回工程を通
すことによりトランジスタ特性のバラツキが増大する。

さらに、工程数が多い為に静電気により薄膜トランジス
タが破壊される確率が大きくなる。以上述べたように工
程数が多いという事は、コストの面からも薄膜トランジ
スタの特性の面からも、非常に大きな欠点となる。

本発明は、薄膜トランジスタの低コスト化、及び、製造
工程の簡素化、及び、歩留りの向上を図り、しかも、充
分なＯＩＪ電流を流すことのできる薄膜トランジスタを
提供するのが目的である。

工程を簡単にする事のみに着目して考えられた薄膜トラ
ンジスタの一般的な従来の構造について説明してから本
発明の詳細な説明する。

第３図は、工程をｍ３単にした薄膜トランジスタの構造
を示す。１７は透明絶縁基板、１８は半導体薄膜、１９
はソース電極、２０はドレイン電極、２１はゲート絶縁
膜、２２はゲート電極である。

この（１１４造を作製する為には、半導体薄膜１８を形
成する工程、及び、ソース電極１９とドレイン電極２０
全同時に形成する工程、及び、ゲート電極２２を形成す
る工程の合わせて３工程のバターニングだけでよい。こ
のように構造を変える小により、製造工程を簡単にして
工程数全減少させる事ができる。しかし、この構造で問
題となるのは、ゲート電極を最後に形成する為に、ソー
ス領域及びドレイン領域となる不純物領域をゲー）！極
をマスクとして形成すること、すなわち、不純物領域が
ゲート電極に対して自己整合的に形成されないという点
である。不純物領域を形成しようとするとどうしても１
工程追加しなくてはならないので工程をｒバ１単にした
ことにはならない。また１、不純物領域を形成しない場
合、ソース電極及びドレイン電極と半導体薄膜とのコン
タクト抵抗が大きい為に、薄膜トランジスタのＯＮ電流
が制限される。ここで０１１１％、流について簡単に説
明する。薄膜トランジスタのソース電極とドレイン電極
との間にドレイン電圧Ｖｎを印加し、ゲート電極にスレ
ッシュホルド電圧以上のゲート電圧ＶＯを印加すると、
薄膜トランジスタはＯＢ！状態となり、半導体薄膜表面
にチャネルが形成され、ソース電極とドレイン電極の間
にＯＮ電流工ＯＮが流れるようになる。この時ＯＮ電流
工ＯＮ　は、チャネル抵抗ＲＯ１及び、ソース電極と半
導体薄膜とのコンタクト抵抗Ｒ８，及びドレイン電極と
半導体薄膜とのコンタクト抵抗ＲＤ、にょって制限され
る。第４図にその概略図を示す。ゲート電圧Ｖｏをしだ
いに大きくしてゆくと、チャネル抵抗Ｒａは減少してゆ
き、ＯＮ電流は増大する。しがし、Ｒ８及びＲＤがＲＯ
に比べ大きい場合、ＯＮ電流はＲ８とＲＤに制限されて
増大しなくなる。この場合のトランジスタ特性を姶５図
に示す。この図の縦軸はＯＮ電流工ＯＮであり、横軸は
ソースに対するゲート電圧Ｖｏである。Ｒ８及びＲｎが
大きい為に、ゲート電圧Ｖｏをある値以上に上げてもＯ
Ｎ電流は増加せずに実線で示す結果となる。ＯＮ電流が
小さい為に薄膜トランジスタのＯＮ１０　Ｆ　Ｉｌ″比
（ＯＮ電流とＯＦＦ電流との比）が小さい。

０Ｎ１０ＦＦは薄膜トランジスタをスイッチング動作さ
せる場合、充゛分大きな値が必要である。

以上述べたように、従来の薄膜トランジスタの構造では
、３工程では、不純物領域を有する構造を形成する事が
不可能であり、充分なＯＮ電流を得ることができない。

本発明は、従来の薄膜トランジスタの有する欠点を除去
するものであり、その目的とするところは、ＯＮ電流が
充分大きく、しかも、６エ程で簡単に作製することので
きる薄膜トランジスタの構造を提供するものである。以
下、本発明について説明する。

第６図は、本発明の実施例を示すものである。

２３は透明絶縁基板、２４はソース電極、２５はドレイ
ン電極、２６は半導体薄膜、２７は半導体薄膜２６中に
形成したソース領域、２８は同じくドレイン領域、２９
はゲート絶縁膜、６０はゲート電極である。このような
構造は、ソース電極及びドレイン電極を形成する工程、
半導体簿膜を形成する工程、ゲート絶縁ル速上にゲート
電極を形成する工程の合わせて６エ程のパターニングで
作製することができる。ソース領域とドレイン領域は、
ゲート電極をマスクとして形成することができる。すな
わち、自己整合法を応用することができる。このように
、この構造を有する薄膜トランジスタは、わずか３工程
で作製することが出来、コストの低減、及び、歩留りの
向上につながる。工程数が少ないために、バラツキの少
ない、しかも、信頼性の良い薄膜トランジスタを得るこ
とが出来る。また、この構造は、ソース領域及びドレイ
ン領域となる不純物領域が半導体薄膜中に存在する為に
、ソース電極及びドレイン電極と半導体薄膜とのコンタ
クト抵抗が非常に小さい。その為薄膜トランジスタのＯ
ＩＪ電流の低下を防止する事ができる。第４図で説明し
たように、ＯＮ電流は、チャネル抵抗ＲＯと、ソース電
極及びドレイン電極と半導体薄膜とのコンタクト抵抗そ
れぞれＲｓ、ＲＤとに支配されている。この構造ではＲ
Ｏ。

ＲＤの値が小さくそのトランジスタ特性は第７図で示す
ようなものとなる。すなわち、ＯＮ’Ｗ流エＯＮは、Ｒ
８とＲＤとに制限されることがなく、ゲート電圧ＶＧの
増加とともに増大する。従って、大きなＯＮ　／　ＯＦ
　Ｆ比が得られる。このように不純物領域を設ける事に
より、薄膜トランジスタのＯＮ電流を増大させることが
できる。それぞれの電極とのコンタクト抵抗Ｒ８とＲＤ
の値を制御する場合は、不純物領域をイオン打込み法に
よって形成すれば、そのイオン打込量の制御によって容
易に実現できる。また、半導体薄膜に対する不純物の種
類を適当に変える事によって不純物領域の導電型を制御
すれば、Ｐチャネル薄膜トランジスタ、あるいは、Ｎチ
ャネル薄膜トランジスタを必要に応じて作り分ける事が
できる。また、この不純物領域は、ゲート電極に対して
自己整合的ｔこ形成される為、ゲート電極とソース電極
間、あるいはゲート電極とドレイン電極間の寄生容量も
低減でき、薄膜トランジスタを高速動作させることが可
能となる。

最後に、本発明による薄膜トランジスタの製造方法につ
いて述べる。本発明による構造の最も一般的な製造方法
は、第６図において、ソース電極２４及びドレイン電極
２５を形成した後、半導体薄膜２６を形成し、その上か
らゲート絶縁膜２９を形成する。ゲート電極３０を形成
した後、ゲート電極をマスクとしてイオン打込み法によ
り、ソース領域２７及びドレイン領域を形成する。ソー
ス及びドレイン領域はゲート電極に対して自己整合的に
形成される為、工程が簡略化されると共に、ソース電極
及びドレイン電極とゲート電極との間の寄生容量も低減
できる。不純物領域を形成する方法としては、イオン打
ち込み法の他に、熱拡散法を応用することもできる。

以上述べたように、本発明は薄膜トランジスタにおいて
、６エ程によって簡単に作製できる事、及び、０Ｎｌｊ
Ｌ流の低減を防ぐという優れた効果を有するものである
。

【図面の簡単な説明】

第１図は薄膜トランジスタをアクティブマトリクスパネ
ルに応用した場合の一般的な回路図である。第２図は、
従来の４工程により形成される薄膜トランジスタの断面
図である。第３図番ま、３工程により形成される従来の
薄ＩＷ　トランジスタの断面図である。第４図は、ＯＮ
電流がコンタクト抵抗Ｒ８及びＲＤにより制限されるこ
とを説明するための図である。第５図は、従来の６エ程
による薄膜トランジスタの特性を示す図である。第６図
は、本発明の薄膜トランジスタの構造を示す断面図であ
り、第７図はその特性を示す図である。 以　上 出願人　株式会社諏訪精工舎 代理人　弁理士　最上　務 （良１ （ｂ） 第１図 第２諷 １１ 第３図 第５図 第６図 ％　（ｖｏ＋ｔ”＋ 第７図

Claims (1)

【特許請求の範囲】
1. （］、）　ゲート電極とソース電極とドレイン電極を備
   えた薄膜トランジスタにおいて、半導体薄膜の下に前記
   ソース電極と前記ドレイン電極を配置し、該半導体薄膜
   表面にゲート絶縁膜を有し、該ソース電極及び該ドレイ
   ン電極上部の半導体薄膜中にゲート電極に対して自己整
   合的に不純物をドープすることを特徴とする薄膜トラン
   ジスタ。