JPH0695157A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0695157A JPH0695157A JP5062021A JP6202193A JPH0695157A JP H0695157 A JPH0695157 A JP H0695157A JP 5062021 A JP5062021 A JP 5062021A JP 6202193 A JP6202193 A JP 6202193A JP H0695157 A JPH0695157 A JP H0695157A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- gate
- capacitor
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【構成】 本発明の液晶表示装置は、一対の透明基板に
液晶を封入し、一方の該基板上に画素電極及び該画素電
極に導電接続されてなる薄膜トランジスタを有するセル
をマトリクス状に形成してなる液晶表示装置において、
前記各セルは、前記画素電極の一部よりなる第１電極と
絶縁膜を介して設けられた第２電極とで形成した電荷保
持用コンデンサを有し、該第２電極と該画素電極の重な
った部分の面積は当該画素電極の該第２電極と重なって
いない部分の面積より小さく、該第２電極は前記薄膜ト
ランジスタとは絶縁分離されて一定のバイアス電位に固
定接続されてなることを特徴とする。 【効果】 開口率を高くしつつ、薄膜トランジスタの動
作に影響を与えない画素の電荷保持用容量を形成するこ
とができる。
液晶を封入し、一方の該基板上に画素電極及び該画素電
極に導電接続されてなる薄膜トランジスタを有するセル
をマトリクス状に形成してなる液晶表示装置において、
前記各セルは、前記画素電極の一部よりなる第１電極と
絶縁膜を介して設けられた第２電極とで形成した電荷保
持用コンデンサを有し、該第２電極と該画素電極の重な
った部分の面積は当該画素電極の該第２電極と重なって
いない部分の面積より小さく、該第２電極は前記薄膜ト
ランジスタとは絶縁分離されて一定のバイアス電位に固
定接続されてなることを特徴とする。 【効果】 開口率を高くしつつ、薄膜トランジスタの動
作に影響を与えない画素の電荷保持用容量を形成するこ
とができる。
Description
【０００１】
【産業上の利用分野】本発明はＭＩＳ（金属−絶縁物−
半導体）トランジスタアレイを用いた液晶表示装置に関
するものである。
半導体）トランジスタアレイを用いた液晶表示装置に関
するものである。
【０００２】
【従来の技術】従来アクティブマトリクスを用いたディ
スプレイパネルはダイナミック方式に比しそのマトリッ
クスサイズを非常に大きくでき、大型かつドット数の大
きなパネルを実現可能な方式として注目を浴びている。
特に液晶のような受光型素子ではダイナミック方式での
駆動デューティは限界がありテレビ表示等にはアクティ
ブマトリックスの応用が考えられている。
スプレイパネルはダイナミック方式に比しそのマトリッ
クスサイズを非常に大きくでき、大型かつドット数の大
きなパネルを実現可能な方式として注目を浴びている。
特に液晶のような受光型素子ではダイナミック方式での
駆動デューティは限界がありテレビ表示等にはアクティ
ブマトリックスの応用が考えられている。
【０００３】図１は従来のアクティブマトリックスの１
セルを示している。アドレス線Ｘがトランジスタ２のゲ
ートに入力されており、トランジスタをＯＮさせてデー
タ線Ｙの信号を保持用コンデンサ３に電荷として蓄積さ
せる。再びデータを書き込むまで、このコンデンサ３に
より保持され、同時に液晶４を駆動する。ここでＶｃは
共通電極信号である。液晶リークは非常に少ないので、
短時間の電荷の保持には十分である。
セルを示している。アドレス線Ｘがトランジスタ２のゲ
ートに入力されており、トランジスタをＯＮさせてデー
タ線Ｙの信号を保持用コンデンサ３に電荷として蓄積さ
せる。再びデータを書き込むまで、このコンデンサ３に
より保持され、同時に液晶４を駆動する。ここでＶｃは
共通電極信号である。液晶リークは非常に少ないので、
短時間の電荷の保持には十分である。
【０００４】ここのトランジスタとコンデンサ１の製造
は通常のＩＣのプロセスと全く同じである。
は通常のＩＣのプロセスと全く同じである。
【０００５】図２は図１のセルをシリコンゲートプロセ
スにより作成した例である。単結晶シリコンウエハ上に
トランジスタ１０とコンデンサ１１が構成される。アド
レス線Ｘとコンデンサの上電極１１は多結晶シリコン
（ポリシリコン）で、又データ線Ｙと液晶駆動電極１３
はＡｌでできており、コンタクトホール７、８、９によ
り、基板とＡｌ、ポリシリコンとＡｌが各々接続され
る。
スにより作成した例である。単結晶シリコンウエハ上に
トランジスタ１０とコンデンサ１１が構成される。アド
レス線Ｘとコンデンサの上電極１１は多結晶シリコン
（ポリシリコン）で、又データ線Ｙと液晶駆動電極１３
はＡｌでできており、コンタクトホール７、８、９によ
り、基板とＡｌ、ポリシリコンとＡｌが各々接続され
る。
【０００６】
【発明が解決しようとする課題】この種の通常のＩＣプ
ロセスに従ったマトリックス基板は次の大きな欠点をも
つ。
ロセスに従ったマトリックス基板は次の大きな欠点をも
つ。
【０００７】１つはマトリックス基板の製造プロセスが
ＩＣと同一のため、プロセスが複雑であり工程コストが
高いと同時に基板シリコンとの接合リークによる歩留低
下が発生し、総コストが高い。特にシリコン基板とソー
ス・ドレインとなる拡散層との接合部には、単結晶中の
結晶欠陥にかなり左右され通常のセルではこのリーク電
流を１００ＰＡ以下にしなければならず、この構造で数
万個のセル全てのリークを押さえることはむずかしい。
ここで発生する接合リークはコンデンサ３に蓄積された
電荷を放電し、コントラストを低下させる。
ＩＣと同一のため、プロセスが複雑であり工程コストが
高いと同時に基板シリコンとの接合リークによる歩留低
下が発生し、総コストが高い。特にシリコン基板とソー
ス・ドレインとなる拡散層との接合部には、単結晶中の
結晶欠陥にかなり左右され通常のセルではこのリーク電
流を１００ＰＡ以下にしなければならず、この構造で数
万個のセル全てのリークを押さえることはむずかしい。
ここで発生する接合リークはコンデンサ３に蓄積された
電荷を放電し、コントラストを低下させる。
【０００８】２つにはＡｌ電極のすきまからシリコン基
板に入射した光は、電子−正孔対を生成し拡散して光電
流を生じてコンデンサ３の電荷を放電してしまいコント
ラストが低下する。
板に入射した光は、電子−正孔対を生成し拡散して光電
流を生じてコンデンサ３の電荷を放電してしまいコント
ラストが低下する。
【０００９】本発明の目的はこの欠点を改善する方式を
提供するものであり、本発明の構成はガラス、石英、又
はシリコンウエハ上にシリコン薄膜をチャネルとする薄
膜トランジスタを構成するものである。
提供するものであり、本発明の構成はガラス、石英、又
はシリコンウエハ上にシリコン薄膜をチャネルとする薄
膜トランジスタを構成するものである。
【００１０】
【課題を解決するための手段】本発明の液晶表示装置
は、ゲート線によりトランジスタのゲートにより選択さ
れた任意の画係列にデータ線よりトランジスタのソース
・ドレインを介して表示データを電荷保持用コンデンサ
に書き込むアクティブマトリクス基板において、前記ア
クティブ・マトリクス基板は透明基板上に構成さされ、
更に前記トランジスタはゲート電極が下方に、チャネル
が上方に形成される構造であり、前記ゲート電極を構成
するゲート絶縁物と、液晶駆動電極により前記電荷保持
用コンデンサを構成することを特徴とする。
は、ゲート線によりトランジスタのゲートにより選択さ
れた任意の画係列にデータ線よりトランジスタのソース
・ドレインを介して表示データを電荷保持用コンデンサ
に書き込むアクティブマトリクス基板において、前記ア
クティブ・マトリクス基板は透明基板上に構成さされ、
更に前記トランジスタはゲート電極が下方に、チャネル
が上方に形成される構造であり、前記ゲート電極を構成
するゲート絶縁物と、液晶駆動電極により前記電荷保持
用コンデンサを構成することを特徴とする。
【００１１】
【実施例】図３は本発明に用いるマトリックスセルを示
すものであり、図１の従来との差は、容量１８のＧＮＤ
配線を新たに設けることであり、基本的なデータの書
込、保持は同じである。この場合のＧＮＤ電位は一定の
バイアス電圧を意味しバイアスレベル、又は信号レベル
は問わず、又ＧＮＤラインとして、自分自信の又は隣接
する上又は下のゲート線Ｘを用いることもできる。
すものであり、図１の従来との差は、容量１８のＧＮＤ
配線を新たに設けることであり、基本的なデータの書
込、保持は同じである。この場合のＧＮＤ電位は一定の
バイアス電圧を意味しバイアスレベル、又は信号レベル
は問わず、又ＧＮＤラインとして、自分自信の又は隣接
する上又は下のゲート線Ｘを用いることもできる。
【００１２】又表示データの入力をデータ線Ｙがサンプ
ルホールドする容量として、データ線ＹとＧＮＤライン
の間の容量２１、又はアドレス線Ｘとの間の容量２２を
利用する。
ルホールドする容量として、データ線ＹとＧＮＤライン
の間の容量２１、又はアドレス線Ｘとの間の容量２２を
利用する。
【００１３】図４（Ａ）のセルの平面図、（Ｂ）のＡ−
Ｂでの断面図をもとにセルの構造例を示す。透明基板３
３上にトランジスタのソース・ドレイン・チャネルを形
成するシリコン薄膜２８とトランジスタのゲートとなる
ゲート線をなすシリコン薄膜等、もしくはそれと同時の
配線層２６とＧＮＤライン２７、更に透明抵抗材料、例
えばＢｎＯ2 の如くネサ膜、厚さ数１００Å以下の金属
等よりなるデータ線２５と液晶駆動電極３１が形成され
ている。又ＧＮＤライン２７と液晶駆動電極の重なった
部分が電荷保持用コンデンサ（図３−１８）となる。ト
ランンジスタのソース・ドレイン３４、３５にはＮ+ 拡
散（ＰチャネルならＰ+ ）がなされゲート電極３８に下
にはチャネル３０がゲート絶縁膜３６を介して存在す
る。
Ｂでの断面図をもとにセルの構造例を示す。透明基板３
３上にトランジスタのソース・ドレイン・チャネルを形
成するシリコン薄膜２８とトランジスタのゲートとなる
ゲート線をなすシリコン薄膜等、もしくはそれと同時の
配線層２６とＧＮＤライン２７、更に透明抵抗材料、例
えばＢｎＯ2 の如くネサ膜、厚さ数１００Å以下の金属
等よりなるデータ線２５と液晶駆動電極３１が形成され
ている。又ＧＮＤライン２７と液晶駆動電極の重なった
部分が電荷保持用コンデンサ（図３−１８）となる。ト
ランンジスタのソース・ドレイン３４、３５にはＮ+ 拡
散（ＰチャネルならＰ+ ）がなされゲート電極３８に下
にはチャネル３０がゲート絶縁膜３６を介して存在す
る。
【００１４】図５に、図４に示すアクティブ・マトリッ
クス基板の製造プロセスを示す。透明基板４０上に、ゲ
ートとなる電極材料として、コンデンサの面積を大きく
とれるようにネサ膜やＩｎ2Ｏ3 、又は非常に薄い金属
膜等の透明導電膜を形成しパターニングの後ゲート電極
４１を作る。次にゲート電極上にゲート絶縁膜４２を形
成する。ゲート絶縁膜形成法は、ゲート電極の酸化物、
例えば陽極酸化法、熱酸化法、プラズマ酸化法等による
か、又はＣＶＤ法等によりＳｉＯ2，Ａｌ2Ｏ3等の酸化
物、Ｓｉ3Ｎ4 等の窒化物である。（図５の例はゲート
電極の酸化方式である。）これら絶縁物は透明である。
クス基板の製造プロセスを示す。透明基板４０上に、ゲ
ートとなる電極材料として、コンデンサの面積を大きく
とれるようにネサ膜やＩｎ2Ｏ3 、又は非常に薄い金属
膜等の透明導電膜を形成しパターニングの後ゲート電極
４１を作る。次にゲート電極上にゲート絶縁膜４２を形
成する。ゲート絶縁膜形成法は、ゲート電極の酸化物、
例えば陽極酸化法、熱酸化法、プラズマ酸化法等による
か、又はＣＶＤ法等によりＳｉＯ2，Ａｌ2Ｏ3等の酸化
物、Ｓｉ3Ｎ4 等の窒化物である。（図５の例はゲート
電極の酸化方式である。）これら絶縁物は透明である。
【００１５】次にトランジスタのチャネルを形成するシ
リコン薄膜をデポジションしてパターニングしてソース
・ドレイン・チャネルを構成するシリコン層４３を形成
する。（図５（イ））この状態でネガレジスト４４を上
面に塗布し、チャネル部を除いてソース・ドレイン部に
不純物をドープするマスク部４５を形成するようにパタ
ーニングする。（図５（ハ））。
リコン薄膜をデポジションしてパターニングしてソース
・ドレイン・チャネルを構成するシリコン層４３を形成
する。（図５（イ））この状態でネガレジスト４４を上
面に塗布し、チャネル部を除いてソース・ドレイン部に
不純物をドープするマスク部４５を形成するようにパタ
ーニングする。（図５（ハ））。
【００１６】このレジスト４５をマスクとして不純物イ
オンを打込むと、ソース・ドレイン部４６にはイオンが
打込まれて抵抗層となり、レジスト４５の下部にはイオ
ン打込まれず、チャネル層４７として残る。（図５
（ハ））次に透明導電膜をデポジションしてパターニン
グし、データ線４８と駆動電極４９を成形し、トランジ
スタのソース・ドレイン４６とは、絶縁膜、更には絶縁
部に対するコンタクト・ホールを開けることなしにコン
タクトをとる。
オンを打込むと、ソース・ドレイン部４６にはイオンが
打込まれて抵抗層となり、レジスト４５の下部にはイオ
ン打込まれず、チャネル層４７として残る。（図５
（ハ））次に透明導電膜をデポジションしてパターニン
グし、データ線４８と駆動電極４９を成形し、トランジ
スタのソース・ドレイン４６とは、絶縁膜、更には絶縁
部に対するコンタクト・ホールを開けることなしにコン
タクトをとる。
【００１７】又、コンデンサはゲート電極４１と透明導
電膜による駆動電極４９との間にゲート絶縁膜４２と同
じ材料をサンドイッチして形成できる。
電膜による駆動電極４９との間にゲート絶縁膜４２と同
じ材料をサンドイッチして形成できる。
【００１８】この方式の利点は透明なコンデンサを形成
するにもかかわらず、工程が簡単なことにある。
するにもかかわらず、工程が簡単なことにある。
【００１９】図４においてデータ線２５とゲート線２６
の交点は互いに絶縁する必要があるが、本発明の如くゲ
ート電極を下に、チャネルを上にする逆転ＭＯＳトラン
ジスタにすると、特別な絶縁膜を用いなくても、ゲート
絶縁物と同じ材料により自然に絶縁されるので、従来の
如く絶縁のためのみに用いていた絶縁膜をつける工程及
びその絶縁膜にコンタクロホールを開ける工程は不要と
なる。しかも、特別な絶縁膜により、透明なコンデンサ
における光の透過率が低下してしまうという欠点も防止
てきる。
の交点は互いに絶縁する必要があるが、本発明の如くゲ
ート電極を下に、チャネルを上にする逆転ＭＯＳトラン
ジスタにすると、特別な絶縁膜を用いなくても、ゲート
絶縁物と同じ材料により自然に絶縁されるので、従来の
如く絶縁のためのみに用いていた絶縁膜をつける工程及
びその絶縁膜にコンタクロホールを開ける工程は不要と
なる。しかも、特別な絶縁膜により、透明なコンデンサ
における光の透過率が低下してしまうという欠点も防止
てきる。
【００２０】本発明の他の利点として、コンデンサはゲ
ート電極と同じ材料の透明導電性膜と、液晶駆動電極と
なる透明導電性膜を電極とし、ゲート絶縁膜を誘導体膜
として作られので、コンデンサ形成のために余分な工程
は一切必要としない。又透明基板を用いてＴＮモードの
液晶を用いる際、液晶駆動部は透明である必要がある
が、本発明ではコンデンサも透明であるので、コンデン
サを液晶駆動電極の下部領域の殆どの面積を用いること
ができ、従ってコンデンサの容量を大きくできる。その
ためトランジスタのＯＦＦリークの許容度を広くとれ、
歩留り向上が計れると共に信頼性も改善される。
ート電極と同じ材料の透明導電性膜と、液晶駆動電極と
なる透明導電性膜を電極とし、ゲート絶縁膜を誘導体膜
として作られので、コンデンサ形成のために余分な工程
は一切必要としない。又透明基板を用いてＴＮモードの
液晶を用いる際、液晶駆動部は透明である必要がある
が、本発明ではコンデンサも透明であるので、コンデン
サを液晶駆動電極の下部領域の殆どの面積を用いること
ができ、従ってコンデンサの容量を大きくできる。その
ためトランジスタのＯＦＦリークの許容度を広くとれ、
歩留り向上が計れると共に信頼性も改善される。
【００２１】
【発明の効果】本発明は以上述べた如く基板上にシリコ
ントランジスタとシリコンコンデンサを有するアクティ
ブマトリックスを提供するものであり、従来に比し次の
利点がある。
ントランジスタとシリコンコンデンサを有するアクティ
ブマトリックスを提供するものであり、従来に比し次の
利点がある。
【００２２】製造プロセスが簡単で、従来のバルクシリ
コンタイプでは６回のフォトエッチング工程を必要とし
たが、本発明の方式では４回でよく、工程コストが安い
と共に、バルクシリコンの如くにＰ−Ｎ接合断面積が非
常に少なく従って接合リークがわずかであり歩留の向上
が望める。
コンタイプでは６回のフォトエッチング工程を必要とし
たが、本発明の方式では４回でよく、工程コストが安い
と共に、バルクシリコンの如くにＰ−Ｎ接合断面積が非
常に少なく従って接合リークがわずかであり歩留の向上
が望める。
【００２３】又、上方から入射した光は９０％以上通過
し、又シリコン薄膜中のキャリアの拡散長も短いので、
光電流は殆ど発生せず、光に対するリーク値は１万ルッ
クスの下でも１．０ＰＡ以下となり、光の入射による表
示像の消滅は防ぐことができた。
し、又シリコン薄膜中のキャリアの拡散長も短いので、
光電流は殆ど発生せず、光に対するリーク値は１万ルッ
クスの下でも１．０ＰＡ以下となり、光の入射による表
示像の消滅は防ぐことができた。
【００２４】更に透明基板に透明液晶駆動を用いると、
最もコントラストの高いＦＥタイプの液晶を用いること
ができ、画面の明るさも向上し、表示品質を飛躍的に改
善できる。
最もコントラストの高いＦＥタイプの液晶を用いること
ができ、画面の明るさも向上し、表示品質を飛躍的に改
善できる。
【００２５】同時に基板にガラスやそれに準ずる材料を
用いるとパネルの組立てが容易となり従来のバルクシリ
コンタイプに対し、組立て歩留りが向上し、又工程が簡
単になる。
用いるとパネルの組立てが容易となり従来のバルクシリ
コンタイプに対し、組立て歩留りが向上し、又工程が簡
単になる。
【００２６】本発明により作成されたアクティブマトリ
ックスパネルは、低消費電力で安価なポータブル液晶テ
レビを可能とし、特に日光の強い屋外ではコントラスト
も非常に高い図面が製造できる。
ックスパネルは、低消費電力で安価なポータブル液晶テ
レビを可能とし、特に日光の強い屋外ではコントラスト
も非常に高い図面が製造できる。
【図１】従来のアクティブマトリックスに用いたセルの
回路図。
回路図。
【図２】バルクシリコンを用いたセルの平面図。
【図３】本発明のセル図。
【図４】（Ａ）（Ｂ）はその実現例の平面図と断面図。
【図５】（イ）から（ニ）はその製造プロセスを示す
図。
図。
７、８、９ コンタクトホール １０ ポリシリコンゲート １１ コンデンサ３のポリシリコンの上部電極 １３ Ａｌによる駆動電極 ３３、４０ 透明基板 ３８、４１ ゲート電極 ３６、４２ ゲート絶縁膜 ３４、３５、４６ ソース・ドレイン ３０、４７ チャネル ２５、３１、４８ 透明導電性膜 ４５ レジスト
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年４月２１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正内容】
【０００５】図２は図１のセルをシリコンゲートプロセ
スにより作成した例である。単結晶シリコンウエハ上に
トランジスタ１６とコンデンサ１１が構成される。アド
レス線Ｘとコンデンサの上電極１１は多結晶シリコン
（ポリシリコン）で、又データ線Ｙと液晶駆動電極１３
はＡ１でできており、コンタクトホール７、８、９によ
り、基板とＡ１、ポリシリコンとＡ１が各々接続され
る。
スにより作成した例である。単結晶シリコンウエハ上に
トランジスタ１６とコンデンサ１１が構成される。アド
レス線Ｘとコンデンサの上電極１１は多結晶シリコン
（ポリシリコン）で、又データ線Ｙと液晶駆動電極１３
はＡ１でできており、コンタクトホール７、８、９によ
り、基板とＡ１、ポリシリコンとＡ１が各々接続され
る。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】本発明の目的はこの欠点を改善する方式を
提供するものであり、本発明の構成はガラス、石英、又
はシリコンウエハ上にシリコン薄膜をチャネルとする薄
膜トランジスタを構成するものである。さらに、開口率
を高くしつつ、薄膜トランジスタの動作に影響を与えな
い画素の電荷保持用容量を形成することを目的とする。
提供するものであり、本発明の構成はガラス、石英、又
はシリコンウエハ上にシリコン薄膜をチャネルとする薄
膜トランジスタを構成するものである。さらに、開口率
を高くしつつ、薄膜トランジスタの動作に影響を与えな
い画素の電荷保持用容量を形成することを目的とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】
【課題を解決するための手段】本発明の液晶表示装置
は、一対の透明基板に液晶を封入し、一方の該基板上に
画素電極及び該画素電極に導電接続されてなる薄膜トラ
ンジスタを有するセルをマトリクス状に形成してなる液
晶表示装置において、前記各セルは、前記画素電極の一
部よりなる第１電極と絶縁膜を介して設けられた第２電
極とで形成した電荷保持用コンデンサを有し、該第２電
極と該画素電極の重なった部分の面積は当該画素電極の
該第２電極と重なっていない部分の面積より小さく、該
第２電極は前記薄膜トランジスタとは絶縁分離されて一
定のバイアス電位に固定接続されてなることを特徴とす
る。
は、一対の透明基板に液晶を封入し、一方の該基板上に
画素電極及び該画素電極に導電接続されてなる薄膜トラ
ンジスタを有するセルをマトリクス状に形成してなる液
晶表示装置において、前記各セルは、前記画素電極の一
部よりなる第１電極と絶縁膜を介して設けられた第２電
極とで形成した電荷保持用コンデンサを有し、該第２電
極と該画素電極の重なった部分の面積は当該画素電極の
該第２電極と重なっていない部分の面積より小さく、該
第２電極は前記薄膜トランジスタとは絶縁分離されて一
定のバイアス電位に固定接続されてなることを特徴とす
る。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】
【実施例】図３は本発明に用いるマトリックスセルを示
すものであり、図１の従来との差は、容量１８のＧＮＤ
配線を新たに設けることであり、基本的なデータの書
込、保持は同じである。この場合のＧＮＤ電位は一定の
バイアス電圧を意味しバイアスレベル、又は信号レベル
は問わず、ライン２７を電荷保持用コンデンサの第２電
極として用いる。図から明らかなように、この第２電極
と画素電極の一部をなす第１電極との重なる部分の面積
は重ならない部分の画素電極の面積より小さくなってお
り、セルの開口率に影響を与えない。また、図から明ら
かなように、この第２電極は薄膜トランジスタとは絶縁
分離され、その動作に影響しない。
すものであり、図１の従来との差は、容量１８のＧＮＤ
配線を新たに設けることであり、基本的なデータの書
込、保持は同じである。この場合のＧＮＤ電位は一定の
バイアス電圧を意味しバイアスレベル、又は信号レベル
は問わず、ライン２７を電荷保持用コンデンサの第２電
極として用いる。図から明らかなように、この第２電極
と画素電極の一部をなす第１電極との重なる部分の面積
は重ならない部分の画素電極の面積より小さくなってお
り、セルの開口率に影響を与えない。また、図から明ら
かなように、この第２電極は薄膜トランジスタとは絶縁
分離され、その動作に影響しない。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正内容】
【００２１】本発明の実施例によれば、製造プロセスが
簡単で、従来のバルクシリコンタイプでは６回のフォト
エッチング工程を必要としたが、本発明の方式では４回
でよく、工程コストが安いと共に、バルクシリコンの如
くにＰ−Ｎ接合断面積が非常に少なく従って接合リーク
がわずかであり歩留の向上が望める。
簡単で、従来のバルクシリコンタイプでは６回のフォト
エッチング工程を必要としたが、本発明の方式では４回
でよく、工程コストが安いと共に、バルクシリコンの如
くにＰ−Ｎ接合断面積が非常に少なく従って接合リーク
がわずかであり歩留の向上が望める。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正内容】
【００２２】又、上方から入射した光は９０％以上通過
し、又シリコン薄膜中のキャリアの拡散長も短いので、
光電流は殆ど発生せず、光に対するリーク値は１万ルッ
クスの下でも１．０ＰＡ以下となり、光の入射による表
示像の消滅は防ぐことができた。
し、又シリコン薄膜中のキャリアの拡散長も短いので、
光電流は殆ど発生せず、光に対するリーク値は１万ルッ
クスの下でも１．０ＰＡ以下となり、光の入射による表
示像の消滅は防ぐことができた。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正内容】
【００２３】更に透明基板に透明液晶駆動を用いると、
最もコントラストの高いＦＥタイプの液晶を用いること
ができ、画面の明るさも向上し、表示品質を飛躍的に改
善できる。
最もコントラストの高いＦＥタイプの液晶を用いること
ができ、画面の明るさも向上し、表示品質を飛躍的に改
善できる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正内容】
【００２４】同時に基板にガラスやそれに準ずる材料を
用いるとパネルの組立てが容易となり従来のバルクシリ
コンタイプに対し、組立て歩留りが向上し、又工程が簡
単になる。
用いるとパネルの組立てが容易となり従来のバルクシリ
コンタイプに対し、組立て歩留りが向上し、又工程が簡
単になる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正内容】
【００２５】本発明により作成されたアクティブマトリ
ックスパネルは、低消費電力で安価なポータブル液晶テ
レビを可能とし、特に日光の強い屋外ではコントラスト
も非常に高い図面が製造できる。
ックスパネルは、低消費電力で安価なポータブル液晶テ
レビを可能とし、特に日光の強い屋外ではコントラスト
も非常に高い図面が製造できる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正内容】
【００２６】
【発明の効果】本発明によれば、画素電極と絶縁膜を介
して形成され一定のバイアス電位に接続された電極とに
より、液晶セルの電荷保持容量が形成できる。この容量
のために設けられた電極は、画素電極とこの電極の重な
る部分が重ならない部分の面積より小さくされている。
電極どうしが重なる部分では光透過量が劣化してしまう
ので、重なる面積が大きければ開口率が落ちる。しか
し、本発明ではこの部分の面積が小さいので、電荷保持
容量が透過率に与える影響は少ない。また、この電極
は、薄膜トランジスタのゲート電極等とは絶縁分離され
ている。次段のセルのゲート線を保持容量の電極とする
タイプでは、この電極分の容量をゲート線が充放電しな
くてはならず動作が遅れるが、本発明ではそのような問
題は起こらない。
して形成され一定のバイアス電位に接続された電極とに
より、液晶セルの電荷保持容量が形成できる。この容量
のために設けられた電極は、画素電極とこの電極の重な
る部分が重ならない部分の面積より小さくされている。
電極どうしが重なる部分では光透過量が劣化してしまう
ので、重なる面積が大きければ開口率が落ちる。しか
し、本発明ではこの部分の面積が小さいので、電荷保持
容量が透過率に与える影響は少ない。また、この電極
は、薄膜トランジスタのゲート電極等とは絶縁分離され
ている。次段のセルのゲート線を保持容量の電極とする
タイプでは、この電極分の容量をゲート線が充放電しな
くてはならず動作が遅れるが、本発明ではそのような問
題は起こらない。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 ７、８、９ コンタクトホール１６ トランジスタ １１ コンデンサ３のポリシリコンの上部電極 １３ Ａ１による駆動電極 ３３、４０ 透明基板 ３８、４１ ゲート電極 ３６、４２ ゲート絶縁膜 ３４、３５、４６ ソース・ドレイン ３０、４７ チャネル ２５、３１、４８ 透明導電性膜 ４５ レジスト
Claims (1)
- 【請求項１】ゲート線によりトランジスタのゲートによ
り選択された任意の画係列にデータ線よりトランジスタ
のソース・ドレインを介して表示データを電荷保持用コ
ンデンサに書き込むアクティブマトリクス基板におい
て、前記アクティブ・マトリクス基板は透明基板上に構
成さされ、更に前記トランジスタはゲート電極が下方
に、チャネルが上方に形成される構造であり、前記ゲー
ト電極を構成するゲート絶縁物と、液晶駆動電極により
前記電荷保持用コンデンサを構成することを特徴とする
液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6202193A JP2668317B2 (ja) | 1993-03-22 | 1993-03-22 | アクティブマトリクスパネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6202193A JP2668317B2 (ja) | 1993-03-22 | 1993-03-22 | アクティブマトリクスパネル |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56121113A Division JPS5821863A (ja) | 1981-07-31 | 1981-07-31 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0695157A true JPH0695157A (ja) | 1994-04-08 |
| JP2668317B2 JP2668317B2 (ja) | 1997-10-27 |
Family
ID=13188106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6202193A Expired - Lifetime JP2668317B2 (ja) | 1993-03-22 | 1993-03-22 | アクティブマトリクスパネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2668317B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6414345B1 (en) | 1994-06-13 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including active matrix circuit |
| WO2006064832A1 (ja) | 2004-12-16 | 2006-06-22 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置 |
| JP2008103609A (ja) * | 2006-10-20 | 2008-05-01 | Hitachi Displays Ltd | 画像表示装置とその製造方法 |
| US7430024B2 (en) | 2004-01-28 | 2008-09-30 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
| US7768590B2 (en) | 2005-04-26 | 2010-08-03 | Sharp Kabushiki Kaisha | Production method of active matrix substrate, active matrix substrate, and liquid crystal display device |
| US7812893B2 (en) | 2004-11-17 | 2010-10-12 | Sharp Kabushiki Kaisha | Active matrix substrate where a portion of the storage capacitor wiring or the scanning signal line overlaps with the drain lead-out wiring connected to the drain electrode of a thin film transistor and display device having such an active matrix substrate |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617381A (en) * | 1979-07-20 | 1981-02-19 | Matsushita Electric Ind Co Ltd | Image display unit |
| JPS5677886A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
| JPH0330308A (ja) * | 1989-06-27 | 1991-02-08 | Sumitomo Metal Ind Ltd | セラミクス素体焼成用セパレータとその製造方法 |
-
1993
- 1993-03-22 JP JP6202193A patent/JP2668317B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5617381A (en) * | 1979-07-20 | 1981-02-19 | Matsushita Electric Ind Co Ltd | Image display unit |
| JPS5677886A (en) * | 1979-11-30 | 1981-06-26 | Citizen Watch Co Ltd | Liquid crystal display unit |
| JPH0330308A (ja) * | 1989-06-27 | 1991-02-08 | Sumitomo Metal Ind Ltd | セラミクス素体焼成用セパレータとその製造方法 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7479657B2 (en) | 1994-06-13 | 2009-01-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including active matrix circuit |
| US7161178B2 (en) | 1994-06-13 | 2007-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device having a pixel electrode through a second interlayer contact hole in a wider first contact hole formed over an active region of display switch |
| US6566684B1 (en) | 1994-06-13 | 2003-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix circuit having a TFT with pixel electrode as auxiliary capacitor |
| US6414345B1 (en) | 1994-06-13 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including active matrix circuit |
| US7830467B2 (en) | 2004-01-28 | 2010-11-09 | Sharp Kabushiki Kaisha | Electrodes located at storage capacitor wiring in active matrix substrate |
| US7430024B2 (en) | 2004-01-28 | 2008-09-30 | Sharp Kabushiki Kaisha | Active matrix substrate and display device |
| US7812893B2 (en) | 2004-11-17 | 2010-10-12 | Sharp Kabushiki Kaisha | Active matrix substrate where a portion of the storage capacitor wiring or the scanning signal line overlaps with the drain lead-out wiring connected to the drain electrode of a thin film transistor and display device having such an active matrix substrate |
| WO2006064832A1 (ja) | 2004-12-16 | 2006-06-22 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置 |
| US8089571B2 (en) | 2004-12-16 | 2012-01-03 | Sharp Kabushiki Kaisha | Active matrix substrate, method for fabricating active matrix substrate, display device, liquid crystal display device, and television device |
| US7714948B2 (en) | 2004-12-16 | 2010-05-11 | Sharp Kabushiki Kaisha | Active matrix substrate, method for fabricating active matrix substrate, display device, liquid crystal display device, and television device |
| US7768584B2 (en) | 2004-12-16 | 2010-08-03 | Sharp Kabushiki Kaisha | Active matrix substrate, method for fabricating active matrix substrate, display device, liquid crystal display device, and television device |
| EP2246836A1 (en) | 2004-12-16 | 2010-11-03 | Sharp Kabushiki Kaisha | Active Matrix Substrate, Method For Fabricating Active Matrix Substrate, Display Device, Liquid Cyrstal Display Device, And Television Device |
| US7768590B2 (en) | 2005-04-26 | 2010-08-03 | Sharp Kabushiki Kaisha | Production method of active matrix substrate, active matrix substrate, and liquid crystal display device |
| JP2008103609A (ja) * | 2006-10-20 | 2008-05-01 | Hitachi Displays Ltd | 画像表示装置とその製造方法 |
| US8482003B2 (en) | 2006-10-20 | 2013-07-09 | Hitachi Displays, Ltd. | Image display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2668317B2 (ja) | 1997-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5323042A (en) | Active matrix liquid crystal display having a peripheral driving circuit element | |
| US5650637A (en) | Active matrix assembly | |
| KR940009074B1 (ko) | 액티브 매트릭스 패널 | |
| US5365079A (en) | Thin film transistor and display device including same | |
| US4723838A (en) | Liquid crystal display device | |
| JP2720862B2 (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| JPH0133833B2 (ja) | ||
| JP2584290B2 (ja) | 液晶表示装置の製造方法 | |
| JP2668317B2 (ja) | アクティブマトリクスパネル | |
| JP2898509B2 (ja) | アクティブマトリックス基板及びその製造方法 | |
| JPH0330308B2 (ja) | ||
| JPH0247865B2 (ja) | Hakumakutoranjisutanoseizohoho | |
| JPH0132661B2 (ja) | ||
| KR100219504B1 (ko) | 이중 게이트 구조를 갖는 박막 트랜지스터-액정 표시장치 및 그 제조방법 | |
| JP2639980B2 (ja) | 液晶表示装置 | |
| JPH0682834A (ja) | アクティブマトリクスパネル | |
| JP2628072B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2568990B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH0669235A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06138492A (ja) | 液晶表示装置 | |
| JPH05243577A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0434313B2 (ja) | ||
| JPH09120084A (ja) | 液晶装置の製造方法 | |
| JPH05150260A (ja) | アクテイブマトリツクス基板 | |
| JPH0792498A (ja) | 薄膜トランジスタの製造方法 |