JPH0792498A

JPH0792498A - 薄膜トランジスタの製造方法

Info

Publication number: JPH0792498A
Application number: JP6017571A
Authority: JP
Inventors: Shinji Morozumi; 伸治両角
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1994-02-14
Filing date: 1994-02-14
Publication date: 1995-04-07
Anticipated expiration: 2012-08-25
Also published as: JP2645694B2

Abstract

(57)【要約】【目的】薄膜トランジスタのオン電流を充分大きな値に
保ち、かつ、オフ時の電流を充分小さくすることのでき
る薄膜トランジスターを提供することを目的とする。【構成】薄膜トランジスタのチャンネル領域が非単結晶
シリコン薄膜からなり、前記チャンネル領域の膜厚を３
７００Å以下とする。【効果】大オン電流と、低リーク電流とが達成できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＭＩＳ（金属一絶縁物一
半導体）トランジスタアレイを用いたディスプレイのた
めのアクティブマトリックス基板に関するものである。

【０００２】従来アクティブマトリックスを用いたデイ
スプレイパネルはダイナミック方式に比しそのマトリツ
クスサィズを非常大きくでき、大型かつドット数の大き
なパネルを実現現可能な方式として注目を浴びている。
特に液晶のような受光型素子ではダイナミック方式での
駆動デューティは限界がありテレビ表示等にはアクテイ
ブマトリツクスの応用が考えられている。図１は従来の
アクティブマトリックスの１セルを示している。アドレ
ス線Ｘがトランジスタ２のゲートに入力されており、ト
ランジスタをＯＮさせてデータ線Ｙの信号を保持用コン
デンサ３に電荷として蓄積させる。再びデータを書き込
むまで、このコンデンサ３により保持され、同時に液晶
４を駆動する。ここでＶＣは共通電極信号である。液晶
のリークは非常に少ないので、短時間の電荷の保持には
十分である。

【０００３】ここのトランジスタとコンデンサ１の製造
は通常のＩＣのプロセスと全く向じである。図２は第１
図のセルをシリコングートプロセスにより作成した例で
ある。単結晶シリコンウエハ上にトランジスタ１０とコ
ンデンサ１１が構成される。アドレス線Ｘとコンデンサ
の上電極１１は多結晶シリコン（ポリンリコン）で、又
データ線Ｙと液晶駆動電極１３Ａｌてできており、コン
ククトホール７・８・９により、基板とＡｌ、ポリシリ
コンとＡｌが夫々接続される。

【０００４】この種の通常のＩＣプロセスに従つたマト
リックス基板は次の大さを欠点をもつ。

【０００５】１つはマトリックス基板の製造プロセスが
ＩＣと同一のため、プロセスが複雑であり工程コストが
高いと同時に基板シリコンとの接合リークによる歩留低
下が発生し、総コストが高い。特にシリコン基板とソー
ス・ドレィンとある拡散層との接合部には、単結晶中の
結晶欠陥にかなり左右され通常のセルではこのリーク電
流を１０ＯＰＡ以下にしそければをらず、この構造で数
万個のセル全てのリークを押えることはむずかしい。こ
こで発生する接合リークはコンデンサ３に蓄積された電
荷を放電し、コントラストを低下させる。

【０００６】２つにはＡｌ電極のすきまからシリコン基
板に入射した光は、電子−正孔対を生成し拡散して光電
流を生じてコンナンサ３の電荷を放電してしまいコント
ラストが低下する。

【０００７】本発明の目的はこの欠点を改善する方式を
提供するものであり、本発明の構成はガラス、石英、又
はシリコンウエハ上にシリコン薄膜をチヤネルとする薄
膜トランジスタを構成するものであつて以下具体例にそ
つて説明する。

【０００８】図３は本発明に用いるマトリツクスセルを
示すものてあり、図１の従来とは、容量１８のＧＮＤ配
線を新たに設けること、叉は後述の如く電荷保持用の容
量１８とＧＮＤ配線を省略したことにあり、基本的なデ
ータの書き込み、保持は同じである。この場合のＧＮＤ
電位は一定のバイアス電圧を意味しバィアスレベル、又
は信号レベルは間わない。又表示データの人力をデータ
線Ｙがサンプルーホールドする容量として、データ線Ｙ
とＧＮＤラインの真の容量２１、又はアドレス線Ｘとの
間の容量２２を利用する。

【０００９】図４（Ａ）のセルの平面図、（Ｂ）のＡ−
Ｂでの断面図をもとにセルの構造例を示す。透明基板３
３上にトランジスタのソース・ドレイン・チヤネルを形
成する第１層目のシリコン薄膜２８とトランジスクのゲ
ートとなるゲート線をなす第２層磯目のシリコン薄膜も
しくはそれと何等の配線層２６とＧＮＤライン２７、更
に透明低抵抗材料、例えばＳｎ０２の如くのネサ膜、厚
さ数１００Å各以下の金属等よりなるデータ線２５と液
晶駆動電極３１、及び層間の導通をとるコンタクトホー
ル２９が形成されている。又ＧＮＤライン２７と液晶駆
動電極の重った部分が電荷保持用コンデンサ（図３−１
８）とある。トランジスタのソース・ドレイン３４・３
５にはＮ＋拡散（ＰチヤネルならＰ＋）がなされゲート
電極３８に下にはチヤネル３０がゲート絶縁膜３６を介
して存在し、又ゲート電極囲には更に酸化膜等の絶縁膜
３７が形成されている。

【００１０】図５に図４に示すアクテイブマトリクスセ
ルの製造プロセスを示す。製造プロセスは基本的には低
温プロセスと高温プロセスの二種類あり、夫々に特徴が
ある。低温プロセスでは透明基板としてガラスもしくは
パイロツクスやコーニングのような高融点ガラスを用
い、６ＯＯ℃以下の処理工程であつて、基板自体が安価
であることが特徴である。低温プロセスではまず基板３
３上にシリコン薄膜をプラズマＣＶＤ法や減圧ＣＶＤ法
等のＣＶＡ法、スパツタ法等により形成し、必要なな形
状にフオトエッチンクによりする。その後０２プラズマ
雰囲気中で表面酸化ヒする。実際にはＣＶＤ法で同等の
絶縁膜をデポジットしてもよい。その結果シリコン薄膜
４０上にゲート絶縁膜となる酸化膜４１が形成される。
（５図（ａ））その後第２層目のシリコン薄膜を第１層
目のシリコン薄膜と同様の方法でデボジットしフオトエ
ッチンク後、更に第２層目のシリコン薄膜４５をマスク
にして酸化膜４１をエッチングして、ゲート絶縁膜４１
を形成すると同時に拡散の窓開けを行ない、イオン打込
みにより拡散を行なうとソース・ドレイン４２・４３が
形成される。（図５（ｂ））更にこの後に再度０２雰囲
気てプラズマ処理し、表面にプラズマ酸化膜４６を形成
し、４００℃〜６ＯＯ℃でアニールを行う。（図５
（ｃ））このプロセスの特徴はシリコン薄膜をプラズマ
処理により直接酸かを行うことにあり、ＣＶＤ法の酸化
膜に対してて、トランジスタのゲート絶縁膜、コンデン
サー用の誘導体膜としては、移動度が改善され又信頼性
が向上する。

【００１１】高温プロセスは石英等の６ＯＯ℃以上の融
点を有する透明基板を用い、製造プロセスは６００℃を
越える工程があり、このプロセスの特徴は高温アニール
等の処理ができるので、トランジスタの移動度や信頼性
の改善ができる。トランジスタの構造は低温プロセスと
同じになるのて再び図５を用いて説明する。（ａ）まず
透明基板３３上に減圧もしくは常圧ＣＶＤ法等により第
１層目のシリコン薄膜を形成し、パターニングして島部
４０を形成後、９ＯＯ℃〜１１０Ｏ℃の間で熱酸化して
酸化膜４１を形成する。（ｂ）その後第２層目のシリコ
ン薄膜を第１層目と同様にデポジツトして、ゲート電極
４５をパターニングして、更にこれをマスクに絶縁膜４
１をエッチングして、Ｎ＋又はＰ＋不純物をプレデボズ
シヨン又は絶縁膜４１はエッチングしないで不純物をイ
オン打込を行ない、ソース・ドレィン４２・４３を形成
する。（Ｃ）その後保持用コンデンサの誘電体膜となる
熱酸化膜４６を、ゲート絶縁膜と同様の方法で形成す
る。

【００１２】図４に示した構成例の特徴は、トランジス
タのゲート絶縁膜は第１層目のシリコン薄膜を酸化又は
シリコン薄膜上に形成することにより、ゲートセルフア
ラィンになり、単結晶のパルクシリコン素子に対して移
動度が低下とスピードが劣化する分を寄生容量をセルフ
アラィン化して低減することに上りスピードの劣化を防
止することができる。もう１つは電荷保持用の容量（図
３一１８）、データ線のサンプルーホールド用の容量
（図３一２１・２２）を形成する容量の誘電体膜として
第２層目のシリコン薄膜の酸化膜又は、薄膜上の絶縁膜
を用いることにある。従来のパルクシリコンタイブ（図
２）ではトランジスタのゲート絶縁膜及び電荷保持容量
は、全てバルクソリコンの熱酸化膜を用いていたが、不
純物のドーピングが図５（ｂ）に示すゲートセルアラィ
ン方式の場合は容量の一電極となす第２層目のシリコン
薄膜の下は、高濃度不純物が入らないのて、このままで
は容量として不安定となり使用がむずかしく使おうとす
るとバルクシリコンの如く、容量の下電極のみに高濃度
不純物をドープする余分な工程が必要になる。従つて図
４の如く、保持用の容量を形成する誘電体膜を第２層鷹
目のシリコン薄膜上に形成することにより、本発明の目
的てある工程の簡略化及ひ、容量の安定化か可能とな
る。

【００１３】図５（ｃ）以降の工程は低温でも高温プロ
セスでもほぼ共通てある。配線部と第１層目、第２層目
とのコンタクトをとるためのコンククトホールを開けて
配線と透明駆動電極を兼ねた材料、ネサ膜、厚さ数１０
０Å以下の金脇等をスパッタ又は蒸着によりつけて、フ
オトエッチングする。又ネサ膜等シリコン薄膜に直接コ
ンタクトがむずかしい場合はＡｕ・Ｎｉ−Ｃｒ等のコン
タクト専用の材料をコンタクト部に付加する。

【００１４】本発明の方式に上り形成されるトランジス
タはバルクシリコソ上に形成されたトランジスタに対
し、移動度が低下し、又ＯＦＦリークも多いので使用上
支障がないような工夫を要する。

【００１５】図６（Ａ）は第１層目のシリコン薄膜を、
デボジション温度を変えて減圧ＣＶＤ装置で形成し高温
プロセスにて形成したトランジスタの１ＯＶにおける移
動度を表わしている。デボジション温度が６ＯＯ℃以下
になると移動度が急激に改善ざれることを実験により見
出した。従つて移動度を改改善し応答を確実にするため
には滅圧ＣＶＤ装置により６ＯＯ℃以下で第１層目のシ
リコン薄膜を形成するとよい。

【００１６】図７はトランジスタの１ＯＶにおけるＯＦ
Ｆリーク電流１Ｌを第１層目のシリコン薄膜の膜厚を変
えてプロフトしたものである。発明者は実験により、３
７００Å以下の膜厚で、使用に問題ないリーク電流５０
０ＰＡ以下になることがわかつた。

【００１７】高温プロセスのみでなく、特に低温プロセ
スでは移動度の低下が激しい。このためのもう１つの改
善手段はレーザや電子ビームにより基板に影響を与えな
ように局部的に第１層目のシリコン薄膜を高温アニール
することが考えられる。図６（Ｂ）は前述のような
（Ａ）と同機に形成したシリコン薄膜に更にパルス当り
０．１２ｍＪ、パルス幅ＳｏｎｓｅｃのＱスイッチによ
るレーザピームを照明して得られてトランジスタの移動
度であり、更に改善されているＣとがわかる。又５００
℃〜５４０℃で高融点ガラス上にデポジションしてた後
に同様の条件でレーザアニールして得られた低温プロセ
スによるトランジスタの移動度は、図６（Ｂ）のカーブ
とほぼ一致した。このことから、レーザビーム、電子ビ
ーム等による局部アニールは、低温プロセスでも高温プ
ロセスても有効であることがわかる。

【００１８】図８にセルの他の機構例を示す。（Ａ）は
平面図であつてアドレス線５０はデータ線藤５１、駆動
電極及びコンデンサの電極５２をソース・ドレインとす
るトランジスタのチヤネル５４のゲートになつている。
又ＧＮＤライン５３はアドレス線５０と同時に構成され
電極５２との間に客量を構成している。図８（Ｂ）は
（Ａ）のＡＢ線での断面を示すもの、製造プロセスの一
例をあげて高温プロセスとして説明すると、石英等の高
融点ガラス基板５７にシリコン薄膜としてポリシリコン
を約３００ＯÅ成長させる。但し場合によつては密着性
をよくするため、うすいＳｉＯ２をあらかじめ形成する
こともある。更にフオトエツチによりゲート５０とコン
デンサ電極５３を形成した後に熱酸化により約１５Ｏ０
ÅのＳｉＯ２膜５５をゲート絶縁膜及びコンデンサの誘
電体膜として成長させる。その後２層目のポリシリコン
をつけてフオトエツチによりパターンを形成後レジスト
マスクによりチヤネル部５４以外にＰイオンを打ち込ん
でソースドレイン電極及びデータ線の配線部、コンデン
サの電極を兼ねた液晶の駆動電極を形成する。このまま
でトランジスタの性能（シキイ値、コンダクタンス）が
不十分であるので、特にチャネル部５４に局部的、又は
基板全体を均一に、レーザーを照射しポリシリコンを短
時間のうちに溶接、凝固させてグレインを成長すること
によつて、性能の改良を行なう。これはいわゆるレーザ
アニールと言われているものである。

【００１９】図９は本発明の他の例として通常のガラス
基板上にセルを構成した低温プロセルによる断面を示
す。ガラス基板７０上にスパッタ又はプラズマＣＶＤ法
等の低温での膜生成法によりシリコン膜を作成し、全面
にＰイオン又はＢイオンを打込む。次にフオトエツチン
クによりゲート７３とコンデンサ電極７２を形成する。
更に絶縁膜７４を形成する。これもやはり低温成長に上
るＳｉ０２等を用いる。更にトランジスタのソースドレ
イン、コンデンサと駆動電極を兼ねるための２層目のシ
リコン膜をやはり低温で形成する。このポリシリコンは
全くドープしないか、又はシキイ値をエンハンスメント
にするだけに十分な量のＢイオンを打込む。その後レー
ザビームを局部的又は全体に照射しアニールをする。レ
ーザビームは一部は１層目のシリコンに吸収されるが、
ガラス基板７０は透過する。従つて１層目のシリコン中
のイオン打込みされた不純物の活性化、２層目のポリシ
リコンのグレインの成長（特にチャンネル部７８）が行
なわれるべく適当なビームのエネルギー適当な時間（パ
ルスレーザであればパルス間隔、ＣＷレーザでは走査ス
ピードに依存）て処理すると、ガラス基板には影響か殆
んどない範囲でアニールが可能である。この方式の特徴
はしーザアニールにより、従来の熱アニールに対しガラ
ス基板に与える影響を非常に少なくできるのでコストの
安いガラスを用いることができること、レーザのアニー
ルは不純物の活性化と共に、チャネル部のシリコン膜の
グレィンを成長させて、トランジスタの特性（特に移動
度）を改良することが同時にできることにある。

【００２０】その後Ａｌをつけてフオトエツチンクして
ソースドレイン電極７６・７７を形成する。Ａｌとシリ
コンはこのままではコンタクトがとれにくいのでこの後
多少熱処理をするか、弱いレーザービームを照射すれば
よい。

【００２１】図８に示した構造は、勿論低温プロセスで
も実現可能である。この構造の特徴は図４とは逆にトラ
ンジスタのゲートを第１層目のシリコン薄膜、チャネル
を第２層目のシリコン薄膜を用いていることにあり、こ
の結果両方のシリコン薄膜に任意に高濃度拡散が可能と
なり、第１層目のシリコン薄膜を酸化して得られるゲー
ト酸化膜は第１層目のシリコン膜上のゲート絶縁膜を、
電荷保持用の容量を形成する誘導体膜が使用でき、酸化
膜を形成する工程が一工程で艮いことである。もう一つ
の特徴は図４の如くに配線材料を新たに設けなくても、
第１層目のシリコン膜がアドレス線とＧＮＤライン、第
２層目のシリコン膜がデータ線配線となり、図４の構成
例に対し配線材料をデポジシヨンし、フオトエツチング
する工程が省略でき、更に工程が簡単になる。又この方
式は液晶の透明駆動電極としてシリコン膜を用いるもの
で、シリコン膜も３０００Å以下になると十分透明に近
いことから、効果が大きい。

【００２２】図１０は本発明のマトリックス基板を用い
た液晶ディスプレイ装置の簡単な断面を示す。透明駆動
電極６７をのせた透明基板６５とネサ膜よりなる共通電
極６９をのせたガラス６６に液晶体６８をはさむ。更に
偏光板６２・６３でサンドイツチした後下側に反射板６
４をつける。こうすると上から入射した光は電極６７を
ほとんど経過し、反射板６４で反射し、人体の目に感知
される．この方式は通常のＦＥツイスト・ネマテイツク
（ＴＮ）方式クイプの液晶が使えるので、コントラスト
が高く、同時に視角も広い。図４・図８・図９で示した
具体例は透明基板上に透明な液晶駆動電極を用いるが、
これは図２に示す従来のバルクシリコンタイプでは基板
の不透明性により液晶の中ても最もコントラストの高い
ＦＥタイプ（ＴＮ方式）の液晶が使えない重大な欠点が
あつたが、本発明の具体例の方式に上ればバルクシリコ
ンタイプよりコントラストが飛躍的に向上するという大
きな利点がある。もつとも本発明の構造例において、不
透明基板又は不透明駆動電極を用いても、従来のバルク
シリコンでやられているＧ−Ｈタイプ、ＤＳＭタイプの
液晶を使えばコントラストの向上は余りないが、工程の
簡略化、工程歩留りの向上、光入射によるリークに起因
する表示像の消滅を防ぐという目的は果たせる。

【００２３】本発明の如くガラスや石英等の基板を用い
ると従来のバルクシリコンを液晶の片側電極としていた
パネルの構造に対し、パネルの組立てが容易になる。従
来は図１０において透明基板６５の代りにシリコンウエ
ハである。シリコンウエハは単結晶であるので、組立て
時の圧力に対してへき開面にそつて簡割れてしまう。又
シリコンウエハは熱工程を通すとソリが大きくなり、液
晶体６８の厚みが５μｍ〜１５μｍに対し、ソリは１０
μｍ以上になることが多く、液晶体の厚みを一定にする
のは組立てがむナかしくなる。

【００２４】又液晶体をシールする際高温がかかるが、
上のガラス６６と熱膨張率が異なるので、シールが完全
にいかない。一方、下電極の基板として本発明の如くガ
ラス、もしくはガラスに近いものであるとこれらの問題
はことごとく解消し、通常の液晶パネルと同機、組立て
はスムーズに歩留りよ製造できる。

【００２５】本発明におけるデーク保持容量はある一定
の期間そのセル部分の表示データを保持するのに用いら
れ、例えばテレビ画像の場合約１６ｍｓｅｃである。も
しシリコン薄膜トランジスタのリーク電流が１ＯＶで１
００ＰＡ以下ならば、この保持用コンデンサの容量は
０．５ＰＦ〜１ＰＦ必要となる。もし液晶体の比誘電率
の高いもの特に１０以上のもので、液晶体の厚みを１０
μｍ以下にすると、液晶体を誘電体とする容量が０．５
ＰＦ以上となり、電荷保持用コンデンサがいらなくな
る。すると図３の上ではＧＮＤラインと容量１８を省略
でき、実効的な液晶駆動面積が増加し、コントラストが
改善できると共に、余分な素子がなくなり歩留１向上に
つながる。この時データ線Ｙのサンプルホールド容量は
データ線とアドレス線の交叉する部分の寄生容量２２か
主となる。

【００２６】本発明により構成されるトランジスクは、
アクティブマトリックス用の外部駆動回路、即ちシフト
レジスクやサンプルホールド回路を同一基板内に作り込
むことを可能にする。

【００２７】図１１は本発明て用いるゲート線側の駆動
回路の一例てある。シフトレジスタセル８０は＆つのト
ランジスタ８１〜８４と１つのプートストラツブ容量８
５より構成される。クロツクはφ１とφ２の２相であり
スタートパルスＳＰ入力により”１”電位が順次クロツ
クに同期して転送してゆく。各シフトレジスタの出力Ｄ
１〜Ｄｍがゲート線に入力されて、この結果図１２に示
す如く、順次各ゲート線を選択してゆく。ソフトレジス
ク入力には入力トランスファゲートトランジスク８１を
用いて、Ｔ１〜ＴＮに一蓄えてからブートストラツプ容
量により、Ｄ１〜Ｄｍに”１”を書き込む。もしこのト
ランスファゲートを用いないと、Ｄ１とＴ２，Ｄ２と
Ｔ，・・と短絡され、ブートストラツプ容量をゲート線
容量ＣＧｉよりずつと大きくする必要があり、パターン
が大きなって、歩留りを低下させる。又Ｄ１〜Ｄｍの”
１”に書き込まれた後”０”に放電するためにはトラン
ジスタ８４にＴ３を接続するのみでよいが、このシフト
レジスタが低周波て動作する場合、わずかのリークに対
しても動作不良となるので、歩留りを向上させ、動作を
安定化させるえめに電位固定トランジスタ８３を追加し
て、クロックの半周期毎に”０”レベルにリフレツツユ
してやる。

【００２８】図１３は本発明によるデータ線側の駆動回
路の一例てある。シフトレジスタセル８６はブートスト
ラツプ容量８８と動作に必要なトランジスタ８９、９１
と後述するシフトレジスタ選択のためのリセツトトラン
ジスタ９０より構成され、初段へは入力ゲート８７を介
してスタートパルスＳＰを印加する。又各シフトレジス
タ出力８１〜ＳｍはサンプルホールドトランジスタＨ１
〜Ｈｍに入力され、走査信号に同期してビデオ入力Ｖ、
Ｓ（映像信号又はデータ書き込み信号）をデータ線に寄
生する容量ＣＤ１〜ＣＤｍにサンプルホールドさせる。
データ線側駆動回路は一走査線内で全ての処理を行った
め高速であり、リーク電流の考慮は余りしなくてよい
が、逆に高速動作を確保することと、高速のために増大
する消費電力を押えることを考慮する必要がある。

【００２９】このシフトレジスタはｍビット中１ビット
しか”１”になつていないのでクロック以外での電力消
費は少ない。又サンプル・ホールドトランジスタＨ１〜
Ｈｍのかなりの高速スイツチンクが要求されるが、その
ゲート入力にはプートストラツプ動作により、図１４に
示す如くクロツク信号の２倍近い振幅で印加されるの
で、非常に高速でスイツチングできるとう利点がある。

【００３０】図１５はこれらを実際にアクティブ・マト
リツク基板に配置した場合を示している。データ側シフ
トレジスタ９０、９１と及び最終段の帰還信号を形成す
るダミーセル９４・、９５とサンプルホールド用トラン
ジスタＨ１〜Ｈｍがあり上下対照に配列される。又ゲー
ト側シフトレジスク９２・９３とダミー９６、９７は左
右対称に配置される。本来周辺回路は両側対照でなく、
片方のみでよいが、歩留を考慮してシフトレジスタ列を
複数用意する。当然４列でも、８列でもよいが、ここで
は２列の例を示す。

【００３１】図１５に示した駆動回路を本発明の如くシ
リコン薄膜を用いたトランジスタで形成することにより
次の利点がある。まず特にデータ線側はクロツク周波数
が数ＭＨｚと高いのでシフトレジスタの内部消費電力よ
りクロツクラィンの寄生容量で消費する分が大きい。特
にバルクシリコンではクロツクラィンの配線容量と、基
板との接合容量が１０ＯＰＦ以上もありクロツクのスピ
ードを低下させ、１０ｍＡ以上の電力消費となる。とこ
ろが本発明の奴く絶縁性基板上ではこの寄生容量が数Ｐ
Ｆであり、消費電力を極端に低減化できると共に、スピ
ードも向上する。次にバルクシリコンでは例えば図１１
のトランジスタ８２のソース量電位が上がるとバツクゲ
ート効果によりシキイ値が上昇してしまう。この結果必
要な信号電つを得るためにはトランジスタ８２のゲート
Ｔ１の電圧を高くする必要があり、結局クロツクの信号
レベルを大きくするか、プートストラツブ容量８５の面
積をかなり大さくする。ところが、本発明の構造ではト
ランジスタのサブストレートがフローテインクとなり、
従つてバツクグート効果はな〈従つて、クロツク振幅は
小さくてよいので消費電力が下がり又ブートストラツブ
容客量は小さくてよい小面積で実現できる。本発明の周
辺駆動回路におけるブートストラップ容量は電荷保持用
のコンデンサと異なり、基本的にはトランジスタを形成
するゲートとチャネル間の絶縁膜を用いる。これはブー
トストラップ容量は上電極であるゲート電圧により電極
間容量が可変である必要があり、そのため容量の下電極
は低濃度、又はノンドーブのシリコン膜とする。

【００３２】このように絶縁性基板上にシリコン薄膜を
用いてアクテイブマトリツクスのセル部と、周辺駆動部
を同時に形成すると結線が楽になり、全体のコストが下
げられる。又周辺駆動回路は図１１図、図１３の如く非
反転型のレイショレスーシフトレジスタて構成したこと
と、寄生容量がずつと低くなることと等考慮すると、全
体の消費電力の低減化が可能であり、同時に歩留り向
上、コストの低減化が実現できる。

【００３３】本発明は以上述べた如く基板上にシリコン
トランジスタとシンリコンコンデンサを有するアクテイ
ブマトリツクスを提供するものであり、従来に比し次の
利点がある。

【００３４】更に透明基板に透明液晶駆動を用いると、
最もコントラストの高いＦＥタイプの液晶を用いること
ができ、画面の明るさも向上し、表示品質を飛躍的に改
善できる。

【００３５】同時に基板にガラスやそれに準ずる材料を
用いるとパネルの組立が容易となり従来のバルクシリコ
ンタイプに対し、組立て歩留りが向上し、又工程が簡単
になる。

【００３６】そして、アクティブマトリックスの周辺駆
動回路を搭載した場合は大幅な消費電力の低減化を可能
とする。

【００３７】上述の如く本発明は、一対の基板内に液晶
が封入され、該基板は石英又はガラス基板てあり、該基
板上に設けられた第１導電層、該第１導電層上に設けら
れたられた絶縁膜、該絶縁膜層上に設けられたシリコン
半導体膜、該シリコン半導体膜内に設けられたソース及
びドレィン拡散領域、該絶縁層に設けられた該半導体膜
に電気的に接続されてなる画素電極を有し、該画素電極
と該第１導電層とにより電荷保持容量を形成してなるか
ら、画素電極に入力される画像信号をを確実に保持する
ことができ、液晶材料の変化により液晶の抵抗が変化し
液晶の時定数が変したとしても、この変化とは無関係に
映像信号の保持が可能となる。

【図面の簡単な説明】

【図１】従来のアクティブマトリックスに用いたセルの
回路図。

【図２】バルクシリコンを用いたセルの平面図。

【図３】本発明のセル図。

【図４】その実現例の平面図と断面図。

【図５】その製造プロセスを示す図。

【図６】シリコン薄膜の特性を示す図。

【図７】シリコン薄膜の特性を示す図。

【図８】本発明の他の実現例を示す図。

【図９】本発明の他の実現例を示す図。

【図１０】本発明のアクティブマトリックスパネルに組
立てた際の断面図。

【図１１】本発明に用いる周辺駆動回路の１例を示す
図。

【図１２】その動作波形図。

【図１３】本発明に用いる周辺駆動回路の１例を示す
図。

【図１４】その動作波形図。

【図１５】本発明に用いる周辺駆動回路の１例を示す
図。

【符号の説明】

１１…コンデンサ３のポリシリコンの上部電極１０…ポリシリコンゲート７、８、９…コンタクトホール１３…Ａｌによる駆動電極３０、４０、５１、５３、７２、７３…１層目のシリコ
ン薄膜２６、４５、５０、５２、７５…２層目のシリコン薄膜３０、４４、５４、７８…チヤネル３３、５７、７０…基板６２、６３５…偏光板６４…反射板６５、６６…透明基板６９…ネサ膜６７…ボリシリコン駆動電極６８…液晶体７６、７７…Ａｌ３６、４１、５５、７４…ゲート絶縁膜３７、４６…容量用絶縁膜２５、３１…透明低抵抗体８５・８８…ブートストラツプ容量８９ …アクテイブマトリツク９０、９１、９２、９３…シフトレジスタ

【手続補正書】

【提出日】平成６年３月１６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】明細書

【発明の名称】薄膜トランジスタの製造方法

【特許請求の範囲】

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブマトリック
ス型液晶表示装置に関するものであり、絶縁物質上に形
成される薄膜トランジスタの製造方法に関するものであ
る。

【０００２】

【従来の技術】従来、アクティブマトリックスを用いた
デイスプレイパネルは、ダイナミック方式に比しそのマ
トリックスサイズを非常に大きくでき、大型かつドット
数の大きなパネルを実現可能な方式として注目を浴びて
いる。特に液晶のような受光型素子では、ダイナミック
方式での駆動デューティには限界があり、テレビ表示等
にはアクティブマトリックスの応用が考えられている。
図１は従来のアクティブマトリックスの１セルを示して
いる。アドレス線Ｘは、トランジスタ２のゲートに接続
され、アドレス信号が入力されてトランジスタがＯＮ
し、データ線Ｙに印加されたデータ信号が保持用コンデ
ンサ３に電荷として蓄積される。そして、再びデータが
書き込まれるまで、このコンデンサ３によりデータ信号
が保持され、液晶４を駆動する。ここで、Ｖ_Ｃは共通電
極信号である。

【０００３】このトランジスタとコンデンサの製造方法
は、通常のＩＣのプロセスと全く同じである。図２は、
図１のセルをシリコンゲートプロセスにより作成した例
である。単結晶シリコンウェハ上にトランジスタ１０と
コンデンサ１１が構成される。アドレス線Ｘおよびコン
デンサの上電極１１は多結晶シリコン（ポリシリコン）
で形成され、データ線Ｙおよび液晶駆動電極１３はアル
ミニウム（Ａｌ）で形成されている。コンククトホール
７、８、９により、基板とＡｌ、ポリシリコンとＡｌが
夫々接続される。

【０００４】

【発明が解決しようとする課題】従来のＩＣプロセスに
より形成されるマトリックス基板は、次の大きな欠点を
有する。

【０００５】第１は、マトリックス基板の製造プロセス
がＩＣと同一のため、プロセスが複雑であり工程コスト
が高くなる同時に、シリコン基板との接合リークによる
歩留低下が発生し、総コストが高くなることである。特
にシリコン基板とソース・ドレインとなる拡散層との接
合部は、単結晶中の結晶欠陥にかなり影響を受けるが、
通常のセルではこのリーク電流を１００ｐＡ以下にしな
ければならず、この構造で数万個のセル全てのリークを
押えることは困難である。そして、接合リークが発生す
ると、コンデンサ３に蓄積された電荷が放電され、コン
トラストが低下する。

【０００６】第２には、Ａｌ電極のすきまからシリコン
基板に入射した光が、電子−正孔対を生成、拡散して光
電流を発生させ、コンデンサ３の電荷を放電させてコン
トラストを低下させてしまうことである。

【０００７】本発明の目的は、この欠点を改善する薄膜
トランジスタの製造方法を提供するものである。

【０００８】

【課題を解決するための手段】本発明は、絶縁性物質上
に形成される薄膜トランジスタの製造方法において、該
絶縁物質上にシリコン薄膜を６００℃以下の温度で堆積
する第１の工程と、酸化性雰囲気下にて熱処理を施し、
該シリコン薄膜表面に酸化シリコン膜を形成する第２の
工程とを含むことを特徴とする。

【０００９】

【実施例】図３は本発明の薄膜トランジスタを用いたマ
トリツクスセルの一例を示すものてあり、図１の従来例
とは、容量１８のＧＮＤ配線を新たに設けたこと、叉は
後述の如く電荷保持用の容量１８とＧＮＤ配線を省略し
たことにあり、基本的なデータの書き込み及び保持の方
法は同じである。この場合のＧＮＤ電位は一定のバイア
ス電圧を意味しバイアスレベル、あるいはその信号レベ
ルは間わない。それから、表示データの入力をデータ線
Ｙがサンプルーホールドする容量として、データ線Ｙと
ＧＮＤラインの間の容量２１、データ線Ｙとアドレス線
Ｘの間の容量２２を利用する。

【００１０】図４（Ａ）はセルの平面図、（Ｂ）は図４
（Ａ）のＡ−Ｂ断面図を示したものである。透明基板３
３上にトランジスタのソース・ドレイン・チヤネルを形
成する第１層目のシリコン薄膜２８と、トランジスタの
ゲートとなるゲート線をなす第２層磯目のシリコン薄膜
もしくはそれと同等の配線層２６と、ＧＮＤライン２
７、透明抵抗材料、例えばＳ_ｎＯ_２の等のネサ膜で厚さ
数百Å以下の金属等よりなるデータ線２５、と液晶駆動
電極３１と、層間の導通をとるコンタクトホール２９が
形成されている。それから、ＧＮＤライン２７と液晶駆
動電極の重った部分は、電荷保持用コンデンサ（図３−
１８）となる。トランジスタのソース・ドレイン３４・
３５にはＮ^＋拡散（ＰチヤネルならＰ^＋）がなされ、ゲ
ート電極３８の下にはチヤネル３０がゲート絶縁膜３６
を介して形成され、ゲート電極周囲には更に酸化膜等の
絶縁膜３７が形成されている。

【００１１】図５は、本発明の薄膜トランジスタの製造
方法を示したもので、図４に示す薄膜トランジスタの製
造プロセスを示したものである。製造プロセスには、基
本的に低温プロセスと高温プロセスの二種類があり、夫
々に特徴がある。本発明の低温プロセスでは、透明基板
としてガラスもしくはパイレックスやコーニングのよう
な高融点ガラスを用い、６００℃以下の処理工程であつ
て、基板自体が安価であることが特徴である。低温プロ
セスでは、図５（ａ）に示すとおり、まず基板３３上に
シリコン薄膜をプラズマＣＶＤ法や減圧ＣＶＤ法等のＣ
ＶＡ法、スパツタ法等により形成し、必要な形状にフオ
トエッチングする。その後、Ｏ_２プラズマ雰囲気中で表
面を酸化させる。別の方法としては、ＣＶＤ法で同等の
絶縁膜をデポジットしてもよい。その結果、シリコン薄
膜４０上にゲート絶縁膜となる酸化膜４１が形成され
る。その後、図５（ｂ）に示すように、第２層目のシリ
コン薄膜を第１層目のシリコン薄膜と同様の方法でデボ
ジットし、フオトエッチングした後、更に第２層目のシ
リコン薄膜４５をマスクとして酸化膜４１をエッチング
してゲート絶縁膜４１を形成すると同時に、拡散の窓開
けを行ない、イオン打込みにより拡散を行ないソース・
ドレイン４２・４３を形成する。更にこの後に、再度Ｏ
_２雰囲気てプラズマ処理し、表面にプラズマ酸化膜４６
を形成し、４００℃〜６００℃でアニールを行う（図５
（ｃ）参照）。このプロセスの特徴は、プロセス温度が
６００℃以下となるため安価なガラスを用いて薄膜トラ
ンジスタを形成することができ、かつ、シリコン薄膜を
プラズマ処理により直接酸化することにより、ＣＶＤ法
の酸化膜等に対して、トランジスタのゲート絶縁膜とし
て移動度が改善され、信頼性が向上することにある。

【００１２】また、本発明とは逆の高温プロセスは、石
英等の６００℃以上の融点を有する透明基板を用い、製
造プロセスも６００℃を越える工程がある。このプロセ
スの特徴は高温アニール等の処理ができるので、トラン
ジスタの移動度や信頼性の改善ができる点にある。トラ
ンジスタの構造は低温プロセスと同じになるのて再び図
５を用いて説明する。（ａ）まず透明基板３３上に減圧
もしくは常圧ＣＶＤ法等により第１層目のシリコン薄膜
を形成し、パターニングして島部４０を形成後、９００
℃〜１１００℃の間で熱酸化して酸化膜４１を形成す
る。（ｂ）その後第２層目のシリコン薄膜を第１層目と
同様にデポジットして、ゲート電極４５をパターニング
し、更にこれをマスクに絶縁膜４１をエッチングして、
Ｎ^＋又はＰ^＋不純物をプレデボジションする、又は絶縁
膜４１をエッチングしないで不純物をイオン打込し、ソ
ース・ドレイン４２・４３を形成する。（Ｃ）その後保
持用コンデンサの誘電体膜となる熱酸化膜４６を、ゲー
ト絶縁膜と同様の方法で形成する。

【００１３】図４に示した構成例の特徴は、トランジス
タのゲート絶縁膜は第１層目のシリコン薄膜を酸化又は
シリコン薄膜上に形成することにより、ゲートセルフア
ラィンになり、単結晶のバルクシリコン素子に比べて移
動度が低下しスピードが劣化する分を、寄生容量をセル
フアライン化して低減することによりスピードの劣化を
防止することができる。

【００１４】図５（ｃ）以降の工程は低温でも高温プロ
セスでもほぼ共通である。配線部と第１層目、第２層目
とのコンタクトをとるため、コンククトホールを開けて
配線と透明駆動電極を兼ねた材料、ネサ膜、厚さ数１０
０Å以下の金属等をスパッタまたは蒸着によりつけて、
フオトエッチングする。また、ネサ膜等シリコン薄膜に
直接コンタクトがむずかしい場合はＡｕ・Ｎｉ−Ｃｒ等
のコンタクト専用の材料をコンタクト部に付加する。

【００１５】本発明の方式により形成されるトランジス
タは、バルクシリコソ上に形成されたトランジスタに対
し、移動度が低下し、ＯＦＦリークも多いので使用上支
障がないような工夫を要する。

【００１６】図６（Ａ）は第１層目のシリコン薄膜を、
デボジション温度を変えて減圧ＣＶＤ装置で形成し、高
温プロセスにて形成したトランジスタの１０Ｖにおける
移動度を表わしている。デボジション温度が６００℃以
下になると移動度が急激に改善されることを実験により
見出した。従つて移動度を改善し応答を確実にするため
には滅圧ＣＶＤ装置により６００℃以下で第１層目のシ
リコン薄膜を形成するとよい。

【００１７】図７はトランジスタの１０ＶにおけるＯＦ
Ｆリーク電流Ｉ_Ｃを第１層目のシリコン薄膜の膜厚を変
えてプロットしたものである。発明者は実験により、３
７００Å以下の膜厚で、実使用上に問題ないリーク電流
５００ＰＡ以下になることがわかつた。

【００１８】特に、本発明の特徴である低温プロセスで
は移動度の低下が激しい。このためのもう１つの改善手
段はレーザや電子ビームにより基板に影響を与えなよう
に局部的に第１層目のシリコン薄膜を高温アニールする
ことが考えられる。図６（Ｂ）は前述のような（Ａ）と
同様に形成したシリコン薄膜に、パルス当り０．１２ｍ
Ｊ、パルス幅ＳｏｎｓｅｃのＱスイッチによるレーザビ
ームを照明して得られてトランジスタの移動度であり、
（Ａ）が更に改善されていることがわかる。５００℃〜
５４０℃で高融点ガラス上にデポジションしてた後に同
様の条件でレーザアニールして得られた低温プロセスに
よるトランジスタの移動度は、図６（Ｂ）のカーブとほ
ぼ一致した。このことから、レーザビーム、電子ビーム
等による局部アニールは、低温プロセスでも高温プロセ
スても有効であることがわかる。図８にセルの他の構成
例を示す。（Ａ）は平面図で、５１はアドレス線及びト
ランジスタのゲート電極、５０はデータ線及びトランジ
スタのソース領域、５２は駆動電極及びコンデンサの電
極、５４はトランジスタのチヤネルを示す。ＧＮＤライ
ン５３はアドレス線５０と同時に形成され、電極５２と
の間に容量を構成している。図８（Ｂ）は図８（Ａ）の
ＡＢ断面図であり、製造プロセスの一例をあげて高温プ
ロセスとして説明すると、石英等の高融点ガラス基板５
７上に、シリコン薄膜としてポリシリコンを約３０００
Å成長させる。但し場合によつては密着性をよくするた
め、予め基板上にＳ_ｉＯ_２薄膜を形成することもある。
その後、フオトエッチによりゲート５０とコンデンサ電
極５３を形成し、熱酸化により約１５００ÅのＳ_ｉＯ_２
膜５５をゲート絶縁膜及びコンデンサの誘電体膜として
成長させる。その後、２層目のポリシリコンを形成し、
フオトエッチによりパターンを形成後、レジストマスク
によりチヤネル部５４以外にＰイオンを打ち込んでソー
スドレイン電極及びデータ線の配線部、コンデンサの電
極を兼ねた液晶の駆動電極を形成する。このままでトラ
ンジスタの性能（シキイ値、コンダクタンス）が不十分
である場合は、特にチャネル部５４に局部的に、あるい
は基板全体を均一にレーザーで照射し、ポリシリコンを
短時間のうちに溶接、凝固させてグレインを成長するこ
とによつて性能の改良を行なう。これはいわゆるレーザ
アニールと言われているものである。もちろん、本発明
の特徴である、低温プロセスによってもこのトランジス
タが形成可能なことは言うまでもない。

【００１９】図９は、本発明のトランジスタの製造方法
を用いた他の例として、通常のガラス基板上にセルを構
成した低温プロセスによる断面を示す。ガラス基板７０
上に、スパッタ又はプラズマＣＶＤ法等の生膜方法によ
り、６００℃以下の温度でシリコン膜を形成し、全面に
Ｐイオン又はＢイオンを打込む。次に、フオトエッチン
グによりゲート７３とコンデンサ電極７２を形成する。
更に絶縁膜７４を形成する。これは、酸化性雰囲気下の
熱処理によってＳ_ｉＯ_２を形成する。更にトランジスタ
のソース、ドレイン、コンデンサと駆動電極を兼ねるた
めの２層目のシリコン膜をやはり低温で形成する。この
ポリシリコンは全くドープしないか、またはシキイ値を
エンハンスメントにするだけに十分な量のＢイオンを打
込む。その後レーザビームを局部的または全体に照射し
アニールをする。レーザビームは、一部は１層目のシリ
コンに吸収されるが、ガラス基板７０は透過する。従つ
て、１層目のシリコン中のイオン打込みされた不純物の
活性化、２層目のポリシリコンのグレインの成長（特に
チャンネル部７８）が行なわれるべく適当なビームのエ
ネルギー及び時間（パルスレーザであればパルス間隔、
ＣＷレーザでは走査スピードに依存）で処理すると、ガ
ラス基板には影響が殆んどない範囲でアニールが可能で
ある。この方式の、特徴はレーザアニールにより、従来
の熱アニールに対しガラス基板に与える影響を非常に少
なくできるのでコストの安いガラスを用いることができ
ること、レーザアニールは不純物の活性化と共に、チャ
ネル部のシリコン膜のグレィンを成長させて、トランジ
スタの特性（特に移動度）を改良することが同時にでき
ることにある。

【００２０】その後、Ａｌをつけてフォトエッチング
し、ソースドレイン電極７６・７７を形成する。Ａｌと
シリコンは、このままではコンタクトがとれにくいの
で、この後多少熱処理をするか、弱いレーザービームを
照射すればよい。

【００２１】図８に示した構造は、勿論低温プロセスで
も実現可能である。この構造の特徴は図４とは逆にトラ
ンジスタのゲートを第１層目のシリコン薄膜、チャネル
を第２層目のシリコン薄膜を用いていることにあり、こ
の結果両方のシリコン薄膜に任意に高濃度拡散が可能と
なり、第１層目のシリコン薄膜を酸化して得られるゲー
ト酸化膜は第１層目のシリコン膜上のゲート絶縁膜を、
電荷保持用の容量を形成する誘導体膜が使用でき、酸化
膜を形成する工程が一工程で艮いことである。もう一つ
の特徴は図４の如くに配線材料を新たに設けなくても、
第１層目のシリコン膜がアドレス線とＧＮＤライン、第
２層目のシリコン膜がデータ線配線となり、図４の構成
例に対し配線材料をデポジションし、フォトエッチング
する工程が省略でき、更に工程が簡単になる。またこの
方式は、液晶の透明駆動電極としてシリコン膜を用いる
もので、シリコン膜も３０００Å以下になると十分透明
に近いことから、効果が大きい。

【００２２】図１０は、本発明の薄膜トランジスタをマ
トリックス基板上に形成した液晶ディスプレイ装置の簡
単な断面を示す。透明駆動電極６７をのせた透明基板６
５と、ネサ膜よりなる共通電極６９をのせたガラス６６
とで液晶物質６８を挟持する。更に、偏光板６２・６３
でサンドイツチした後、下側に反射板６４をつける。こ
うすると上から入射した光は電極６７をほとんど経過
し、反射板６４で反射し、人体の目に感知される。この
方式は、通常のＦＥツイスト・ネマティック（ＴＮ）方
式タイプの液晶が使えるので、コントラストが高く、同
時に視角も広い。図４・図８・図９で示した具体例は、
透明基板上に透明な液晶駆動電極を用いるが、これは図
２に示す従来のバルクシリコンタイプでは、基板の不透
明性により液晶の中でも最もコントラストの高いＦＥタ
イプ（ＴＮ方式）の液晶が使えない重大な欠点があつた
が、本発明の方式によれば、バルクシリコンタイプより
コントラストが飛躍的に向上するという大きな利点があ
る。もっとも、本発明の構造例において、不透明基板ま
たは不透明駆動電極を用いても、従来のバルクシリコン
でやられているＧ−Ｈタイプ、ＤＳＭタイプの液晶を使
えばコントラストの向上は余りないが、工程の簡略化、
工程歩留りの向上、光入射によるリークに起因する表示
像の消滅を防ぐという目的は果たせる。

【００２３】本発明の如くガラスや石英等の基板を用い
ると、従来のバルクシリコンを液晶の片側電極としてい
たパネルの構造に対し、パネルの組立てが容易になる。
従来は、図１０において透明基板６５がシリコンウェハ
となる。シリコンウェハは単結晶であるので、組立て時
の圧力に対してへき開面にそつて簡単に割れてしまう。
また、シリコンウェハは熱工程を通すとソリが大きくな
り、液晶体６８の厚みが５μｍ〜１５μｍに対し、ソリ
は１０μｍ以上になることが多く、液晶体の厚みを一定
にして組立るのは非常に困難になる。

【００２４】また、液晶体をシールする際高温がかかる
が、上のガラス６６と熱膨張率が異なるので、シールが
完全にいかない。一方、下電極の基板として本発明の如
くガラス、もしくはガラスに近いものであると、これら
の問題はことごとく解消し、通常の液晶パネルと同様
に、組立てはスムーズに歩留りよく製造できる。

【００２５】本発明で説明したデータ保持容量は、ある
一定の期間そのセル部分の表示データを保持するのに用
いらる。例えばテレビ画像の場合約１６ｍｓｅｃであ
る。もしシリコン薄膜トランジスタのリーク電流が１０
Ｖで１００ｐＡ以下ならば、この保持用コンデンサの容
量は０．５ｐＦ〜１ｐＦ必要となる。もしも、液晶物質
の比誘電率の高いもの、特に１０以上のもので液晶層の
厚みを１０μｍ以下にすると、液晶物質を誘電体とする
容量が０．５ｐＦ以上となり、電荷保持用コンデンサが
いらなくなる。すると、図３の上ではＧＮＤラインと容
量１８を省略でき、実効的な液晶駆動面積が増加し、コ
ントラストが改善できると共に、余分な素子がなくなり
歩留り向上につながる。この時、データ線Ｙのサンプル
ホールド容量は、データ線とアドレス線の交叉する部分
の寄生容量２２か主となる。

【００２６】本発明により構成されるトランジスタは、
アクティブマトリックス用の外部駆動回路、即ちシフト
レジスタやサンプルホールド回路を同一基板内に作り込
むことを可能にする。

【００２７】図１１は、本発明の薄膜トランジスタを用
いたゲート線側の駆動回路の一例てある。シフトレジス
タセル８０は、４つのトランジスタ８１〜８４と１つの
ブートストラップ容量８５より構成される。クロツクは
φ１とφ２の２相であり、スタートパルスＳＰ入力によ
り”１”電位が順次クロツクに同期して転送される。各
シフトレジスタの出力Ｄ_１〜Ｄ_ｍがゲート線に入力され
て、この結果図１２に示す如く、順次各ゲート線を選択
してゆく。シフトレジスク入力には、入力トランスファ
ゲートトランジスタ８１を用いて、Ｔ１〜ＴＮに一度蓄
えてからブートストラツプ容量により、Ｄ_１〜Ｄ_ｍに”
１”を書き込む。もしこのトランスファゲートを用いな
いと、Ｄ１とＴ２、Ｄ２とＴ３、・・と短絡され、ブー
トストラツプ容量をゲート線容量ＣＧｉよりずっと大き
くする必要があり、パターンが大くきなって、歩留りを
低下させる。また、Ｄ_１〜Ｄ_ｍの”１”に書き込まれた
後”０”に放電するためには、トランジスタ８４にＴ３
を接続するのみでよいが、このシフトレジスタが低周波
で動作する場合、わずかのリークに対しても動作不良と
なるので、歩留りを向上させ、動作を安定化させるえめ
に電位固定トランジスタ８３を追加して、クロックの半
周期毎に”０”レベルにレフレッシュしてやる。

【００２８】図１３は本発明のトランジスタを用いたデ
ータ線側の駆動回路の一例てある。シフトレジスタセル
８６は、ブートストラツプ容量８８と動作に必要なトラ
ンジスタ８９、９１と後述するシフトレジスタ選択のた
めのリセットトランジスタ９０より構成され、初段へは
入カゲート８７を介してスタートパルスＳＰを印加す
る。また、各シフトレジスタ出力Ｓ_１〜Ｓ_ｍはサンプル
ホールドトランジスタＨ_１〜Ｈ_ｍに入力され、走査信号
に同期してビデオ入力Ｖ、Ｓ（映像信号又はデータ書き
込み信号）をデータ線に寄生する容量ＣＤ_１〜ＣＤ_ｍに
サンプルホールドさせる。データ線側駆動回路は、一走
査線内で全ての処理を行うため高速動作が必要となる
が、リーク電流に関しては余り考慮しなくて良い。つま
り、高速動作を確保して、かつ高速のために増大する消
費電力を押えることが必要となる。

【００２９】しかしながら、このシフトレジスタはｍビ
ット中１ビットしか”１”になつていないのでクロック
以外での電力消費は少ない。また、サンプル・ホールド
トランジスタＨ_１〜Ｈ_ｍは、かなりの高速スイツチング
が要求されるが、そのゲート入力にはブートストラツプ
動作により、図１４に示す如くクロック信号の２倍近い
振幅で印加されるので、非常に高速でスイッチングでき
るとう利点がある。

【００３０】図１５はこれらを実際にアクティブ・マト
リツク基板に配置した場合を示している。データ側シフ
トレジスタ９０、９１と及び最終段の帰還信号を形成す
るダミーセル９４・９５と、サンプルホールド用トラン
ジスタＨ_１〜Ｈ_ｍがあり、上下対称に配列される。ま
た、ゲート側シフトレジスタ９２・９３と、ダミー９６
・９７は左右対称に配置される。本来、周辺回路は両側
対称でなく、片方のみでよいが、歩留を考慮してシフト
レジスタ列を複数用意する。当然４列でも、８列でもよ
いがここでは２列の例を示す。

【００３１】図１５に示した駆動回路を、本発明のシリ
コン薄膜トランジスタの製造方法によって得られたトラ
ンジスタで形成することにより次の利点がある。まず、
特にデータ線側はクロツク周波数が数ＭＨｚと高いの
で、シフトレジスタの内部消費電力よりクロックライン
の寄生容量で消費する分が大きい。特に、バルクシリコ
ンでは、クロックラインの配線容量と、基板との接合容
量が１００ｐＦ以上もありクロックのスピードを低下さ
せ、１０ｍＡ以上の電力消費となる。ところが本発明の
奴く、絶縁性物質上では、この寄生容量が数ＰＦであり
消費電力を極端に低減化できると共にスピードも向上す
る。次に、バルクシリコンでは、例えば図１１のトラン
ジスタ８２のソース電位が上がると、バックゲート効果
によりシキイ値が上昇してしまう。この結果、必要な信
号電圧を得るためにはトランジスタ８２のゲートＴ_１の
電圧を高くする必要があり、結局クロックの信号レベル
を大きくするか、ブートストラップ容量８５の面積をか
なり大きくしなければならない。ところが、本発明の構
造では、トランジスタのサブストレートがフローティン
グとなり、バックゲート効果はなくなり、クロツク振幅
は小さくてもよくなり、消費電力も下がり、ブートスト
ラツブ容量も小面積で実現できる。本発明の周辺駆動回
路におけるブートストラップ容量は、電荷保持用のコン
デンサと異なり、基本的にはトランジスタを形成するゲ
ートとチャネル間の絶縁膜を用いる。これはブートスト
ラップ容量は上電極であるゲート電圧により電極間容量
が可変である必要があり、そのため容量の下電極は低濃
度、又はノンドーブのシリコン膜とする。

【００３２】このように、絶縁性基板上にシリコン薄膜
を用いてアクテイブマトリツクスのセル部と周辺駆動部
を同時に形成すると、結線が楽になり全体のコストが下
げられる。また、周辺駆動回路は、図１１、図１３の如
く非反転型のレイショレスーシフトレジスタて構成した
ことと、寄生容量がずっと低くなることと等考慮する
と、全体の消費電力の低減化が可能であり、同時に歩留
り向上、コストの低減化が実現できる。

【００３３】

【発明の効果】本発明は、以上述べた如く、絶縁物質上
に６００℃以下のプロセスで製造可能な薄膜トランジス
タを提供するものであり、従来に比し次の利点がある。
すなわち、低温プロセスで薄膜トランジスタの形成が可
能となるため、透過型の液晶表示装置を形成する際、安
価なガラス基板を用いることができ、液晶表示パネルを
大幅にコストダウンすることができる。また、シリコン
薄膜を酸化性雰囲気中で熱酸化してシリコン膜表面に酸
化膜を形成する工程を有することにより、密着性のよい
良質な絶縁膜を得ることができ、信頼性の高い薄膜トラ
ンジスタを得ることができる。また、製造プロセス全体
として比較すると、従来のバルクシリコンタイプでは、
６回のフォトエッチング工程を必要としたが、本発明の
方式では３回または４回で良く、工程コストが安くなる
と共に、バルクシリコンと比べてＰ−Ｎ接合断面積が非
常に少なく、接合リークが少なく歩留まり向上が望め
る。また、上方から入射した光は９０％以上透過し、ま
た、シリコン薄膜中のキャリアの拡散長も短いので、光
電流はほとんど発生せず、光に対するリーク値は１万ル
ックス下でも１．０ｐＡ以下となり、光の入射による表
示像の消滅を防ぐことができる。