JPH0851219A

JPH0851219A - 液晶表示装置及びその製造方法

Info

Publication number: JPH0851219A
Application number: JP7200773A
Authority: JP
Inventors: Shinji Morozumi; 伸治両角
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1995-08-07
Filing date: 1995-08-07
Publication date: 1996-02-20
Anticipated expiration: 2012-01-08
Also published as: JP2568990B2

Abstract

(57)【要約】【課題】逆スタガー型の薄膜トランジスタにおいて、絶
縁基板と薄膜トランジスタのチャネル領域との間に不純
物が混入することなく、良好な電気的特性をもつ境界面
とする。【手段】ガラス基板上に絶縁膜を形成し、該絶縁膜の上
に薄膜トランジスタのゲート電極及び保持容量の一方の
電極を同時に同一材料で形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜トランジスタの
製造方法に関するものである。

【０００２】

【従来の技術】従来アクティブマトリックスを用いたデ
ィスプレイパネルはダイナミック方式に比しそのマトリ
ックスサイズを非常に大きくでき、大型かつドット数の
大きなパネルを実現可能な方式として注目を浴びてい
る。特に液晶のような受光形素子ではダイナミック方式
での駆動デューティは限界がありテレビ表示等にはアク
ティブマトリックスの応用が考えられている。

【０００３】図１は、従来のアクティブマトリックスの
１セルを示している。アドレス線Ｘがトランジスタ２の
ゲートに入力されており、トランジスタをＯＮさせてデ
ータ線Ｙの信号を保持用コンデンサ３に電荷として蓄積
させる。再びデータを書き込むまで、このコンデンサ３
により保持され、同時に液晶４を駆動する。ここでＶＣ
は共通電極信号である。液晶のリークは非常に少ないの
で、短時間の電荷の保持には十分である。ここのトラン
ジスタとコンデンサ３の製造は通常のＩＣのプロセスと
全く同じである。

【０００４】図２は図１のセルをシリコンゲートプロセ
スにより作成した例である。単結晶シリコンウエハ上に
トランジスタ１０とコンデンサ１１が構成される。アド
レス線Ｘとコンデンサの上電極１１は多結晶シリコン
（ポリシリコン）で、又データ線Ｙと液晶駆動電極１３
はＡｌでできており、コンタクトホール７，８，９によ
り、基板Ａｌ、ポリシリコンとＡｌが夫々接続される。

【０００５】

【発明が解決しようとする課題】通常のＩＣプロセスに
従ったマトリックス基板は次の大きな欠点をもつ。

【０００６】１つはマトリックス基板の製造プロセスが
ＩＣと同一のため、プロセスが複雑であり工程コストが
高いと同時に基板シリコンとの接合リークによる歩留低
下が発生し、総コストが高い。特にシリコン基板とソー
ス・ドレインとなる拡散層との接合部には、単結晶中の
結晶欠陥にかなり左右され通常のセルではこのリーク電
流を１００ＰＡ以下にしなければならず、この構造で数
万個のセル全てのリークを押えることはむずかしい。こ
こで発生する接合リークはコンデンサ３に蓄積された電
荷を放電し、コントラストを低下させる。

【０００７】２つにはＡｌ電極のすきまからシリコン基
板に入射した光は、電子−正孔対を生成し拡散して光電
流を生じてコンデンサ３の電荷を放電してしまいコント
ラストが低下する。

【０００８】

【課題を解決するための手段】本発明は、薄膜トランジ
スタの特性を向上するために、基板上に形成した薄膜ト
ランジスタのシリコン薄膜層上にプラズマにより形成さ
れた酸化膜が配置されることを特徴とする。

【０００９】

【発明の実施の形態】本発明の構成はガラス、石英、又
はシリコンウエハ上にシリコン薄膜をチャネルとする薄
膜トランジスタを構成するものであって以下具体例にそ
って説明する。

【００１０】（実施例１）図３は、本発明に用いるマト
リックスセルを示すものであり、図１の従来との違い
は、容量１８のＧＮＤ配線を新たに設けること、又は後
述の如く電荷保持用の容量１８とＧＮＤ配線を省略した
ことにあり、基本的なデータの書込、保持は同じであ
る。この場合のＧＮＤ電位は一定のバイアス電圧を意味
しバイアスレベル、又は信号レベルは問わない。又表示
データの入力をデータ線Ｙがサンブルーホールドする容
量として、データ線ＹとＧＮＤラインの間の容量２１、
又はアドレス線Ｘとの間の容量２２を利用する。

【００１１】図４（ａ）のセルの平面図、（ｂ）のＡ−
Ｂでの断面図をもとにセルの構造例を示す。透明基板３
３上にトランジスタのソース・ドレイン・チャネルを形
成する第１層目のシリコン薄膜２８とトランジスタのゲ
ートとなるゲート線をなす第２層目のシリコン薄膜もし
くはそれと同等の配線層２６とＧＮＤライン２７、更に
透明低抵抗材料、例えばＳｎＯ₂ の如くネサ膜、厚さ数
１００Å以下の金層等よりなるデータ線２５と液晶駆動
電極３１、及び層間の導通をとるコンタクトホール２９
が形成されている。又ＧＮＤライン２７と液晶駆動電極
の重なった部分が電荷保持用コンデンサ（図３−１８）
となる。トランジスタのソース・ドレイン３４、３５に
はＮ⁺ 拡散（ＰチャネルならＰ⁺ ）がなされゲート電極
３８に下にはチャネル３０がゲート絶縁膜３６を介して
存在し、又ゲート電極周囲には更に酸化膜等の絶縁膜３
７が形成されている。

【００１２】（実施例２）図５に図４に示すアクティブ
マトリックスセルの製造プロセスを示す。製造プロセス
は、基本的には低温プロセスと高温プロセスの二種類あ
り、夫々に特徴がある。低温プロセスでは透明基板とし
てガラスもしくはパイレックスやコーニングのような高
融点ガラスを用い、６００℃以下の処理工程であって、
基板自体が安価であることが特徴である。

【００１３】低温プロセスでは、まず基板３３上にシリ
コン薄膜をプラズマＣＶＤ法や減圧ＣＶＤ法等のＣＶＡ
法、スパッタ法等により形成し、必要な形状にフォトエ
ッチングによりする。その後Ｏ₂ プラズマ雰囲気中で表
面酸化する。また、ＣＶＤ法で同等の絶縁膜をデポジッ
トしてもよい。その結果シリコン薄膜４０上にゲート絶
縁膜となる酸化膜４１が形成される（図５（ａ））。そ
の後第２層目のシリコン薄膜を第１層目のシリコン薄膜
と同様の方法でデポジットしフォトエッチング後、更に
第２層目のシリコン薄膜４５をマスクにして酸化膜４１
をエッチングして、ゲート絶縁膜４１を形成すると同時
に拡散の窓開けを行ない、イオン打込みにより拡散を行
なうとソース、ドレイン４２，４３が形成される（図５
（ｂ））。

【００１４】更にこの後に再度Ｏ₂ 雰囲気でプラズマ処
理し、表面にプラズマ酸化膜４６を形成し、４００℃〜
６００℃でアニールを行なう（図５（ｃ））。

【００１５】このプロセスの特徴はシリコン薄膜をプラ
ズマ処理による直接酸化を行なうことにあり、ＣＶＤ法
の酸化膜に対して、トランジスタのゲート絶縁膜、コン
デンサ用の誘電体膜としては、移動度が改善され又信頼
性が向上する。

【００１６】（実施例３）高温プロセスは石英等の６０
０℃以上の融点を有する透明基板を用い、製造プロセス
は６００℃を越える工程があり、このプロセスの特徴は
高温アニール等の処理ができるので、トランジスタの移
動度や信頼性の改善ができる。トランジスタの構造は低
温プロセスと同じになるので再び図５を用いて説明す
る。

【００１７】（ａ）まず、透明基板３３上に減圧もしく
は常圧ＣＶＤ法等により第１層目のシリコン薄膜を形成
し、パターニングして島部４０を形成後、９００℃〜１
１００℃の間で熱酸化して酸化膜４１を形成する。

【００１８】（ｂ）その後、第２層目のシリコン薄膜を
第１層目と同様にデポジットして、ゲート電極４５をパ
ターニングして、更にこれをマスクに絶縁膜４１をエッ
チングして、Ｎ⁺ 又はＰ⁺ 不純物をプレデポジション又
は絶縁膜４１はエッチングしないで不純物をイオン打込
を行ない、ソース・ドレイン４２，４３を形成する。

【００１９】（ｃ）その後、保持用コンデンサの誘電体
膜となる熱酸化膜４６をゲート絶縁膜と同様の方法で形
成する。

【００２０】図５（ｃ）以降の工程は低温でも高温プロ
セスでもほぼ共通である。配線部と第１層目、第２層目
とのコンタンクトをとるためのコンタクトホールを開け
て配線と透明駆動電極を兼ねた材料、ネサ膜、厚さ数１
００Å以下の金属等をスパッタ又は蒸着によりつけて、
フォトエッチングする。又ネサ膜等シリコン薄膜に直接
コンタクトがむずかしい場合はＡｕ，Ｎｉ−Ｃｒ等のコ
ンタクト専用材料をコンタクト部に付加する。

【００２１】（実施例４）図４に示した構成例の特徴
は、まず、トランジスタのゲート絶縁膜は第１層目のシ
リコン薄膜を酸化又はシリコン薄膜上に形成することに
より、ゲートセルファラインになり、単結晶のバルクシ
リコン素子に対して移動度の低下と、スピードの劣化分
とを寄生容量をセルファライン化して低減することによ
り、スピードの劣化を防止することができることであ
る。

【００２２】もう１つは、電荷保持用の容量（図３−１
８）データ線のサンプルーホールド用の容量（図３−２
１，２２）を形成する容量の誘電体膜として、第２層目
のシリコン薄膜の酸化膜又は、薄膜上の絶縁膜を用いる
ことにある。

【００２３】従来のバルクシリコンタイプ（図２）で
は、トランジスタのゲート絶縁膜及び電荷保持用の容量
は、全てバルクシリコンの熱酸化膜を用いていたが、不
純物のドーピングが図５（ｂ）に示すゲートセルアライ
ン方式の場合は、容量の一電極をなす第２層目のシリコ
ン薄膜の下は、高濃度不純物が入らず、このままでは容
量として不安定となり使用がむずかしいので、使用する
にはバルクシリコンの如く、容量の下電極のみに高濃度
不純物をドープする余分な工程が必要になる。従って図
４の如く、保持用の容量を形成する誘電体膜を第２層目
のシリコン薄膜上に形成することにより、本発明の目的
である工程の簡略化及び、容量の安定化が可能となる。

【００２４】（実施例５）本発明の方式により形成され
るトランジスタはバルクシリコン上に形成されたトラン
ジスタに比べ、移動度が低く、又ＯＦＦリークも多いの
で使用上支障がないような工夫を要する。

【００２５】図６の（Ａ）は、第１層目のシリコン薄膜
を、デポジション温度を変えて減圧ＣＶＤ装置で形成
し、高温プロセスにて形成したトランジスタの１０Ｖに
おける移動度を表わしている。デポジション温度が６０
０℃以下になると移動度が急激に改善されることを実験
により見出した。従って移動度を改善し応答を確実にす
るためには減圧ＣＶＤ装置により６００℃以下で第１層
目のシリコン薄膜を形成するとよい。

【００２６】図７は、トランジスタの１０ＶにおけるＯ
ＦＦリーク電流ＩＬを第１層目のシリコン薄膜の膜厚を
変えてプロットしたものである。発明者は実験により、
３７００Å以下の膜厚で、使用に問題ないリーク電流５
００ＰＡ以下になることがわかった。

【００２７】（実施例６）高温プロセスのみでなく、特
に低温プロセスでは移動度の低下が激しい。このための
もう１つの改善手段としては、レーザや電子ビームによ
り基板に影響を与えないよう局部的に第１層目のシリコ
ン薄膜を高温アニールすることが考えられる。

【００２８】図６の（Ｂ）は、前述の（Ａ）と同様に形
成したシリコン薄膜に、更にパルス当り０．１２ｍＪの
Ｑスイッチによるレーザビームを照明して得られたトラ
ンジスタの移動度であり、更に改善されていることがわ
かる。又５００℃〜５４０℃で高融点ガラスにデポジシ
ョンした後に同様の条件でレーザアニールして得られた
低温プロセスによるトランジスタの移動度は、図６の
（Ｂ）のカーブとほぼ一致した。このことから、レーザ
ビーム、電子ビーム等による局部アニールは、低温プロ
セスでも高温プロセスでも有効であることがわかる。

【００２９】（実施例７）図８にセルの他の構造例を示
す。（ａ）は平面図であってアドレス線５０はデータ線
５１、駆動電極及びコンデンサの電極５２をソース・ド
レインとするトランジスタのチャネル５４のゲートにな
っている。又ＧＮＤライン５３はアドレス線５０と同時
に構成され電極５２との間に容量を構成している。

【００３０】図８（ｂ）は、（ａ）のＡＢ線での断面を
示すものであり、製造プロセスの一例をあげて高温プロ
セスとして説明すると、石英等の高融点ガラス基板５７
にシリコン薄膜としてポリシリコンを約３０００Å成長
させる。但し場合によっては密着性をよくするため、薄
いＳｉＯ₂ をあらかじめ形成することもある。更にフォ
トエッチングによりゲート５０とコンデンサ電極５３を
形成した後に熱酸化により約１５００ÅのＳｉＯ₂ 膜５
５をゲート絶縁膜及びコンデンサの誘電体膜として成長
させる。その後２層目のポリシリコンをつけてフォトエ
ッチングによりパターンを形成後レジストマスクにより
チャネル部５４以外にＰイオンを打ち込んでソースドレ
イン電極及びデータ線の配線部、コンデンサの電極を兼
ねた液晶の駆動電極を形成する。

【００３１】このままでトランジスタの性能（シキイ
値、コンダクタンス）が不十分であるので、特にチャネ
ル部５４に局部的、又は基板全体を均一に、レーザーを
照射しポリシリコンを短時間のうちに溶接、凝固させて
グレインを成長することによって、性能の改良を行な
う。これはいわゆるレーザアニールと言われているもの
である。

【００３２】（実施例８）図９は、本発明の他の例とし
て通常のガラス基板上にセルを構成した低温プロセスに
よる断面を示す。ガラス基板７０上にスパッタ又はプラ
ズマＣＶＤ法等の低温での膜生成法によりシリコン膜を
作成し、全面にＰイオン又はＢイオンを打込む。次にフ
ォトエッチングによりゲート７３とコンデンサ電極７２
を形成する。更に絶縁膜７４を形成する。これもやはり
低温成長によるＳｉＯ₂ 等を用いる。更にトランジスタ
のソースドレイン、コンデンサと駆動電極を兼ねるため
の２層目のシリコン膜をやはり低温で形成する。このポ
リシリコンは全くドープしないか、又はシキイ値をエン
ハンスメントにするだけに十分な量のＢイオンを打込
む。その後レーザビームを局部的又は全体に照射しアニ
ールをする。

【００３３】レーザビームの一部は、１層目のシリコン
に吸収されるが、ガラス基板７０は透過する。従って１
層目のシリコン中のイオン打込みされた不純物の活性
化、２層目のポリシリコンのグレインの成長（特にチャ
ネル部７８）が行なわれるべく適当なビームりエネルギ
ー適当な時間（パルスレーザであればパルス間隔、ＣＷ
レーザでは走査スピードに依存）で処理とすると、ガラ
ス基板には影響が殆んどない範囲でアニールが可能であ
る。この方式の特徴はレーザアニールにより、従来の熱
アニールに対しガラス基板に与える影響を非常に少なく
できるのでコストの安いガラスを用いることができるこ
と、レーザのアニールは不純物の活性化と共に、チャネ
ル部のシリコン膜のグレインを成長させて、トランジス
タの特性（特に移動度）を改良することが同時にできる
ことにある。

【００３４】その後Ａｌをつけてフォトエッチングして
ソースドレイン電極７６，７７を形成する。Ａｌとシリ
コンはこのままではコンタクトがとれにくいのでこの後
多少熱処理をするか、弱いレーザービームを照射すれば
よい。

【００３５】（実施例９）図８に示した構造は、勿論低
温プロセスでも実現可能である。この構造の特徴は、図
４とは逆にトランジスタのゲートを第１層目のシリコン
薄膜、チャネルを第２層目のシリコン薄膜を用いている
ことにあり、この結果両方のシリコン薄膜に任意に高濃
度拡散が可能となり、第１層目のシリコン薄膜を酸化し
て得られるゲート酸化膜又は第１層目のシリコン膜上の
ゲート絶縁膜を、電荷保持用の容量を形成する誘電体膜
が使用でき、酸化膜を形成する工程が一工程で良いこと
である。

【００３６】もう一つの特徴は、図４の如くに配線材料
を新たに設けなくても、第１層目のシリコン膜がアドレ
ス線とＧＮＤライン、第２層目のシリコン膜がデータ線
配線となり、図４の構成例に対し配線材料をデポジショ
ンし、フォトエッチングする工程が省略でき、更に工程
が簡単になる。又この方式は、液晶の透明駆動電極とし
てシリコン膜を用いるもので、シリコン膜も３０００Å
以下になると十分透明に近いことから、効果が大きい。

【００３７】（実施例１０）図１０は本発明のマトリッ
クス基板を用いた液晶ディスプレイ装置の簡単な断面を
示す。透明駆動電極６７をのせた透明基板６５とネサ膜
よりなる共通電極６９をのせたガラス６６に液晶体６８
をはさむ。更に偏光板６２，６３でサンドイッチした後
下側に反射板６４をつける。こうすると上から入射した
光は電極６７をほとんど経過し反射板６４で反射し、人
体の目に感知される。

【００３８】この方式は通常のＦＥツイスト・ネマティ
ック（ＴＮ）方式タイプの液晶が使えるので、コントラ
ストが高く、同時に視覚も広い。図４，図８，図９で示
した具体例は透明基板上に透明な液晶駆動電極を用いる
が、この方式は図２に示す従来のバルクシリコンタイプ
では、基板の不透明性により液晶の中で最もコントラス
トの高いＦＥタイプ（ＴＮ方式）の液晶が使えない重大
な欠点があったが、本発明の具体例の方式によればバル
クシリコンタイプよりコントラストが飛躍的に向上する
という大きな利点がある。もっとも本発明の構造例にお
いて、不透明基板又は不透明駆動電極を用いても、従来
のバルクシリコンで使用されているＧ−Ｈタイプ、ＤＳ
Ｍタイプの液晶を使えばコントラストの向上は余りない
が、工程の簡略化、工程歩留りの向上、光入射によるリ
ークに起因する表示像の消滅を防ぐという目的は果たせ
る。

【００３９】本発明の如くガラスや石英等の基板を用い
ると、従来のバルクシリコンを液晶の片側電極としてい
たパネルの構造に対し、パネルの組立てが容易になる。
従来は、図１０において透明基板６５の代りにシリコン
ウエハを用いていた。シリコンウエハは単結晶であるの
で、組立て時の圧力に対してへき開面にそって簡単に割
れてしまう。又シリコンウエハは熱工程を通すとソリが
大きくなり、液晶体６８の厚みが５μｍ〜１５μｍに対
し、ソリは１０μｍ以上になることが多く、液晶体の厚
みを一定にするのは組立てがむずかしくなる。

【００４０】又液晶体をシールする際高温がかかるが、
上のガラス６６と熱膨張率が異なるので、シールが完全
にいかない。一方、下電極の基板として本発明の如くガ
ラス、もしくはガラスに近いものであるとこれらの問題
はことごとく解消し、通常の液晶パネルと同様、組立て
はスムーズに歩留りよく製造できる。

【００４１】本発明におけるデータ保持容量はある一定
の期間そのセル部分の表示データを保持するのに用いら
れ、例えばテレビ画像の場合約１６msecである。シリコ
ン薄膜トランジスタのリーク電流が１０Ｖで１００ＰＡ
以下ならば、この保持用コンデンサの容量は、０．５Ｐ
Ｆ〜１ＰＦ必要となる。

【００４２】液晶体の比誘電率の高いもの特に１０以上
のもので、液晶体の厚みを１０μｍ以下にすると、液晶
体を誘電体とする容量が０．５ＰＦ以上となり、電荷保
持用コンデンサがいらなくなる。すると図３の上ではＧ
ＮＤラインと容量１８を省略でき、実効的な液晶駆動面
積が増加し、コントラストが改善できると共に、余分な
素子がなくなり歩留向上につながる。この時データ線Ｙ
のサンプルホールド容量はデータ線とアドレス線の交叉
する部分の寄生容量２２が主となる。

【００４３】（実施例１１）本発明により構成されるト
ランジスタは、アクティブマトリックス用の外部駆動回
路、即ちシフトレジスタやサンプルホールド回路を同一
基板内に作り込むことを可能にする。

【００４４】図１１は、本発明で用いるゲート線側の駆
動回路の一例である。シフトレジスタセル８０は４つの
トランジスタ８１〜８４と１つのブートストラップ容量
８５より構成される。クロックはφ₁ とφ₂ の相であり
スタートパルスＳＰ入力により”１”電位が順次クロッ
クに同期して転送してゆく。各シフトレジスタの出力Ｄ
₁ 〜Ｄｍがゲート線に入力されて、この結果図１２に示
す如く、順次各ゲート線を選択してゆく。シフトレジス
タ入力には入力トランスファゲートトランジスタ８１を
用いて、Ｔ₁ 〜ＴＮに一旦蓄えてからブートストラップ
容量により、Ｄ₁ 〜Ｄｍに”１”を書き込む。もしこの
トランスファーゲートを用いないと、Ｄ₁ とＴ₂ とＴ₃
……と短絡され、ブートストスラップ容量をゲート線容
量ＣＧｉよりずっと大きくする必要があり、パターンが
大きくなって、歩留りを低下させる。又Ｄ₁ 〜Ｄｍに書
き込まれた”１”を０”に放電するためにはトランジス
タ８４にＴ₃ を接続するのみでよいが、このシフトレジ
スタが低周波で動作する場合、わずかのリークに対して
も動作不良となるので、歩留りを向上させ、動作を安定
化させるために電位固定トランジスタ８３を追加して、
クロックの半周期毎に”０”レベルにリフレッシュして
やる。

【００４５】（実施例１２）図１３は、本発明によるデ
ータ線側の駆動回路の一例である。シフトレジスタセル
８６はブートストラップ容量８８と動作に必要なトラン
ジスタ８９，９１と後述するシフトレジスタ選択のため
のリセットトランジスタ９０により構成され、初段へは
入力ゲート８７を介してスタートパルスＳＰを印加す
る。又各シフトレジスタ出力Ｓ₁ 〜Ｓｍはサンプルホー
ルドトランジスタＨ₁ 〜Ｈｍに入力され、走査信号に同
期してビデオ入力Ｖ，Ｓ（映像信号又はデータ書き込み
信号）をデータ線に寄生する容量ＣＤ₁ 〜ＣＤｍにサン
プルホールドさせる。

【００４６】データ線側駆動回路は一走査線内で全ての
処理を行うため高速であり、リーク電流の考慮は余りし
なくてよいが、逆に高速動作を確保することと、高速の
ために増大する消費電力を押えることを考慮する必要が
ある。

【００４７】このシフトレジスタはｍビット中１ビット
しか”１”になっていないのでクロック以外での電力消
費は少ない。又サンプル・ホールドトランジスタＨ₁ 〜
Ｈｍはかなりの高速スイッチングが要求されるが、その
ゲート入力にはブートストラップ動作により、図１４に
示す如くクロック信号の２倍近い振幅で印加されるの
で、非常に高速でスイッチングできるという利点があ
る。

【００４８】（実施例１３）図１５はこれらを実際にア
クティブ・マトリックス基板に配置した場合を示してい
る。データ側シフトレジスタ９０，９１及び最終段の帰
還信号を形成するダミーセル９４，９５とサンプルホー
ルド用トランジスタＨ₁ 〜Ｈｍがあり上下対照に配列さ
れる。又ゲート側シフトレジスタ９２，９３とダミー９
６，９７は左右対照に配列される。本来周辺回路は両側
対照でなく、片方のみでよいが、歩留を考慮してシフト
レジスタ列を複数用意する。当然４列でも、８列でもよ
いが、ここでは２列の例を示す。

【００４９】図１５に示した駆動回路を本発明の如くシ
リコン薄膜を用いたトランジスタで形成することにより
次の利点がある。まず特にデータ線側はクロック周波数
が数ＭＨｚと高いのでシフトレジスタの内部消費電力よ
りクロックラインの寄生容量で消費する分が大きい。特
にバルクシリコンではクロックラインの配線容量と、基
板との接合容量が１００ＰＦ以上もありクロックのスピ
ードを低下させ、１０ｍＡ以上の電力消費となる。とこ
ろが本発明の如く絶縁性基板上ではこの寄生容量が数Ｐ
Ｆであり、消費電力を極端に低減下できると共に、スピ
ードも向上する。次にバルクシリコンでは例えば図１１
のトランジスタ８２のソース電位が上がるとバックゲー
ト効果によりシキイ値が上昇してしまう。この結果必要
な信号電圧を得るためにはトランジスタ８２のゲートＴ
₁の電圧を高くする必要があり、結局クロックの信号レ
ベルを大きくするか、ブートストラップ容量８５の面積
をかなり大きくする。ところが、本発明の構造ではトラ
ンジスタのサブストレートがフローテイングとなり、従
ってバックゲート効果はなく従って、クロック振幅は小
さくてよいので消費電力が下がる又ブートストラップ容
量は小さくてよい、小面積で実現できる。本発明の周辺
駆動回路におけるブートストラップ容量は電荷保持用の
コンデンサと異なり、基本的にはトランジスタを形成す
るゲートとチャネル間の絶縁膜を用いる。これはブート
ストラップ容量は上電極であるゲート電圧により電極間
容量が可変である必要があり、そのため容量の下電極は
低濃度、又はノンドープのシリコン膜とする。

【００５０】このように絶縁性基板上にシリコン薄膜を
用いてアクティブマトリックスのセル部と、周辺駆動不
を同時に形成すると結線が楽になり、全体のコストが下
げられる。また周辺駆動回路は図１１、図１３の如く非
反転型のレインショレスーシフトレジスタで構成したこ
とと、寄生容量がずっと低くなること等を考慮すると、
全体の消費電力の低減化が可能であり、同時に歩留り向
上、コストの低減化が実現できる。

【００５１】

【発明の効果】本発明は以上述べたように、基板上に形
成された薄膜トランジスタのシリコン薄膜層上に、酸素
プラズマにより形成された酸化膜が配置されるので次の
如く顕著な効果を有するものである。

【００５２】ａ）酸素プラズマによる酸化膜をゲート絶
縁膜とすると、ＭＯＳ界面がシリコン薄膜の内側に形成
されために、清浄なゲート絶縁膜とチャネル領域との界
面が得られ、界面でのトラップ密度が小さく薄膜トラン
ジスタのキャリアの移動度が向上する。また、トラップ
を介してのリーク電流も小さくすることが可能であり、
良好なオン・オフ比を有する薄膜トランジスタが得られ
る。

【００５３】ｂ）酸素プラズマによる酸化膜を層間絶縁
膜とすると完全に酸化されたＳｉＯ2膜が得られ、かつ
界面付近の不純物イオンの酸化を促進するので絶縁耐圧
の高い良質な酸化膜となるため、データ線とアドレス線
のショート等を大幅に削減できる。

【図面の簡単な説明】

【図１】従来のアクティブマトリックスに用いたセルの
回路図。

【図２】バルクシリコンを用いたセルの平面図。

【図３】本発明のセル図。

【図４】（ａ）（ｂ）はその実現例の平面図、と断面
図。

【図５】（ａ）（ｂ）（ｃ）はその製造工程図。

【図６】シリコン薄膜の特性を示す図。

【図７】シリコン薄膜の特性を示す図。

【図８】（ａ）（ｂ）は本発明の他の実施例を示す図。

【図９】本発明の他の実施例を示す図。

【図１０】本発明のアクティブマトリックスパネルに組
立てた際の断面図。

【図１１】本発明に用いる周辺駆動回路の１例を示す
図。

【図１２】本発明の周辺駆動回路の動作波形図。

【図１３】本発明に用いる周辺駆動回路の１例を示す
図。

【図１４】本発明の周辺駆動回路の動作波形図。

【図１５】本発明に用いる周辺駆動回路の１例を示す
図。

【符号の説明】

７、８、９・・・・コンタクトホール１０・・・・・・・ポリシリコンゲート１１・・・・・・・コンデンサ３のポリシリコンの上部
電極１３・・・・・・・Ａｉによる駆動電極２５、３１・・・・透明低抵抗体２６、４５、５０、５２、７５・・・・・２層目のシリ
コン薄膜２８、４０、５１、５３、７２、７３・・１層目のシリ
コン薄膜３０、４４、５４、７８・・チャンネル３３、５７、７０・・・・・基板３６、４１、５５、７４・・ゲート電極３７、４６・・・・容量用絶縁膜６２、６３・・・・偏光板６４・・・・・・・反射板６５、６６・・・・透明基板６７・・・・・・・ポリシリコン駆動電極６８・・・・・・・液晶体６９・・・・・・・ネサ膜７６、７７・・・・Ａｌ８５、８８・・・・・・・・・ブートストラップ容量８９・・・・・・・・・・・・アクティブマトリックス９０、９１、９２、９３・・・シフトレジスタ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成７年９月４日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】明細書

【発明の名称】液晶表示装置及びその製造方法

【特許請求の範囲】

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置及びそ
の製造方法に関するものである。

【０００２】

【０００５】

【０００８】

【課題を解決するための手段】本発明は、一対のガラス
基板間に液晶が封入され、該一対のガラス基板のうち一
方のガラス基板上にマトリクス状に配列されてなる画素
電極、該画素電極に接続されてなる薄膜トランジスタ、
前記画素電極を一方の電極とする保持容量を有する液晶
表示装置の製造方法において、前記一方のガラス基板上
に絶縁膜を形成する工程と、該絶縁膜上に同時に同一材
料からなるゲート電極及び前記保持容量の他方の電極を
形成する工程と、前記ゲート電極のゲート絶縁膜及び前
記保持容量の誘電体膜を同時に同一材料で形成する工程
と、前記薄膜トランジスタのチャネル領域となる不純物
がドープされていない非単結晶シリコン半導体層を前記
ゲート絶縁膜上に形成する工程とからなることを特徴と
する。

【０００９】また、本発明は、一対のガラス基板間に液
晶が封入され、該一対のガラス基板のうち一方のガラス
基板上には複数の画素電極がマトリクス状に配列され、
該各画素電極には薄膜トランジスタが接続されてなる液
晶表示装置において、前記一方のガラス基板上には第１
の絶縁膜が形成されてなり、前記第１の絶縁膜上に前記
薄膜トランジスタのゲート電極及び前記保持容量の他方
の電極が形成されてなり、前記ゲート電極及び前記保持
容量の他方の電極の上に第２の絶縁膜が形成されてな
り、前記第２の絶縁膜の上には前記薄膜トランジスタの
チャネル領域となる不純物がドープされていない非単結
晶シリコン半導体層が形成されてなることを特徴とす
る。

【００１０】

【００１１】（実施例１）図３は、本発明に用いるマト
リックスセルを示すものであり、図１の従来との違い
は、容量１８のＧＮＤ配線を新たに設けることにあり、
基本的なデータの書込は同じである。この場合のＧＮＤ
電位は一定のバイアス電圧を意味しバイアスレベル、又
は信号レベルは問わない。又表示データの入力をデータ
線Ｙがサンブルーホールドする容量として、データ線Ｙ
とＧＮＤラインの間の容量２１、又はアドレス線Ｘとの
間の容量２２を利用する。

【００１２】図４にセルの構造例を示す。（ａ）は平面
図であってアドレス線５０はデータ線５１、駆動電極及
びコンデンサの電極５２をソース・ドレインとするトラ
ンジスタのチャネル５４のゲートになっている。又ＧＮ
Ｄライン５３はアドレス線５０と同時に構成され電極５
２との間に容量を構成している。

【００１３】図４（ｂ）は、（ａ）のＡＢ線での断面を
示すものであり、製造プロセスの一例として説明する
と、石英等の高融点ガラス基板５７にシリコン薄膜とし
てポリシリコンを約３０００Å成長させる。但し場合に
よっては密着性をよくするため、薄いＳｉＯ₂ をあらか
じめ形成することもある。更にフォトエッチングにより
ゲート５０とコンデンサ電極５３を形成した後に熱酸化
により約１５００ÅのＳｉＯ₂ 膜５５をゲート絶縁膜及
びコンデンサの誘電体膜として成長させる。その後２層
目のポリシリコンをつけてフォトエッチングによりパタ
ーンを形成後レジストマスクによりチャネル部５４以外
にＰイオンを打ち込んでソースドレイン電極及びデータ
線の配線部、コンデンサの電極を兼ねた液晶の駆動電極
を形成する。

【００１４】このままでトランジスタの性能（シキイ
値、コンダクタンス）が不十分であるので、特にチャネ
ル部５４に局部的、又は基板全体を均一に、レーザーを
照射しポリシリコンを短時間のうちに溶接、凝固させて
グレインを成長することによって、性能の改良を行な
う。これはいわゆるレーザアニールと言われているもの
である。

【００１５】（実施例２）図５は、本発明の他の例とし
て通常のガラス基板上にセルを構成した低温プロセスに
よる断面を示す。ガラス基板７０上にスパッタ又はプラ
ズマＣＶＤ法等の低温での膜生成法によりシリコン膜を
作成し、全面にＰイオン又はＢイオンを打込む。次にフ
ォトエッチングによりゲート７３とコンデンサ電極７２
を形成する。更に絶縁膜７４を形成する。これもやはり
低温成長によるＳｉＯ₂ 等を用いる。更にトランジスタ
のソースドレイン、コンデンサと駆動電極を兼ねるため
の２層目のシリコン膜をやはり低温で形成する。このポ
リシリコンは全くドープしないか、又はシキイ値をエン
ハンスメントにするだけに十分な量のＢイオンを打込
む。その後レーザビームを局部的又は全体に照射しアニ
ールをする。

【００１６】レーザビームの一部は、１層目のシリコン
に吸収されるが、ガラス基板７０は透過する。従って１
層目のシリコン中のイオン打込みされた不純物の活性
化、２層目のポリシリコンのグレインの成長（特にチャ
ネル部７８）が行なわれるべく適当なビームのエネルギ
ーで適当な時間（パルスレーザであればパルス間隔、Ｃ
Ｗレーザでは走査スピードに依存）で処理とすると、ガ
ラス基板には影響が殆んどない範囲でアニールが可能で
ある。この方式の特徴はレーザアニールにより、従来の
熱アニールに対しガラス基板に与える影響を非常に少な
くできるのでコストの安いガラスを用いることができる
こと、レーザのアニールは不純物の活性化と共に、チャ
ネル部のシリコン膜のグレインを成長させて、トランジ
スタの特性（特に移動度）を改良することが同時にでき
ることにある。

【００１７】その後Ａｌをつけてフォトエッチングして
ソースドレイン電極７６，７７を形成する。Ａｌとシリ
コンはこのままではコンタクトがとれにくいのでこの後
多少熱処理をするか、弱いレーザービームを照射すれば
よい。

【００１８】図６は本発明のマトリックス基板を用いた
液晶ディスプレイ装置の簡単な断面面を示す。透明駆動
電極６７をのせた透明基板６５とネサ膜よりなる共通電
極６９をのせたガラス６６に液晶体６８をはさむ。更に
偏光板６２、６３でサンドイッチし、下側には反射板６
４をつける。こうすると上から入射した光は電極６７を
ほとんど経過し反射板６４で反射し、人体の目に感知さ
れる。この方式は通常のＦＥツイスト・ネマティック
（ＴＮ）方式タイプの液晶が使えるので、コントラスト
が高く、同時に視覚も広い。

【００１９】

【発明の効果】以上のような発明とすることによって、
以下の如く顕著な効果を有するものである。

【００２０】（ａ）絶縁膜を介して逆スタガー型の薄膜
トランジスタを形成しているため、真空状態を破ること
なく連続して膜を形成することができる。従って、膜の
間に不純物が混入することがなく、良好な電気的特性を
もつ境界面を得ることができる。（ｂ）基板上に形成し
たゲート電極上にゲート絶縁膜を形成した後、連続して
不純物をドープしない真性半導体からなるチャンネル部
を形成できるので、真性半導体と絶縁膜とのＭＯＳ界面
に不純物が残留することのない薄膜トランジスタを形成
できる。

【００２１】（ｃ）ガラス基板上に絶縁膜を形成してい
るため、ガラス基板と薄膜トランジスタとの密着性が向
上する。

【００２２】（ｄ）逆スタガー型の薄膜トランジスタで
あるため、また絶縁膜上に絶縁膜を形成しているため、
薄膜トランジスタのチャンネル領域にガラス基板からの
不純物が拡散することを防止できるので、トランジスタ
の特性が安定する。

【図面の簡単な説明】

【図２】バルクシリコンを用いたセルの平面図。

【図３】本発明のセル図。

【図４】（ａ）（ｂ）は本発明の実施例を示す図。

【図５】本発明の他の実施例を示す図。

【図６】本発明の基板をパネルに実装した際の断面図。

【符号の説明】７、８、９・・・・コンタクトホール１０・・・・・・・ポリシリコンゲート１１・・・・・・・コンデンサ３のポリシリコンの上部
電極１３・・・・・・・Ａｌによる駆動電極５０、５２、７５・・・・・２層目のシリコン薄膜５１、５３、７２、７３・・１層目のシリコン薄膜５４、７８・・チャンネル５５、７４・・ゲート絶縁膜６２、６３・・・偏光板６４・・・反射板

【手続補正２】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】

【手続補正３】

【補正対象書類名】図面

【補正対象項目名】図５

【補正方法】変更

【補正内容】

【図５】

【手続補正４】

【補正対象書類名】図面

【補正対象項目名】図６

【補正方法】変更

【補正内容】

【図６】

【手続補正５】

【補正対象書類名】図面

【補正対象項目名】図７

【補正方法】削除

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図８

【補正方法】削除

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図９

【補正方法】削除

【手続補正８】

【補正対象書類名】図面

【補正対象項目名】図１０

【補正方法】削除

【手続補正９】

【補正対象書類名】図面

【補正対象項目名】図１１

【補正方法】削除

【手続補正１０】

【補正対象書類名】図面

【補正対象項目名】図１２

【補正方法】削除

【手続補正１１】

【補正対象書類名】図面

【補正対象項目名】図１３

【補正方法】削除

【手続補正１２】

【補正対象書類名】図面

【補正対象項目名】図１４

【補正方法】削除

【手続補正１３】

【補正対象書類名】図面

【補正対象項目名】図１５

【補正方法】削除

Claims

【特許請求の範囲】

【請求項１】基板上に形成された薄膜トランジスタの
シリコン薄膜層上には、酸素プラズマにより形成された
酸化膜が配置されることを特徴とする薄膜トランジスタ
の製造方法。