JPH0434313B2 - - Google Patents
Info
- Publication number
- JPH0434313B2 JPH0434313B2 JP55101963A JP10196380A JPH0434313B2 JP H0434313 B2 JPH0434313 B2 JP H0434313B2 JP 55101963 A JP55101963 A JP 55101963A JP 10196380 A JP10196380 A JP 10196380A JP H0434313 B2 JPH0434313 B2 JP H0434313B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- region
- semiconductor
- semiconductor region
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 40
- 239000004973 liquid crystal related substance Substances 0.000 claims description 33
- 239000012535 impurity Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 description 13
- 239000000969 carrier Substances 0.000 description 10
- 230000003287 optical effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は、液晶表示パネルに用いられる半導体
集積回路または、イメージセンサーなど光リーク
電流が問題となる半導体装置において前記光リー
ク電流を減少させる構造を有する液晶表示装置に
関する。
集積回路または、イメージセンサーなど光リーク
電流が問題となる半導体装置において前記光リー
ク電流を減少させる構造を有する液晶表示装置に
関する。
前記液晶表示装置としては、以下、簡単のため
絶縁ゲート型電界効果トランジスター（以下、
MOS型トランジスターと略記する。）を用いた液
晶表示パネル用半導体集積回路を対象として説明
するが、本発明はMOS型トランジスターを含む
その他の液晶表示装置にも同様に適用される。
絶縁ゲート型電界効果トランジスター（以下、
MOS型トランジスターと略記する。）を用いた液
晶表示パネル用半導体集積回路を対象として説明
するが、本発明はMOS型トランジスターを含む
その他の液晶表示装置にも同様に適用される。
近年、従来のCRTデイスプレイに代わる表示
装置の開発が活発に行なわれている。特にCRT
デイスプレイでは実現不可能な薄型デイスプレ
イ、あるいは低電圧駆動デイスプレイ、あるいは
低消費電力デイスプレイ等の観点から多くのデイ
スプレイの開発が進行している。中でも、液晶表
示装置は、薄型化、低電圧駆動化、低消費電力化
の実現が可能であり、多くの利点を有している。
このため、液晶表示装置はすでに時計、電卓、計
測器をはじめ、広く用いられており、今後の表示
装置としても大きな期待が寄せられている。
装置の開発が活発に行なわれている。特にCRT
デイスプレイでは実現不可能な薄型デイスプレ
イ、あるいは低電圧駆動デイスプレイ、あるいは
低消費電力デイスプレイ等の観点から多くのデイ
スプレイの開発が進行している。中でも、液晶表
示装置は、薄型化、低電圧駆動化、低消費電力化
の実現が可能であり、多くの利点を有している。
このため、液晶表示装置はすでに時計、電卓、計
測器をはじめ、広く用いられており、今後の表示
装置としても大きな期待が寄せられている。
一般に液晶表示装置には、ダイナミツク駆動方
式とスタテイツク駆動方式とがあるが、後者の方
が駆動電圧、消費電力の点で優れている。スタテ
イツク駆動方式の液晶表示装置は、一般に、上側
のガラス基板と、下側の半導体集積回路基板とそ
の間に封入された液晶とから構成されており、前
記半導体集積回路基板上にマトリツクス状に配置
された液晶駆動用素子を外部選択回路により選択
し、前記液晶駆動用素子に接続された液晶駆動用
電極に電圧を印加することにより、任意の文字図
形、あるいは画像の表示を行なうものである。
式とスタテイツク駆動方式とがあるが、後者の方
が駆動電圧、消費電力の点で優れている。スタテ
イツク駆動方式の液晶表示装置は、一般に、上側
のガラス基板と、下側の半導体集積回路基板とそ
の間に封入された液晶とから構成されており、前
記半導体集積回路基板上にマトリツクス状に配置
された液晶駆動用素子を外部選択回路により選択
し、前記液晶駆動用素子に接続された液晶駆動用
電極に電圧を印加することにより、任意の文字図
形、あるいは画像の表示を行なうものである。
前記半導体集積回路の一般的な回路図を第１図
に示す。
に示す。
第１図ａはスタテイツク駆動方式の液晶表示パ
ネルに用いる半導体集積回路基板上の液晶駆動用
素子のマトリツクス状配置図である。図中の１で
囲まれた領域が表示領域であり、その中に液晶駆
動用素子２がマトリツクス状に配置されている。
３は液晶駆動用素子２へのビデオ信号ラインであ
り、４は液晶駆動用素子２へのタイミング信号ラ
インである。液晶駆動用素子２の回路図を第１図
ｂに示す。５はスイツチングトランジスターであ
り、通常MOS型トランジスターが用いられる。
６はコンデンサーであり、データ信号の保持用と
して用いられる。７は液晶パネルであり、７−１
は半導体集積回路上の各液晶駆動用素子に対応し
て形成された液晶駆動電極であり、７−２は上側
ガラスパネルである。一般に画像表示用（テレビ
用）として本液晶表示パネルを用いる場合は、線
順次走査により、各走査線毎にタイミングをか
け、各画素に対応したコンデンサーに信号電圧を
ホールドさせる。このように液晶表示パネルをテ
レビとして用いた場合には、液晶の応答も良く、
比較的良好な画像が得られる。
ネルに用いる半導体集積回路基板上の液晶駆動用
素子のマトリツクス状配置図である。図中の１で
囲まれた領域が表示領域であり、その中に液晶駆
動用素子２がマトリツクス状に配置されている。
３は液晶駆動用素子２へのビデオ信号ラインであ
り、４は液晶駆動用素子２へのタイミング信号ラ
インである。液晶駆動用素子２の回路図を第１図
ｂに示す。５はスイツチングトランジスターであ
り、通常MOS型トランジスターが用いられる。
６はコンデンサーであり、データ信号の保持用と
して用いられる。７は液晶パネルであり、７−１
は半導体集積回路上の各液晶駆動用素子に対応し
て形成された液晶駆動電極であり、７−２は上側
ガラスパネルである。一般に画像表示用（テレビ
用）として本液晶表示パネルを用いる場合は、線
順次走査により、各走査線毎にタイミングをか
け、各画素に対応したコンデンサーに信号電圧を
ホールドさせる。このように液晶表示パネルをテ
レビとして用いた場合には、液晶の応答も良く、
比較的良好な画像が得られる。
半導体装置は一般にはモールド等により外部光
が直接素子表面に到達しない状況下において用い
られるが、前述した液晶表示パネルに使用される
半導体集積回路においては、その表面に直接外部
光が照射されるため、Ｐ−Ｎ接合部における光起
電力効果により、Ｐ−Ｎ接合による素子分離が不
完全となりリーク電流が発生して各種信号の波形
変化、電圧変化をまねき、正常な画像表示が不可
能となる。
が直接素子表面に到達しない状況下において用い
られるが、前述した液晶表示パネルに使用される
半導体集積回路においては、その表面に直接外部
光が照射されるため、Ｐ−Ｎ接合部における光起
電力効果により、Ｐ−Ｎ接合による素子分離が不
完全となりリーク電流が発生して各種信号の波形
変化、電圧変化をまねき、正常な画像表示が不可
能となる。
本発明はこのような従来の液晶表示パネル用半
導体集積回路の欠点を除去するものであり、その
目的とするところは、外部光が半導体集積回路の
表面に照射されても、リーク電流を極力少なくす
る構成を有する半導体装置を提供することであ
る。
導体集積回路の欠点を除去するものであり、その
目的とするところは、外部光が半導体集積回路の
表面に照射されても、リーク電流を極力少なくす
る構成を有する半導体装置を提供することであ
る。
半導体に光が照射されると、電子と正孔が対生
成され、このうちの少数キヤリアが拡散により、
Ｐ−Ｎ接合に到達すると、これが光リーク電流と
して観察される。この光リーク電流は、少数キヤ
リアの拡散距離に依存し、拡散距離を短くするこ
とにより、光リーク電流を減少させることができ
る。拡散距離を短くするには、不純物等による再
結合中心を数多く形成して、少数キヤリアがトラ
ツプされやすくすればよい。すなわち、半導体基
板の不純物濃度を高くして、少数キヤリアの拡散
距離を短くすることにより、光リーク電流を減少
させることが可能となる。
成され、このうちの少数キヤリアが拡散により、
Ｐ−Ｎ接合に到達すると、これが光リーク電流と
して観察される。この光リーク電流は、少数キヤ
リアの拡散距離に依存し、拡散距離を短くするこ
とにより、光リーク電流を減少させることができ
る。拡散距離を短くするには、不純物等による再
結合中心を数多く形成して、少数キヤリアがトラ
ツプされやすくすればよい。すなわち、半導体基
板の不純物濃度を高くして、少数キヤリアの拡散
距離を短くすることにより、光リーク電流を減少
させることが可能となる。
しかしＰ−Ｎ接合の耐圧等回路素子の特性上、
半導体基板全体の不純物濃度を高くすることは不
可能に近い。
半導体基板全体の不純物濃度を高くすることは不
可能に近い。
したがつて、本発明に示すように回路素子に悪
影響を及ぼさない範囲にわたつて、不純物濃度の
高い領域を形成すればよいことになる。
影響を及ぼさない範囲にわたつて、不純物濃度の
高い領域を形成すればよいことになる。
以下、実施例に基づいて、本発明を詳しく説明
する。
する。
第２図は本発明による半導体装置の第１の実施
例を示すものである。
例を示すものである。
まず、第２図ａに示すように、Ｐ型単結晶シリ
コン基板８に、p+拡散領域（ストツパー）９を
選択的に形成する。次に、第２図ｂに示すよう
に、エピタキシヤル法により、P-単結晶シリコ
ン膜１０を成長させ、さらに第２図ｃに示すよう
に、P+拡散領域を選択的に形成する。以上の工
程により、不純物濃度の高いP+拡散領域９に包
囲された形で、不純物濃度の低いP-領域１１が
形成される。以後は通常のMOS型トランジスタ
ーの製造工程に従つてP-領域１１中に素子を形
成する。すなわち第２図ｄに示すようにフイール
ド酸化膜１２、ゲート酸化膜１３、多結晶シリコ
ン１４を形成する、次にソース及びドレインとな
るN+拡散領域１５を形成し、その上に層間絶縁
膜１６を形成して、コンタクトホールを開口す
る。さらにその上に、アルミニウムあるいはアル
ミニウム合金（通常はアルミニウムにシリコンを
添加した合金、あるいはさらに銅を添加した合金
が用いられる。）を用いて、ビデオ信号ライン配
線１７と液晶駆動電極１８を形成する。
コン基板８に、p+拡散領域（ストツパー）９を
選択的に形成する。次に、第２図ｂに示すよう
に、エピタキシヤル法により、P-単結晶シリコ
ン膜１０を成長させ、さらに第２図ｃに示すよう
に、P+拡散領域を選択的に形成する。以上の工
程により、不純物濃度の高いP+拡散領域９に包
囲された形で、不純物濃度の低いP-領域１１が
形成される。以後は通常のMOS型トランジスタ
ーの製造工程に従つてP-領域１１中に素子を形
成する。すなわち第２図ｄに示すようにフイール
ド酸化膜１２、ゲート酸化膜１３、多結晶シリコ
ン１４を形成する、次にソース及びドレインとな
るN+拡散領域１５を形成し、その上に層間絶縁
膜１６を形成して、コンタクトホールを開口す
る。さらにその上に、アルミニウムあるいはアル
ミニウム合金（通常はアルミニウムにシリコンを
添加した合金、あるいはさらに銅を添加した合金
が用いられる。）を用いて、ビデオ信号ライン配
線１７と液晶駆動電極１８を形成する。
以上から明らかなように、本実施例の特徴は光
リークの生じるPN接合の領域をP+拡散領域９で
包囲することにある。
リークの生じるPN接合の領域をP+拡散領域９で
包囲することにある。
これにより、回路素子の特性に悪影響が及ぼさ
れることはない。
れることはない。
また、第２図ｄにおいて、アルミニウムあるい
はアルミニウム合金の開口部１９から入射した光
により生成された少数キヤリアが拡散してPN接
合領域（第２図ｄの場合、ソース及びドレイン１
５）に到達するには、必ずp+拡散領域９を通過
しなくてはならない。このP+拡散領域９の不純
物濃度は基板８に比べて非常に高いため、ほとん
どの少数キヤリアはP+拡散領域内で多数キヤリ
アと再結合してしまい、PN接合領域に到達する
少数キヤリアはごくわずかとなる。したがつて本
発明の構造を採用することにより、光リーク電流
を大幅に減少させることが可能となる。
はアルミニウム合金の開口部１９から入射した光
により生成された少数キヤリアが拡散してPN接
合領域（第２図ｄの場合、ソース及びドレイン１
５）に到達するには、必ずp+拡散領域９を通過
しなくてはならない。このP+拡散領域９の不純
物濃度は基板８に比べて非常に高いため、ほとん
どの少数キヤリアはP+拡散領域内で多数キヤリ
アと再結合してしまい、PN接合領域に到達する
少数キヤリアはごくわずかとなる。したがつて本
発明の構造を採用することにより、光リーク電流
を大幅に減少させることが可能となる。
本出願人の実験によれば、本発明の構造は従来
の構造に比べて、光リーク電流を１／10から１／
100に減少させうることが確認されている。
の構造に比べて、光リーク電流を１／10から１／
100に減少させうることが確認されている。
第３図は本発明による半導体装置の第２の実施
例を示すものである。まず、第３図ａ及びｂに示
すように、不純物濃度の高いＰ型単結晶シリコン
基板２０上に、エピタキシヤル法によりP-単結
晶シリコン膜２１をさせる。次に、第３図ｃに示
すように、選択的にP+拡散領域を形成する。以
後は第１の実施例と全く同様の工程により、第３
図ｄに示す構造を得る。本実施例では、素子の近
傍のみを不純物濃度の低いP-領域とし、他はす
べて不純物濃度の高いp+領域としているため、
第１の実施例よりもさらに光リーク電流を減少さ
せる効果を有している。
例を示すものである。まず、第３図ａ及びｂに示
すように、不純物濃度の高いＰ型単結晶シリコン
基板２０上に、エピタキシヤル法によりP-単結
晶シリコン膜２１をさせる。次に、第３図ｃに示
すように、選択的にP+拡散領域を形成する。以
後は第１の実施例と全く同様の工程により、第３
図ｄに示す構造を得る。本実施例では、素子の近
傍のみを不純物濃度の低いP-領域とし、他はす
べて不純物濃度の高いp+領域としているため、
第１の実施例よりもさらに光リーク電流を減少さ
せる効果を有している。
以上、液晶表示パネルに用いられる半導体集積
回路を例にとつて説明したが、MOS型トランジ
スターを用い、かつ光リーク電流を減少させる必
要のあるすべての半導体装置（例えばイメージセ
ンサー）に本発明が適用できることは言うまでも
ない。
回路を例にとつて説明したが、MOS型トランジ
スターを用い、かつ光リーク電流を減少させる必
要のあるすべての半導体装置（例えばイメージセ
ンサー）に本発明が適用できることは言うまでも
ない。
上述の如く本発明は、半導体基板の半導体領域
に、不純物濃度の高い第１の半導体領域及び不純
物濃度の低い第２半導体領域が形成され、電界効
果型トランジスタのソース、ドレイン、チヤンネ
ル領域は、第２の半導体領域内に形成され、第２
半導体領域は、第１半導体領域内に島状に形成さ
れてなるので、光反射型駆動電極間から侵入した
光により生成された小数キヤリアは、拡散してソ
ース、ドレイン部に到達する前に、必ず第１半導
体領域を通過するので、ここで再結合して小数キ
ヤリアは消滅してしまい、光リーク電流を大幅に
減少させることができるものである。
に、不純物濃度の高い第１の半導体領域及び不純
物濃度の低い第２半導体領域が形成され、電界効
果型トランジスタのソース、ドレイン、チヤンネ
ル領域は、第２の半導体領域内に形成され、第２
半導体領域は、第１半導体領域内に島状に形成さ
れてなるので、光反射型駆動電極間から侵入した
光により生成された小数キヤリアは、拡散してソ
ース、ドレイン部に到達する前に、必ず第１半導
体領域を通過するので、ここで再結合して小数キ
ヤリアは消滅してしまい、光リーク電流を大幅に
減少させることができるものである。
第１図ａはスタテイツク駆動方式の液晶表示パ
ネルに用いる半導体集積回路基板上の液晶駆動用
素子のマトリツクス状配置図である。第１図ｂは
液晶駆動用素子の回路図である。第２図ａ〜ｄは
本発明の第１の実施例、第３図ａ〜ｄは本発明の
第２の実施例である。
ネルに用いる半導体集積回路基板上の液晶駆動用
素子のマトリツクス状配置図である。第１図ｂは
液晶駆動用素子の回路図である。第２図ａ〜ｄは
本発明の第１の実施例、第３図ａ〜ｄは本発明の
第２の実施例である。
Claims (1)
- １ 一対の基板内に形成されてなる液晶層と、該
基板の一方の基板上に形成されマトリクス状に配
列された光反射型駆動電極と、半導体基板で形成
された該基板の一方にソース、ドレイン、チヤン
ネル領域を有する電界効果型トランジスタと、該
ソース領域に接続されてなるデータ信号線とを有
し、該ドレイン領域は、該光反射型駆動電極に接
続され、該半導体基板の半導体領域には、不純物
濃度の高い第１の半導体領域及び不純物濃度の低
い第２半導体領域が形成され、該電界効果型トラ
ンジスタのソース、ドレイン、チヤンネル領域は
該第２の半導体領域内に形成され、該第２半導体
領域は該第１半導体領域内に島状に形成されてな
ることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10196380A JPS5727065A (en) | 1980-07-25 | 1980-07-25 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10196380A JPS5727065A (en) | 1980-07-25 | 1980-07-25 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5727065A JPS5727065A (en) | 1982-02-13 |
| JPH0434313B2 true JPH0434313B2 (ja) | 1992-06-05 |
Family
ID=14314514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10196380A Granted JPS5727065A (en) | 1980-07-25 | 1980-07-25 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5727065A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08190106A (ja) * | 1995-01-10 | 1996-07-23 | Victor Co Of Japan Ltd | アクティブマトリクス装置及びその駆動方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5390771A (en) * | 1977-01-20 | 1978-08-09 | Nec Corp | Field effect transistor |
-
1980
- 1980-07-25 JP JP10196380A patent/JPS5727065A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5390771A (en) * | 1977-01-20 | 1978-08-09 | Nec Corp | Field effect transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5727065A (en) | 1982-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009074B1 (ko) | 액티브 매트릭스 패널 | |
| US5274279A (en) | Thin film CMOS inverter | |
| JP3302187B2 (ja) | 薄膜トランジスタ、これを用いた半導体装置、液晶表示装置 | |
| JP2668317B2 (ja) | アクティブマトリクスパネル | |
| JPH0434313B2 (ja) | ||
| JP3070503B2 (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投写型表示装置 | |
| JP3305090B2 (ja) | 画像表示装置 | |
| JPS641053B2 (ja) | ||
| JPS6138472B2 (ja) | ||
| JP3070509B2 (ja) | アクティブマトリクスパネル及びその検査方法、並びにアクティブマトリクスパネル用駆動回路及びその検査方法、並びにビューファインダー並びに投写型表示装置 | |
| JP3067671B2 (ja) | アクティブマトリクスパネル、ビューファインダー並びに投写型表示装置 | |
| JP3108991B2 (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路、ビューファインダー並びに投射型表示装置 | |
| JP3190900B2 (ja) | アクティブマトリクスパネルの駆動回路、アクティブマトリクスパネル、ビューファインダー並びに投写型表示装置 | |
| KR950004739B1 (ko) | 액티브 매트릭스 패널 | |
| JPH11223833A (ja) | アクティブマトリクスパネル及びビューファインダー | |
| JPH09325370A (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路 | |
| JPH11223839A (ja) | 投写型表示装置 | |
| JPH11223838A (ja) | アクティブマトリクスパネルの製造方法 | |
| JPH11223836A (ja) | 投写型表示装置の製造方法 | |
| JPH1031236A (ja) | 投写型表示装置 | |
| JPH1039337A (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路 | |
| JPH103095A (ja) | 投写型表示装置 | |
| JPH1010584A (ja) | 投写型表示装置 | |
| JPH1026775A (ja) | アクティブマトリクスパネル | |
| JPH1039338A (ja) | アクティブマトリクスパネル及びアクティブマトリクスパネル用駆動回路 |