JPH0132661B2 - - Google Patents
Info
- Publication number
- JPH0132661B2 JPH0132661B2 JP56121114A JP12111481A JPH0132661B2 JP H0132661 B2 JPH0132661 B2 JP H0132661B2 JP 56121114 A JP56121114 A JP 56121114A JP 12111481 A JP12111481 A JP 12111481A JP H0132661 B2 JPH0132661 B2 JP H0132661B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- thin film
- forming
- gate
- photosensitive resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 239000010408 film Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 20
- 239000010409 thin film Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000011347 resin Substances 0.000 claims description 9
- 229920005989 resin Polymers 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 18
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 239000011159 matrix material Substances 0.000 description 10
- 239000000463 material Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
Description
【発明の詳細な説明】
本発明はMIS（金属−絶縁物−半導体）トラン
ジスタアレイを用いたデイスプレイのためのアク
テイブマトリツクス基板に関するものである。
ジスタアレイを用いたデイスプレイのためのアク
テイブマトリツクス基板に関するものである。
従来アクテイブマトリツクスを用いたデイスプ
レイパネルはダイナミツク方式に比しそのマトリ
ツクスサイズを非常に大きくでき、大型かつドツ
ト数の大きなパネルを実現可能な方式として注目
を浴びている。特に液晶のような受光型素子では
ダイナミツク方式での駆動デユーテイは限界があ
りテレビ表示等にはアクテイブマトリツクスの応
用が考えられている。第１図は従来のアクテイブ
マトリツクスの１セルを示している。アドレス線
Ｘがトランジスタ２のゲートに入力されており、
トランジスタをONさせてデータ線Ｙの信号を保
持用コンデンサ３に電荷として蓄積させる。再び
データを書き込むまで、このコンデンサ３により
保持され、同時に液晶４を駆動する。ここでVC
は共通電極信号である。液晶のリークは非常に少
ないので、短時間の電荷の保持には十分である。
ここのトランジスタとコンデンサ１の製造は通常
のICのプロセスと全く同じである。第２図は第
１図のセルをシリコンゲートプロセスにより作成
した例である。単結晶シリコンウエハ上にトラン
ジスタ１０とコンデンサ１１が構成される。アド
レス線Ｘとコンデンサの上電極１１は多結晶シリ
コン（ポリシリコン）で、又データ線Ｙと液晶駆
動電極１３はAlでできており、コンタクトホー
ル７，８，９により、基板とAl、ポリシリコン
とAlが夫々接続される。
レイパネルはダイナミツク方式に比しそのマトリ
ツクスサイズを非常に大きくでき、大型かつドツ
ト数の大きなパネルを実現可能な方式として注目
を浴びている。特に液晶のような受光型素子では
ダイナミツク方式での駆動デユーテイは限界があ
りテレビ表示等にはアクテイブマトリツクスの応
用が考えられている。第１図は従来のアクテイブ
マトリツクスの１セルを示している。アドレス線
Ｘがトランジスタ２のゲートに入力されており、
トランジスタをONさせてデータ線Ｙの信号を保
持用コンデンサ３に電荷として蓄積させる。再び
データを書き込むまで、このコンデンサ３により
保持され、同時に液晶４を駆動する。ここでVC
は共通電極信号である。液晶のリークは非常に少
ないので、短時間の電荷の保持には十分である。
ここのトランジスタとコンデンサ１の製造は通常
のICのプロセスと全く同じである。第２図は第
１図のセルをシリコンゲートプロセスにより作成
した例である。単結晶シリコンウエハ上にトラン
ジスタ１０とコンデンサ１１が構成される。アド
レス線Ｘとコンデンサの上電極１１は多結晶シリ
コン（ポリシリコン）で、又データ線Ｙと液晶駆
動電極１３はAlでできており、コンタクトホー
ル７，８，９により、基板とAl、ポリシリコン
とAlが夫々接続される。
この種の通常のICプロセスに従つたマトリツ
クス基板は次の大きな欠点をもつ。
クス基板は次の大きな欠点をもつ。
１つはマトリツクス基板の製造プロセスがIC
と同一のため、プロセスが複雑であり工程コスト
が高いと同時に基板シリコンとの接合リークによ
る歩留低下が発生し、総コストが高い。特にシリ
コン基板とソース・ドレインとなる拡散層との接
合部には、単結晶中の結晶欠陥にかなり左右され
通常のセルではこのリーク電流を100PA以下にし
なければならず、この構造で数万個のセル全ての
リークを押えることはむずかしい。ここで発生す
る接合リークはコンデンサ３に蓄積された電荷を
放電し、コントラストを低下させる。
と同一のため、プロセスが複雑であり工程コスト
が高いと同時に基板シリコンとの接合リークによ
る歩留低下が発生し、総コストが高い。特にシリ
コン基板とソース・ドレインとなる拡散層との接
合部には、単結晶中の結晶欠陥にかなり左右され
通常のセルではこのリーク電流を100PA以下にし
なければならず、この構造で数万個のセル全ての
リークを押えることはむずかしい。ここで発生す
る接合リークはコンデンサ３に蓄積された電荷を
放電し、コントラストを低下させる。
２つにはAl電極のすきまからシリコン基板に
入射した光は、電子−正孔対を生成し拡散して光
電流を生じてコンデンサ３の電荷を放電してしま
いコントラストが低下する。
入射した光は、電子−正孔対を生成し拡散して光
電流を生じてコンデンサ３の電荷を放電してしま
いコントラストが低下する。
本発明の目的はこの欠点を改善する方式を提供
するものであり、本発明の構成はガラス、石英、
又はシリコンウエハ上にシリコン薄膜をチヤネル
とする薄膜トランジスタを構成するものであつて
以下具体例にそつて説明する。
するものであり、本発明の構成はガラス、石英、
又はシリコンウエハ上にシリコン薄膜をチヤネル
とする薄膜トランジスタを構成するものであつて
以下具体例にそつて説明する。
第３図は本発明に用いるマトリツクスセルを示
すものであり、第１図の従来とは、容量１８の
GND配線を新たに設けること、又は液晶の容量
が十分大きいと、それを電荷保持容量として用い
るので電荷保持用の容量１８とGND配線を省略
することができ、基本的なデータの書込、保持は
同じである。この場合のGND電位は一定のバイ
アス電圧を意味しバイアスレベル、又は信号レベ
ルは問わない。又表示データの入力をデータ線Ｙ
がサンプルーホールドする容量として、データ線
ＹとGNDラインの間の容量２１、又はアドレス
線Ｘとの間の容量２２を利用する。
すものであり、第１図の従来とは、容量１８の
GND配線を新たに設けること、又は液晶の容量
が十分大きいと、それを電荷保持容量として用い
るので電荷保持用の容量１８とGND配線を省略
することができ、基本的なデータの書込、保持は
同じである。この場合のGND電位は一定のバイ
アス電圧を意味しバイアスレベル、又は信号レベ
ルは問わない。又表示データの入力をデータ線Ｙ
がサンプルーホールドする容量として、データ線
ＹとGNDラインの間の容量２１、又はアドレス
線Ｘとの間の容量２２を利用する。
第４図Ａのセルの平面図、ＢのＡ−Ｂでの断面
図をもとにセルの構造例を示す。透明基板３３上
にトランジスタのソース・ドレイン・チヤネルを
形成するシリコン薄膜２８とトランジスタのゲー
トとなるゲート線をなすシリコン薄膜等もしくは
それと同等の配線層２６とGNDライン２７、更
に透明低抵抗材料、例えばBnO2の如くのネサ膜、
厚さ数100Å以下の金属等よりなるデータ線２５
と液晶駆動電極３１、が形成されている。又
GNDライン２７と液晶駆動電極の重なつた部分
が電荷保持用コンデンサ（第３図−１８）とな
る。トランジスタのソース・ドレイン３４，３５
にはN+拡散（ＰチヤネルならP+）がなされゲー
ト電極３８に下にはチヤネル３０がゲート絶縁膜
３６を介して存在する。
図をもとにセルの構造例を示す。透明基板３３上
にトランジスタのソース・ドレイン・チヤネルを
形成するシリコン薄膜２８とトランジスタのゲー
トとなるゲート線をなすシリコン薄膜等もしくは
それと同等の配線層２６とGNDライン２７、更
に透明低抵抗材料、例えばBnO2の如くのネサ膜、
厚さ数100Å以下の金属等よりなるデータ線２５
と液晶駆動電極３１、が形成されている。又
GNDライン２７と液晶駆動電極の重なつた部分
が電荷保持用コンデンサ（第３図−１８）とな
る。トランジスタのソース・ドレイン３４，３５
にはN+拡散（ＰチヤネルならP+）がなされゲー
ト電極３８に下にはチヤネル３０がゲート絶縁膜
３６を介して存在する。
第５図に、第４図に示すアクテイブ・マトリツ
クス基板の製造プロセスを示す。透明基板４０上
に、ゲートとなる電極材料、例えばシリコン等の
半導体薄膜、Ta、Al等の金属薄膜、又はネサ膜
等の透明導電膜を形成しパターニングの後ゲート
電極４１を作る。次にゲート電極上にゲート絶縁
膜４２を形成する。ゲート絶縁膜形成法は、ゲー
ト電極の酸化物、例えば陽極酸化法、熱酸化法、
プラズマ酸化法等によるか、又はCVD法等によ
りSiO2、AC2O3等の酸化物、Si3N4、等の窒化物
である。（第５図の例はゲート電極の酸化方式で
ある。）次にトランジスタのチヤネルを形成する
シリコン薄膜をデポジシヨンしてパターニングし
てソース・ドレイン・チヤネルを構成するシリコ
ン層４３を形成する。（第５図イ）この状態でネ
ガレジストを上面に塗布し、透明基板の下側から
全面露光（ガラス・マスクを用いずに）すると、
ゲート電極４１が光をマスクしてゲート電極４１
のパターン通りに、レジストの露光した部分４４
と末露光部分４５が残る。（第５図ロ）この後現
像するとゲート電極４１のパターン通りにレジス
ト４５が残る。このレジスト４５をマスクとして
不純物イオンを打込むと、ソース・ドレイン部４
６にはイオンが打込まれて低抵抗層となり、レジ
スト４５の下部にはイオン打込まれず、チヤネル
層４７として残る。（第５図ハ）次に透明導電膜
をデポジシヨンしてパターニングし、データ線４
８と駆動電極４９を形成し、トランジスタのソー
ス・ドレイン４６とは、絶縁膜、更には絶縁膜に
対するコンタクト・ホールを開けることなしにコ
ンタクトをとる。
クス基板の製造プロセスを示す。透明基板４０上
に、ゲートとなる電極材料、例えばシリコン等の
半導体薄膜、Ta、Al等の金属薄膜、又はネサ膜
等の透明導電膜を形成しパターニングの後ゲート
電極４１を作る。次にゲート電極上にゲート絶縁
膜４２を形成する。ゲート絶縁膜形成法は、ゲー
ト電極の酸化物、例えば陽極酸化法、熱酸化法、
プラズマ酸化法等によるか、又はCVD法等によ
りSiO2、AC2O3等の酸化物、Si3N4、等の窒化物
である。（第５図の例はゲート電極の酸化方式で
ある。）次にトランジスタのチヤネルを形成する
シリコン薄膜をデポジシヨンしてパターニングし
てソース・ドレイン・チヤネルを構成するシリコ
ン層４３を形成する。（第５図イ）この状態でネ
ガレジストを上面に塗布し、透明基板の下側から
全面露光（ガラス・マスクを用いずに）すると、
ゲート電極４１が光をマスクしてゲート電極４１
のパターン通りに、レジストの露光した部分４４
と末露光部分４５が残る。（第５図ロ）この後現
像するとゲート電極４１のパターン通りにレジス
ト４５が残る。このレジスト４５をマスクとして
不純物イオンを打込むと、ソース・ドレイン部４
６にはイオンが打込まれて低抵抗層となり、レジ
スト４５の下部にはイオン打込まれず、チヤネル
層４７として残る。（第５図ハ）次に透明導電膜
をデポジシヨンしてパターニングし、データ線４
８と駆動電極４９を形成し、トランジスタのソー
ス・ドレイン４６とは、絶縁膜、更には絶縁膜に
対するコンタクト・ホールを開けることなしにコ
ンタクトをとる。
又コンデンサを必要とする場合はゲート電極４
１と透明導電膜による駆動電極４９との間にゲー
ト絶縁膜４２と同じ材料をサンドイツチして形成
できる。
１と透明導電膜による駆動電極４９との間にゲー
ト絶縁膜４２と同じ材料をサンドイツチして形成
できる。
この方式の利点はフオトエツチング工程が簡略
化されることにある。第４図においてデータ線２
５とゲート線２６の交点は互いに絶縁する必要が
あるが、本発明の如くゲート電極を下に、チヤネ
ルを上にする逆転MOSトランジスタにすると、
特別な絶縁膜を用いなくても、ゲート絶縁物と同
じ材料により自然に絶縁可能となる。しかし、ゲ
ート電極がチヤネルの下にあるので、ソース・ド
レインの不純物混入が、ゲート電極をマスクとす
るゲート・セルフアライン方式が不可能となる。
その結果、不純物をドープする部分を開口するマ
スク、及びフオトエツチ工程が必要となるが、本
発明は下方から全面露光することによりマスクを
省略し、かつセルフアラインを達成する。このた
め工程が簡略化すると共にセルフアラインドープ
が可能となり、トランジスタのスピード向上、及
び小型化を可能とする。
化されることにある。第４図においてデータ線２
５とゲート線２６の交点は互いに絶縁する必要が
あるが、本発明の如くゲート電極を下に、チヤネ
ルを上にする逆転MOSトランジスタにすると、
特別な絶縁膜を用いなくても、ゲート絶縁物と同
じ材料により自然に絶縁可能となる。しかし、ゲ
ート電極がチヤネルの下にあるので、ソース・ド
レインの不純物混入が、ゲート電極をマスクとす
るゲート・セルフアライン方式が不可能となる。
その結果、不純物をドープする部分を開口するマ
スク、及びフオトエツチ工程が必要となるが、本
発明は下方から全面露光することによりマスクを
省略し、かつセルフアラインを達成する。このた
め工程が簡略化すると共にセルフアラインドープ
が可能となり、トランジスタのスピード向上、及
び小型化を可能とする。
本発明の他の利点として、ゲート電極材料に透
明導電膜を用いると、電荷保持用のコンデンサは
透明となり、液晶駆動電極の下部領域殆んどコン
デンサを形成することができる。この結果電荷保
持容量をかなり大きくできるので、トランジスタ
のリークに対して許容度が広くとれ、歩留を向上
できる。
明導電膜を用いると、電荷保持用のコンデンサは
透明となり、液晶駆動電極の下部領域殆んどコン
デンサを形成することができる。この結果電荷保
持容量をかなり大きくできるので、トランジスタ
のリークに対して許容度が広くとれ、歩留を向上
できる。
本発明は以上述べた如く基板上にシリコントラ
ンジスタとシリコンコンデンサを有するアクテイ
ブマトリツクスを提供するものであり、従来に比
し次の利点がある。
ンジスタとシリコンコンデンサを有するアクテイ
ブマトリツクスを提供するものであり、従来に比
し次の利点がある。
製造プロセスが簡単で、従来のパルクシリコン
タイプでは６回のフオトエツチング工程を必要と
したが、本発明の方式では３回でよく、工程コス
トが安いと共に、パルクシリコンの如くにＰ−Ｎ
接合断面積が非常に少なく従つて接合リークがわ
ずかであり歩留の向上が望める。
タイプでは６回のフオトエツチング工程を必要と
したが、本発明の方式では３回でよく、工程コス
トが安いと共に、パルクシリコンの如くにＰ−Ｎ
接合断面積が非常に少なく従つて接合リークがわ
ずかであり歩留の向上が望める。
又、上方から入射した光は90％以上通過し、又
シリコン薄膜中のキヤリアの拡散長も短かいの
で、光電流は殆んど発生せず、光に対するリーク
値は１万ルツクスの下でも10PA以下となり、光
の入射による表示像の消滅は防ぐことができた。
シリコン薄膜中のキヤリアの拡散長も短かいの
で、光電流は殆んど発生せず、光に対するリーク
値は１万ルツクスの下でも10PA以下となり、光
の入射による表示像の消滅は防ぐことができた。
更に透明基板に透明液晶駆動を用いると、最も
コントラストの高いPEタイプの液晶を用いるこ
とができ、画面の明るさも向上し、表示品質を飛
躍的に改善できる。
コントラストの高いPEタイプの液晶を用いるこ
とができ、画面の明るさも向上し、表示品質を飛
躍的に改善できる。
同時に基板にガラスやそれに準ずる材料を用い
るとパネルの組立が容易となり従来のパルクシリ
コンタイプに対し、組立て歩留りが向上し、又工
程が簡単になる。
るとパネルの組立が容易となり従来のパルクシリ
コンタイプに対し、組立て歩留りが向上し、又工
程が簡単になる。
上述の如く本発明は、透明基板上にゲート電極
を形成する工程、該ゲート電極上にゲート絶縁膜
を形成する工程、該ゲート絶縁膜上にシリコン薄
膜半導体層を形成する工程、該シリコン薄膜半導
体層上に感光樹脂層を塗布し、該透明基板下側か
ら全面露光し、ゲート電極をマスクとして該感光
樹脂層に露光部及び未露光部を形成する工程、該
感光樹脂層を現像後ゲート電極に対応した領域の
該感光樹脂層を残し他の領域を除去する工程、該
残留した感光樹脂層をマスクとしてイオン打込み
により不純物イオンを該シリコン薄膜半導体層に
打込む工程とよりなるようにしたから、１回の膜
形成と１回の露光でトランジスタのソース・ドレ
インが形成でき、イオン打込みによつて半導体層
内にソース・ドレイン電極が形成できるから、半
導体層内において、寄生抵抗が発生することなく
良好なトランジスタを得ることができる。
を形成する工程、該ゲート電極上にゲート絶縁膜
を形成する工程、該ゲート絶縁膜上にシリコン薄
膜半導体層を形成する工程、該シリコン薄膜半導
体層上に感光樹脂層を塗布し、該透明基板下側か
ら全面露光し、ゲート電極をマスクとして該感光
樹脂層に露光部及び未露光部を形成する工程、該
感光樹脂層を現像後ゲート電極に対応した領域の
該感光樹脂層を残し他の領域を除去する工程、該
残留した感光樹脂層をマスクとしてイオン打込み
により不純物イオンを該シリコン薄膜半導体層に
打込む工程とよりなるようにしたから、１回の膜
形成と１回の露光でトランジスタのソース・ドレ
インが形成でき、イオン打込みによつて半導体層
内にソース・ドレイン電極が形成できるから、半
導体層内において、寄生抵抗が発生することなく
良好なトランジスタを得ることができる。
第１図は従来のアクテイブマトリツクスに用い
たセルの回路図で第２図はパルクシリコンを用い
たセルの平面図、第３図は本発明のセル図で、第
４図Ａ，Ｂはその実施例の平面図と断面図で、第
５図イ〜ニはその製造プロセスである。 １１……コンデンサ３のポリシリコンの上部電
極、１０……ポリシリコンゲート、７，８，９…
…コンタクトホール、１３……Alによる駆動電
極、３３，４０……透明基板、３８，４１……ゲ
ート電極、３６，４２……ゲート絶縁膜、３４，
３５，４６……ソース・ドレイン、３０，４７…
…チヤネル、２５，３１，４８……透明導電性
膜、４４，４５……レジスト。
たセルの回路図で第２図はパルクシリコンを用い
たセルの平面図、第３図は本発明のセル図で、第
４図Ａ，Ｂはその実施例の平面図と断面図で、第
５図イ〜ニはその製造プロセスである。 １１……コンデンサ３のポリシリコンの上部電
極、１０……ポリシリコンゲート、７，８，９…
…コンタクトホール、１３……Alによる駆動電
極、３３，４０……透明基板、３８，４１……ゲ
ート電極、３６，４２……ゲート絶縁膜、３４，
３５，４６……ソース・ドレイン、３０，４７…
…チヤネル、２５，３１，４８……透明導電性
膜、４４，４５……レジスト。
Claims (1)
- １ 透明基板上にゲート電極を形成する工程、該
ゲート電極上にゲート絶縁膜を形成する工程、該
ゲート絶縁膜上にシリコン薄膜半導体層を形成す
る工程、該シリコン薄膜半導体層上に感光樹脂層
を塗布し、該透明基板下側から全面露光し、ゲー
ト電極をマスクとして該感光樹脂層に露光部及び
未露光部を形成する工程、該感光樹脂層を現像後
ゲート電極に対応した領域の該感光樹脂層を残し
他の領域を除去する工程、該残留した感光樹脂層
をマスクとしてイオン打込みにより不純物イオン
を該シリコン薄膜半導体層に打込む工程とよりな
ることを特徴とする薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12111481A JPS5821864A (ja) | 1981-07-31 | 1981-07-31 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12111481A JPS5821864A (ja) | 1981-07-31 | 1981-07-31 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5821864A JPS5821864A (ja) | 1983-02-08 |
| JPH0132661B2 true JPH0132661B2 (ja) | 1989-07-10 |
Family
ID=14803224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12111481A Granted JPS5821864A (ja) | 1981-07-31 | 1981-07-31 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5821864A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58168278A (ja) * | 1982-03-30 | 1983-10-04 | Toshiba Corp | 薄膜トランジスタの製造方法 |
| JPS63272228A (ja) * | 1987-04-30 | 1988-11-09 | Sanyo Electric Co Ltd | 時計付チユ−ナ |
| US5891815A (en) * | 1988-12-21 | 1999-04-06 | Lockheed Martin Corporation | Silica, boron nitride, aluminum nitride, alumina composite, article and method of making same |
| US6721029B2 (en) * | 1999-08-23 | 2004-04-13 | Agilent Technologies, Inc. | Electro-optical material-based display device |
-
1981
- 1981-07-31 JP JP12111481A patent/JPS5821864A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5821864A (ja) | 1983-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5323042A (en) | Active matrix liquid crystal display having a peripheral driving circuit element | |
| KR940009074B1 (ko) | 액티브 매트릭스 패널 | |
| US5650637A (en) | Active matrix assembly | |
| US5474942A (en) | Method of forming a liquid crystal display device | |
| US5091337A (en) | Method of manufacturing amorphous-silicon thin-film transistors | |
| JPS59501562A (ja) | 薄膜トランジスタとコンデンサとを用いた表示スクリーンの製造方法 | |
| JPH09162412A (ja) | 薄膜トランジスタおよび薄膜トランジスタアレイ | |
| JPH0133833B2 (ja) | ||
| JP2584290B2 (ja) | 液晶表示装置の製造方法 | |
| JP2668317B2 (ja) | アクティブマトリクスパネル | |
| JPH0247865B2 (ja) | Hakumakutoranjisutanoseizohoho | |
| US6100951A (en) | Thin-film switching elements for electronic devices and a method of manufacturing the same | |
| JPH0132661B2 (ja) | ||
| JPH0330308B2 (ja) | ||
| JP2898509B2 (ja) | アクティブマトリックス基板及びその製造方法 | |
| JPH0682834A (ja) | アクティブマトリクスパネル | |
| JPH0239103B2 (ja) | ||
| JPH0669235A (ja) | 薄膜トランジスタの製造方法 | |
| JP2568990B2 (ja) | 液晶表示装置及びその製造方法 | |
| EP0335724A2 (en) | Thin film transistor array for an electro-optical device and method of manufacturing the same | |
| JPH0772821B2 (ja) | 液晶表示装置の製造方法 | |
| JPH06138492A (ja) | 液晶表示装置 | |
| JP2004078236A (ja) | スイッチング素子基板 | |
| KR950004739B1 (ko) | 액티브 매트릭스 패널 | |
| JPS60100470A (ja) | Ｍｉｓ型薄膜トランジスタ |