JPH0239103B2 - - Google Patents
Info
- Publication number
- JPH0239103B2 JPH0239103B2 JP56204882A JP20488281A JPH0239103B2 JP H0239103 B2 JPH0239103 B2 JP H0239103B2 JP 56204882 A JP56204882 A JP 56204882A JP 20488281 A JP20488281 A JP 20488281A JP H0239103 B2 JPH0239103 B2 JP H0239103B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- liquid crystal
- electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 claims description 40
- 239000010408 film Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 23
- 239000004973 liquid crystal related substance Substances 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 description 24
- 239000011159 matrix material Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
Description
【発明の詳細な説明】
本発明は、薄膜トランジスタマトリツクス基板
に関するものである。さらに本発明は薄膜トラン
ジスタマトリツクス基板における構造に関するも
のである。
に関するものである。さらに本発明は薄膜トラン
ジスタマトリツクス基板における構造に関するも
のである。
薄膜トランジスタに関する研究は、現在、大量
生産されている単結晶シリコンを用いた半導体集
積回路素子よりも歴史が古いにもかかわらず、そ
の特性の不安定性及び信頼性が低いために今日に
おいても企業化されていない。しかし、単結晶シ
リコンを用いた半導体集積回路素子が単結晶シリ
コンの大きさに制約されて大面積化が難かしいの
に対し、薄膜トランジスタは、ガラス等の絶縁基
板上に形成されるため、大面積化が容易であるた
めに、平面デイスプレイのアクテイブマトリツク
ス基板として最近その開発がさかんに行なわれる
様になつて来た。薄膜トランジスタの半導体材料
は、従来のCdSe等の化合物半導体から、ポリシ
リコンあるいはアモルフアスシリコン等に変わつ
て来ており、したがつて薄膜トランジスタの特性
の不安定性や信頼性の問題もかなり改善されて来
ている。
生産されている単結晶シリコンを用いた半導体集
積回路素子よりも歴史が古いにもかかわらず、そ
の特性の不安定性及び信頼性が低いために今日に
おいても企業化されていない。しかし、単結晶シ
リコンを用いた半導体集積回路素子が単結晶シリ
コンの大きさに制約されて大面積化が難かしいの
に対し、薄膜トランジスタは、ガラス等の絶縁基
板上に形成されるため、大面積化が容易であるた
めに、平面デイスプレイのアクテイブマトリツク
ス基板として最近その開発がさかんに行なわれる
様になつて来た。薄膜トランジスタの半導体材料
は、従来のCdSe等の化合物半導体から、ポリシ
リコンあるいはアモルフアスシリコン等に変わつ
て来ており、したがつて薄膜トランジスタの特性
の不安定性や信頼性の問題もかなり改善されて来
ている。
一方液晶デイスプレイは、低電圧振動で低消費
電力であると共に、小型薄型が容易であるために
時計、電卓等のデイスプレイとして定着してい
る。今後は表示容量の大きな液晶デイスプレイの
開発が望まれる。そのための一つの方法として、
各画素にアクテイブ素子（例えばダイオード、バ
リスタ、トランジスタ）を配置して液晶を駆動す
るいわゆるアクテイブマトリツクス駆動方式があ
る。アクテイブ素子として薄膜トランジスタを用
いたものは、大面積化が容易であるため、大容量
液晶デイスプレイに適している。
電力であると共に、小型薄型が容易であるために
時計、電卓等のデイスプレイとして定着してい
る。今後は表示容量の大きな液晶デイスプレイの
開発が望まれる。そのための一つの方法として、
各画素にアクテイブ素子（例えばダイオード、バ
リスタ、トランジスタ）を配置して液晶を駆動す
るいわゆるアクテイブマトリツクス駆動方式があ
る。アクテイブ素子として薄膜トランジスタを用
いたものは、大面積化が容易であるため、大容量
液晶デイスプレイに適している。
本発明は、薄膜トランジスタを用いた大容量液
晶デイスプレイの基板に関するものである。従来
の大容量液晶デイスプレイ用の薄膜トランジスタ
アクテイブマトリツクス基板の断面構造、平面図
及び回路図を第１図に示す。第１図のａは断面構
造図である。ｂは平面図であり、ｃは回路図であ
る。ｂのAA′で結ばれれた２点鎖線の断面が図ａ
である。図中の１は、ソーダガラスあるいは石英
等の透明ガラス基板である。２は薄膜トランジス
タのチヤンネル部分、３及び４は薄膜トランジス
タのソース拡散領域あるいはドレイン拡散領域で
ある。２〜４の領域はポリシリコンで構成しても
よいし、またアモルフアスシリコンで構成しても
よい。５は電圧保持用コンデンサーの一方の電極
となる導電薄膜であり、例えばドープドポリシリ
コン膜等で構成される。６は薄膜トランジスタの
ゲート酸化膜、７はゲート電極である。８は絶縁
膜、９はアルミニウム等の金属配線であり、また
１０はSnO2、ITO等の導電性透明膜である。第
１図ｂは、平面図であり、図中の一点鎖線にて囲
まれた領域が一画素分に相当する。図ａ及びｂか
らも明らかな如く、従来の薄膜トランジスタマト
リツクス基板は、薄膜トランジスタとコンデンサ
ーにて構成された画素回路が一画素を構成してい
る。第１図ｃは１画素分の回路図である。１１は
ソースライン、１２はゲートライン、１３は薄膜
トランジスタであり、１４は電圧保持用コンデン
サーである。１５は電圧保持用コンデンサーの共
通電極である。１６は液晶駆動電極である。この
ような従来の薄膜トランジスタマトリツクス基板
においては、電圧保持用コンデンサーを画素領域
内に構成するために、このコンデンサーの一画素
領域において占める面積が大きい場合において
は、次の様な点で大きな問題となる。すなわち、
この種の薄膜トランジスタマトリツクス基板を液
晶表示パネル用基板として用いる場合、薄膜トラ
ンジスタマトリツクス基板上では、光を遮る部分
を少なくすることが望ましい。もし光を遮る部分
が多いと、液晶表示パネルは受光型表示パネルで
あるために暗い表示となつてしまう。従来の薄膜
トランジスタマトリツクス基板は、第１図ｂの平
面図においても明らかな如く、電圧保持用コンデ
ンサーが一画素領域のかなりの部分を占るため
に、液晶表示パネルに用いた場合、暗い表示とな
つてしまう。コンデンサー電極として透明導電膜
を用いれば良いが製造工程がかなり長くなりコス
ト高となる。
晶デイスプレイの基板に関するものである。従来
の大容量液晶デイスプレイ用の薄膜トランジスタ
アクテイブマトリツクス基板の断面構造、平面図
及び回路図を第１図に示す。第１図のａは断面構
造図である。ｂは平面図であり、ｃは回路図であ
る。ｂのAA′で結ばれれた２点鎖線の断面が図ａ
である。図中の１は、ソーダガラスあるいは石英
等の透明ガラス基板である。２は薄膜トランジス
タのチヤンネル部分、３及び４は薄膜トランジス
タのソース拡散領域あるいはドレイン拡散領域で
ある。２〜４の領域はポリシリコンで構成しても
よいし、またアモルフアスシリコンで構成しても
よい。５は電圧保持用コンデンサーの一方の電極
となる導電薄膜であり、例えばドープドポリシリ
コン膜等で構成される。６は薄膜トランジスタの
ゲート酸化膜、７はゲート電極である。８は絶縁
膜、９はアルミニウム等の金属配線であり、また
１０はSnO2、ITO等の導電性透明膜である。第
１図ｂは、平面図であり、図中の一点鎖線にて囲
まれた領域が一画素分に相当する。図ａ及びｂか
らも明らかな如く、従来の薄膜トランジスタマト
リツクス基板は、薄膜トランジスタとコンデンサ
ーにて構成された画素回路が一画素を構成してい
る。第１図ｃは１画素分の回路図である。１１は
ソースライン、１２はゲートライン、１３は薄膜
トランジスタであり、１４は電圧保持用コンデン
サーである。１５は電圧保持用コンデンサーの共
通電極である。１６は液晶駆動電極である。この
ような従来の薄膜トランジスタマトリツクス基板
においては、電圧保持用コンデンサーを画素領域
内に構成するために、このコンデンサーの一画素
領域において占める面積が大きい場合において
は、次の様な点で大きな問題となる。すなわち、
この種の薄膜トランジスタマトリツクス基板を液
晶表示パネル用基板として用いる場合、薄膜トラ
ンジスタマトリツクス基板上では、光を遮る部分
を少なくすることが望ましい。もし光を遮る部分
が多いと、液晶表示パネルは受光型表示パネルで
あるために暗い表示となつてしまう。従来の薄膜
トランジスタマトリツクス基板は、第１図ｂの平
面図においても明らかな如く、電圧保持用コンデ
ンサーが一画素領域のかなりの部分を占るため
に、液晶表示パネルに用いた場合、暗い表示とな
つてしまう。コンデンサー電極として透明導電膜
を用いれば良いが製造工程がかなり長くなりコス
ト高となる。
本発明はかかる従来の薄膜トランジスタマトリ
ツクス基板の欠点を解消するために発明されたも
のであり、その具体的な実施例を第２図に示す。
第２図ａは本発明による薄膜トランジスタマトリ
ツクス基板上の一画素領域（一点鎖線にて囲また
た領域）を示す平面図であり、第２図ｂは回路図
である。図から明らかな如く、本発明の薄膜トラ
ンジスタマトリツクス基板においては、電圧保持
用コンデンサーが独立に作り込まれていない。す
なわち電圧保持用コンデンサーは、薄膜トランジ
スタのドレイン電極パツドと、一行手前のゲート
ラインとの間の容量にて形成している。図中の１
７はゲートライン、１８はソースラインである。
１９はドレイン電極パツドであり、薄膜トランジ
スタのドレイン電極と接続された液晶駆動電極で
ある。図から明らかな如く、ドレイン電極パツド
１９と、一行手前のゲートライン１７とはオーバ
ーラツプしており、この間にはさまれた絶縁膜が
コンデンサーの誘電膜として働く。第２図ｂは等
価回路である。図中の１１〜１３及び１６は第１
図ｃ中の番号と対応している。図中の２０は本発
明による電圧保持用コンデンサーである。一般に
画素表示用のポケツトタイプの液晶表示パネルを
考えた場合においては、一画素のサイズは100μm
□ から200μm□ となる。このサイズは、画像の分
解能として決められる値である。したがつてこの
領域内に薄膜トランジスタを１個形成するにして
も出来るだけ薄膜トランジスタの占める面積を小
さくしないと、前述した如く、光が遮られて表示
が暗くなる。この様な理由からゲートラインにし
ろソースラインにしろ出来るだけ細いラインとし
て構成することになる。例えば10〜20μmの幅が
適当であろう。しかし今、仮りにゲートラインの
幅を10μmとすると、一つの画素サイズが200μm
□ の場合には、ドレイン電極パツドとゲートライ
ンのオーバーラツプ面積は2000μm2となり、従来
のSiO2（例えば気相成長法による）にて1μmの絶
縁膜を用いた場合、電圧保持用コンデンサーの容
量は約0.06PFとなり、液晶を16msecの時間駆動
するには不十分となる。液晶を16msec、（TV画
像表示の場合においてはフレーム周期は約
16msecである。）の間駆動するのに必要な電圧保
持用コンデンサーの容量は、薄膜トランジスタの
OFF時のリーク電流に依存するが約1.0PFは必要
である。
ツクス基板の欠点を解消するために発明されたも
のであり、その具体的な実施例を第２図に示す。
第２図ａは本発明による薄膜トランジスタマトリ
ツクス基板上の一画素領域（一点鎖線にて囲また
た領域）を示す平面図であり、第２図ｂは回路図
である。図から明らかな如く、本発明の薄膜トラ
ンジスタマトリツクス基板においては、電圧保持
用コンデンサーが独立に作り込まれていない。す
なわち電圧保持用コンデンサーは、薄膜トランジ
スタのドレイン電極パツドと、一行手前のゲート
ラインとの間の容量にて形成している。図中の１
７はゲートライン、１８はソースラインである。
１９はドレイン電極パツドであり、薄膜トランジ
スタのドレイン電極と接続された液晶駆動電極で
ある。図から明らかな如く、ドレイン電極パツド
１９と、一行手前のゲートライン１７とはオーバ
ーラツプしており、この間にはさまれた絶縁膜が
コンデンサーの誘電膜として働く。第２図ｂは等
価回路である。図中の１１〜１３及び１６は第１
図ｃ中の番号と対応している。図中の２０は本発
明による電圧保持用コンデンサーである。一般に
画素表示用のポケツトタイプの液晶表示パネルを
考えた場合においては、一画素のサイズは100μm
□ から200μm□ となる。このサイズは、画像の分
解能として決められる値である。したがつてこの
領域内に薄膜トランジスタを１個形成するにして
も出来るだけ薄膜トランジスタの占める面積を小
さくしないと、前述した如く、光が遮られて表示
が暗くなる。この様な理由からゲートラインにし
ろソースラインにしろ出来るだけ細いラインとし
て構成することになる。例えば10〜20μmの幅が
適当であろう。しかし今、仮りにゲートラインの
幅を10μmとすると、一つの画素サイズが200μm
□ の場合には、ドレイン電極パツドとゲートライ
ンのオーバーラツプ面積は2000μm2となり、従来
のSiO2（例えば気相成長法による）にて1μmの絶
縁膜を用いた場合、電圧保持用コンデンサーの容
量は約0.06PFとなり、液晶を16msecの時間駆動
するには不十分となる。液晶を16msec、（TV画
像表示の場合においてはフレーム周期は約
16msecである。）の間駆動するのに必要な電圧保
持用コンデンサーの容量は、薄膜トランジスタの
OFF時のリーク電流に依存するが約1.0PFは必要
である。
本発明の他の実施例は、従来配線間の絶越膜と
して多く用いられていたSiO2の代りにもつと誘
電率の高い絶縁膜を用いることにより電圧保持用
コンデンサーの容量を高めることにある。例えば
誘電率が約10のY2O3を用いると、SiO2の誘電率
の３倍の容量が得られ、また誘電率がそれぞれ、
25及び90のTa2O5及びTiO2を用いた場合には、
やはり同じ膜厚及び同じ面積で10倍及び30倍の容
量が得られる。したがつてゲートラインとドレイ
ン電極パツドの間の絶縁膜をSiO2から、Y2O3、
Ta2O5あるいはTiO2に変えるだけで、大きな容
量をもつ電圧保持用コンデンサーが構成出来る。
この電圧保持用コンデンサーの容量が大きいと、
液晶表示パネルの一画素を駆動する実効電圧が大
きくなるために、コントラストが高く、しかも階
調表示も十分な表示品質をもつ液晶パネルが実現
出来るため、本発明は、画像表示用液晶デイスプ
レイの駆動基板として、大変有望である。
して多く用いられていたSiO2の代りにもつと誘
電率の高い絶縁膜を用いることにより電圧保持用
コンデンサーの容量を高めることにある。例えば
誘電率が約10のY2O3を用いると、SiO2の誘電率
の３倍の容量が得られ、また誘電率がそれぞれ、
25及び90のTa2O5及びTiO2を用いた場合には、
やはり同じ膜厚及び同じ面積で10倍及び30倍の容
量が得られる。したがつてゲートラインとドレイ
ン電極パツドの間の絶縁膜をSiO2から、Y2O3、
Ta2O5あるいはTiO2に変えるだけで、大きな容
量をもつ電圧保持用コンデンサーが構成出来る。
この電圧保持用コンデンサーの容量が大きいと、
液晶表示パネルの一画素を駆動する実効電圧が大
きくなるために、コントラストが高く、しかも階
調表示も十分な表示品質をもつ液晶パネルが実現
出来るため、本発明は、画像表示用液晶デイスプ
レイの駆動基板として、大変有望である。
第３図は本発明による他の実施例を示す。前実
施例においては、電圧保持用コンデンサーの容量
を大きくするために、絶縁膜の膜厚及び面積を変
えずに、誘電率の高い絶縁膜を用いることに特徴
があつたが本実施例においては、ホトプロセスを
一工程導入することにより、絶縁膜の膜厚を薄く
して容量を大きくしているところに特徴がある。
第３図中の２１が、ホトエツチングによつて局部
的に薄くした容量部分である。例えば電圧保持用
コンデンサーの面積は2000μm2として絶縁膜を
SiO2とし、膜厚を600Åとすると容量は1.0PFと
なる。
施例においては、電圧保持用コンデンサーの容量
を大きくするために、絶縁膜の膜厚及び面積を変
えずに、誘電率の高い絶縁膜を用いることに特徴
があつたが本実施例においては、ホトプロセスを
一工程導入することにより、絶縁膜の膜厚を薄く
して容量を大きくしているところに特徴がある。
第３図中の２１が、ホトエツチングによつて局部
的に薄くした容量部分である。例えば電圧保持用
コンデンサーの面積は2000μm2として絶縁膜を
SiO2とし、膜厚を600Åとすると容量は1.0PFと
なる。
上述の如く本発明は、一対の基板内に液晶が封
入され、該基板の一方の基板上には、画素電極、
該画素電極に接続されてなる薄膜トランジスタ、
該該薄膜トランジスタのソース電極にデータ信号
を供給してなるソースライン、該薄膜トランジス
タのゲート電極にゲート信号を供給してなるゲー
トラインからなる液晶表示装置において、該ゲー
トライン上には第１誘電絶縁膜を介して該画素電
極の一部領域が被覆形成され、該画素電極の他部
領域下には第２誘電絶縁膜が形成され、該第１誘
電絶縁膜は該第２誘電絶縁膜よりも薄くしてなる
ようにしたから容量形成のための電極をわざわざ
設ける必要はなくしかも薄膜の誘電絶縁膜によつ
てゲートラインの幅を細くしても十分な容量を得
ることができる効果を有するものである。
入され、該基板の一方の基板上には、画素電極、
該画素電極に接続されてなる薄膜トランジスタ、
該該薄膜トランジスタのソース電極にデータ信号
を供給してなるソースライン、該薄膜トランジス
タのゲート電極にゲート信号を供給してなるゲー
トラインからなる液晶表示装置において、該ゲー
トライン上には第１誘電絶縁膜を介して該画素電
極の一部領域が被覆形成され、該画素電極の他部
領域下には第２誘電絶縁膜が形成され、該第１誘
電絶縁膜は該第２誘電絶縁膜よりも薄くしてなる
ようにしたから容量形成のための電極をわざわざ
設ける必要はなくしかも薄膜の誘電絶縁膜によつ
てゲートラインの幅を細くしても十分な容量を得
ることができる効果を有するものである。
第１図は従来の薄膜トランジスタマトリツクス
基板の説明図、第２図及び第３図は本発明による
薄膜トランジスタマトリツクス基板の平面図及び
回路図。 １：ガラス板、２：薄膜トランジスタのチヤン
ネル部、３：薄膜トランジスタのソース拡散領
域、４：薄膜トランジスタのドレイン拡散領域、
５：電圧保持用コンデンサー電極、６：ゲート酸
化膜、７：ゲート電極、８：絶縁膜、９：アルミ
ニウム配線、１０：透明導電膜、１１：ソースラ
イン、１２：ゲートライン、１３：薄膜トランジ
スタ、１４：電圧保持コンデンサー、１５：電圧
保持コンデンサー共通電極、１６：液晶駆動電
極、１７：ゲートライン、１８：ソースライン、
１９：液晶駆動電極（ドレイン電極パツド）、２
０：電圧保持用コンデンサー、２１：局部的に膜
厚が薄い領域。
基板の説明図、第２図及び第３図は本発明による
薄膜トランジスタマトリツクス基板の平面図及び
回路図。 １：ガラス板、２：薄膜トランジスタのチヤン
ネル部、３：薄膜トランジスタのソース拡散領
域、４：薄膜トランジスタのドレイン拡散領域、
５：電圧保持用コンデンサー電極、６：ゲート酸
化膜、７：ゲート電極、８：絶縁膜、９：アルミ
ニウム配線、１０：透明導電膜、１１：ソースラ
イン、１２：ゲートライン、１３：薄膜トランジ
スタ、１４：電圧保持コンデンサー、１５：電圧
保持コンデンサー共通電極、１６：液晶駆動電
極、１７：ゲートライン、１８：ソースライン、
１９：液晶駆動電極（ドレイン電極パツド）、２
０：電圧保持用コンデンサー、２１：局部的に膜
厚が薄い領域。
Claims (1)
- １ 一対の基板内に液晶が封入され、該基板の一
方の基板上には、画素電極、該画素電極に接続さ
れてなる薄膜トランジスタ、該薄膜トランジスタ
のソース電極にデータ信号を供給してなるソース
ライン、該薄膜トランジスタのゲート電極にゲー
ト信号を供給してなるゲートラインからなる液晶
表示装置において、該ゲートライン上には第１誘
電絶縁膜を介して該画素電極の一部領域が被覆形
成され、該画素電極の他部領域下には第２誘電絶
縁膜が形成され、該第１誘電絶縁膜は該第２誘電
絶縁膜よりも薄くしてなることを特徴とする液晶
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20488281A JPS58106860A (ja) | 1981-12-18 | 1981-12-18 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20488281A JPS58106860A (ja) | 1981-12-18 | 1981-12-18 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58106860A JPS58106860A (ja) | 1983-06-25 |
| JPH0239103B2 true JPH0239103B2 (ja) | 1990-09-04 |
Family
ID=16497954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20488281A Granted JPS58106860A (ja) | 1981-12-18 | 1981-12-18 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58106860A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2584290B2 (ja) * | 1988-09-19 | 1997-02-26 | 三洋電機株式会社 | 液晶表示装置の製造方法 |
| DE69022010T2 (de) | 1989-12-22 | 1996-04-18 | Philips Electronics Nv | Elektrooptische Anzeigevorrichtung mit aktiver Matrix und Speicherkondensatoren sowie Farbprojektionsapparat, der diese verwendet. |
| US5305128A (en) * | 1989-12-22 | 1994-04-19 | North American Philips Corporation | Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same |
| JPH06208132A (ja) * | 1990-03-24 | 1994-07-26 | Sony Corp | 液晶表示装置 |
| KR100430232B1 (ko) | 1998-12-21 | 2004-12-31 | 엘지.필립스 엘시디 주식회사 | 액정표시장치및액정표시장치의축적캐패시터 |
| JP2006053267A (ja) * | 2004-08-10 | 2006-02-23 | Sony Corp | 表示装置およびその製造方法 |
| WO2013080260A1 (ja) * | 2011-11-30 | 2013-06-06 | パナソニック株式会社 | 半導体装置及び表示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621193A (en) * | 1979-07-30 | 1981-02-27 | Sharp Kk | Drive method of liquid crystal display unit |
-
1981
- 1981-12-18 JP JP20488281A patent/JPS58106860A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621193A (en) * | 1979-07-30 | 1981-02-27 | Sharp Kk | Drive method of liquid crystal display unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58106860A (ja) | 1983-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3708637B2 (ja) | 液晶表示装置 | |
| EP0338822B1 (en) | A liquid crystal active-matrix display device | |
| US5159477A (en) | Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line | |
| JP2800956B2 (ja) | アクティブマトリクス基板 | |
| US4778258A (en) | Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays | |
| US5231039A (en) | Method of fabricating a liquid crystal display device | |
| US5087113A (en) | Liquid crystal display device | |
| JPS6045219A (ja) | アクテイブマトリクス型表示装置 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP4179800B2 (ja) | 表示装置及びその製造方法 | |
| JP2682997B2 (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
| US5491571A (en) | Liquid crystal display including electrodes and driver devices integrally formed in monocrystalline semiconductor layer | |
| JPH03280018A (ja) | 液晶表示装置及びその製造方法 | |
| EP0347117B1 (en) | An active-matrix display device | |
| JP2584290B2 (ja) | 液晶表示装置の製造方法 | |
| JP2667304B2 (ja) | アクティブマトリクス基板 | |
| JPH0239103B2 (ja) | ||
| US6894755B2 (en) | Liquid crystal display device integrating driving circuit on matrix substrate | |
| US6046063A (en) | Method of manufacturing liquid crystal display | |
| JPH05216067A (ja) | 薄膜トランジスタアレイ | |
| JPH0332231B2 (ja) | ||
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP2628072B2 (ja) | 液晶表示装置およびその製造方法 | |
| JP2838612B2 (ja) | 光弁装置とその製造方法 | |
| JPS6112271B2 (ja) |