JPH0332231B2 - - Google Patents
Info
- Publication number
- JPH0332231B2 JPH0332231B2 JP56204883A JP20488381A JPH0332231B2 JP H0332231 B2 JPH0332231 B2 JP H0332231B2 JP 56204883 A JP56204883 A JP 56204883A JP 20488381 A JP20488381 A JP 20488381A JP H0332231 B2 JPH0332231 B2 JP H0332231B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- film
- capacitor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010408 film Substances 0.000 claims description 36
- 239000010409 thin film Substances 0.000 claims description 21
- 239000003990 capacitor Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 4
- 239000011159 matrix material Substances 0.000 description 14
- 239000010410 layer Substances 0.000 description 12
- 238000001259 photo etching Methods 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000014759 maintenance of location Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は、薄膜素子により形成された、液晶表
示体駆動用アクテイブマトリクス基板に関する。
示体駆動用アクテイブマトリクス基板に関する。
最近、画像表示を目的とした液晶表示体駆動用
アクテイブマトリクス基板の開発が各所で行われ
ている。特に、透明基板（石英ガラス等）上に薄
膜トランジスタ（以下、TETと略記）を形成し
てこれをスイツチングトランジスタとして用いる
方式のものが注目されている。アクテイブマトリ
クス方式による画像表示の一画素に相当する基本
構成単位を第１図に示す。同図において、１０
１，１０２はそれぞれ、ｉ行目、ｉ＋１行目のＸ
側配線（ゲート配線）を、１０３はｊ列目のＹ側
配線（データ線）を示す。また、１０４はｉ行ｊ
列のスイツチング用TETを、１０５はアクテイ
ブマトリクス基板内に作り込まれた電荷保持用キ
ヤパシタを、１０６は液晶表示体に相当するキヤ
パシタを示す。同図に示すアクテイブマトリクス
基板は、従来、第２図ｅのような断面構造をして
おり、第２図ａ〜ｅに示すごとき工程で製造され
ていた。まず、透明基板（石英ガラス等）２０１
上にCVD法でSiO2膜２０２を堆積（デポジシヨ
ン）した後、第一のシリコン薄膜を堆積しホトエ
ツチによりパターニングを行つてシリコン薄膜の
島２０３を形成する。（第２図ａ）前記シリコン
薄膜の表面を酸化してゲート酸化膜２０４を形成
し、更に、第二のシリコン薄膜層２０５をCVD
法で形成する。（第２図ｂ）前記第二のシリコン
薄膜層をホトエツチによりパターニングした後、
イオン打込みまたは熱拡散によつて不純物ドープ
を行う。２０５及び２０６の部分に不純物がドー
プされる。（第２図ｃ）層間絶縁膜（SiO2膜等）
２０７をCVD法により堆積させた後、ホトエツ
チによりコンタクトホール２０８を形成する。更
に、配線金属層２０９（アルミ等）をスパツタま
たは蒸着により形成し、ホトエツチによるパター
ニングを行う。（第２図ｄ）液晶駆動電極層
（ITO等）２１０を形成し、ホトエツチによるパ
ターニングを行う。以上でアクテイブマトリクス
基板が完成する。（第２図ｅ）第２図ｅにおいて
２１１の部分にスイツチング用FET（第１図の１
０４）を形成しており、２１２の部分に電荷保持
用キヤパシタ（第１図の１０５）を形成してい
る。
アクテイブマトリクス基板の開発が各所で行われ
ている。特に、透明基板（石英ガラス等）上に薄
膜トランジスタ（以下、TETと略記）を形成し
てこれをスイツチングトランジスタとして用いる
方式のものが注目されている。アクテイブマトリ
クス方式による画像表示の一画素に相当する基本
構成単位を第１図に示す。同図において、１０
１，１０２はそれぞれ、ｉ行目、ｉ＋１行目のＸ
側配線（ゲート配線）を、１０３はｊ列目のＹ側
配線（データ線）を示す。また、１０４はｉ行ｊ
列のスイツチング用TETを、１０５はアクテイ
ブマトリクス基板内に作り込まれた電荷保持用キ
ヤパシタを、１０６は液晶表示体に相当するキヤ
パシタを示す。同図に示すアクテイブマトリクス
基板は、従来、第２図ｅのような断面構造をして
おり、第２図ａ〜ｅに示すごとき工程で製造され
ていた。まず、透明基板（石英ガラス等）２０１
上にCVD法でSiO2膜２０２を堆積（デポジシヨ
ン）した後、第一のシリコン薄膜を堆積しホトエ
ツチによりパターニングを行つてシリコン薄膜の
島２０３を形成する。（第２図ａ）前記シリコン
薄膜の表面を酸化してゲート酸化膜２０４を形成
し、更に、第二のシリコン薄膜層２０５をCVD
法で形成する。（第２図ｂ）前記第二のシリコン
薄膜層をホトエツチによりパターニングした後、
イオン打込みまたは熱拡散によつて不純物ドープ
を行う。２０５及び２０６の部分に不純物がドー
プされる。（第２図ｃ）層間絶縁膜（SiO2膜等）
２０７をCVD法により堆積させた後、ホトエツ
チによりコンタクトホール２０８を形成する。更
に、配線金属層２０９（アルミ等）をスパツタま
たは蒸着により形成し、ホトエツチによるパター
ニングを行う。（第２図ｄ）液晶駆動電極層
（ITO等）２１０を形成し、ホトエツチによるパ
ターニングを行う。以上でアクテイブマトリクス
基板が完成する。（第２図ｅ）第２図ｅにおいて
２１１の部分にスイツチング用FET（第１図の１
０４）を形成しており、２１２の部分に電荷保持
用キヤパシタ（第１図の１０５）を形成してい
る。
このように従来法により形成された電荷保持用
キヤパシタは、主に次の二つの理由−(1)ゲート配
線（第１図１０１，１０２）とデータ配線（第１
図１０３）との間のリークを防ぐと共に耐圧を確
保するため層間絶縁膜（第２図２０７）の膜厚は
10000Å程度と厚くしてはならない。(2)液晶デイ
スプレイを透過形とするために、光を通しにくい
シリコン薄膜（第２図２０５）が占める面積はで
きるだけ小さくしなくてはならない。従つて、キ
ヤパシタ面積は小さくなる。−によりその容量値
ある程度以上大きくすることはできない。（−画
素25000μm2の場合、最大0.2〜0.3PF）現在、比較
的簡単で安価な工程により得られるTFTのオフ
電流と液晶のリーク電流との総和の下限値が
100PA〜500PAであることを考えると十分な表示
性能を有する画像デイスプレイを得るためには、
前記電荷保持用キヤパシタ（第１図１０５）の容
量値を現状の10倍程度（一画素25000μm2の場合、
2PF程度）とする必要がある。
キヤパシタは、主に次の二つの理由−(1)ゲート配
線（第１図１０１，１０２）とデータ配線（第１
図１０３）との間のリークを防ぐと共に耐圧を確
保するため層間絶縁膜（第２図２０７）の膜厚は
10000Å程度と厚くしてはならない。(2)液晶デイ
スプレイを透過形とするために、光を通しにくい
シリコン薄膜（第２図２０５）が占める面積はで
きるだけ小さくしなくてはならない。従つて、キ
ヤパシタ面積は小さくなる。−によりその容量値
ある程度以上大きくすることはできない。（−画
素25000μm2の場合、最大0.2〜0.3PF）現在、比較
的簡単で安価な工程により得られるTFTのオフ
電流と液晶のリーク電流との総和の下限値が
100PA〜500PAであることを考えると十分な表示
性能を有する画像デイスプレイを得るためには、
前記電荷保持用キヤパシタ（第１図１０５）の容
量値を現状の10倍程度（一画素25000μm2の場合、
2PF程度）とする必要がある。
本発明の目的は、TFT及び薄膜キヤパシタの
製造工程を工夫することにより、上述の要求を満
たし、良好な表示性能を有する液晶表示用アクテ
イブマトリクス基板を提案することにある。
製造工程を工夫することにより、上述の要求を満
たし、良好な表示性能を有する液晶表示用アクテ
イブマトリクス基板を提案することにある。
以下に、図面（第３図ａ〜ｆ）を用いて本発明
の骨子を説明する。第３図ｆに本発明のアクテイ
ブマトリクス基板の断面構造を示す。同図におい
て、３５１はスイツチング用TFTであり、３５
２は電荷保持用キヤパシタである。第３図ｆのア
クテイブマトリクス基板を得るための製造工程の
一例を第３図ａ〜ｆに示す。第３図ａより第３図
ｃに至るまでの工程は、第２図ａ〜ｃに示した従
来工程と全く同じである。第３図ｃにおいて、３
０１は透明基板（石英ガラス等）、３０２はSiO2
膜、３０３は不純ドープが施されていない第一の
シリコン薄膜層、３０６は不純物ドーブが施され
た第一のシリコン薄膜層（TFTのソース・ドレ
イン）、３０４はTFTのゲート酸化膜である。ま
た、第二のシリコン薄膜層３０７，３０８はいず
れも不純物ドープが施されており、３０７は
TFTのゲートを形成し、３０８は電荷保持用キ
ヤパシタの一方の電極を形成している。第１図に
示すごとく、３０７はｉ行目ゲー配線を成してお
り、３０８はｉ＋１行目ゲート配線を成してい
る。次に、CVD法により全面に層間絶縁膜
（SiO2膜等）３０９を堆積する。更に、第二のシ
リコン薄膜３０８上の一部分３１０の層間絶縁膜
をホトエツチによつて取り除いた後、３０８の表
面を酸化することにより電荷保持用キヤパシタの
絶縁膜３１１を形成する。絶縁膜３１１の膜厚は
酸化温度、酸化時間により容易に制御できる。
尚、絶縁膜３１１は第二のシリコン薄膜層３０８
の表面酸化の代わりにCVD法によるSiO2膜の堆
積によつて形成することもできる。この場合も、
絶縁膜３１１の膜厚は堆積時間により容易に制御
可能である。（第３図ｄ）ホトエツチによりコン
タクトホール３１２，３１３を形成した後、配線
金属層（アルミ等）をスパツタまたは蒸着により
形成する。更に、ホトエツチによるパターニング
で配線パターン３１４，３１５を形成する。（第
３図ｅ）最後に、液晶駆動電極層（ITO等）を全
面に形成した後ホトエツチによるパターニングを
行つて液晶駆動電極３１６を得る。以上で本発明
のアクテイブマトリクス基板が完成する。（第３
図ｆ）第３図ｆにおいて、薄膜キヤパシタは第二
のシリコン薄膜層３０８と液晶駆動電極３１６と
の間に形成されている。キヤパシタ絶縁膜３１１
の膜厚を層間絶縁膜３０９の膜厚の十分の一程度
以下に形成することは極めて容易であり、これに
よつて、第２図ｅに示す従来のアクテイブマトリ
クス基板に比較して十倍以上の容量値を有する電
荷保持用キヤパシタを作り込むことが可能とな
る。しかも、製造に要する工程数及びコストは20
％程度の上昇に押さえられる。
の骨子を説明する。第３図ｆに本発明のアクテイ
ブマトリクス基板の断面構造を示す。同図におい
て、３５１はスイツチング用TFTであり、３５
２は電荷保持用キヤパシタである。第３図ｆのア
クテイブマトリクス基板を得るための製造工程の
一例を第３図ａ〜ｆに示す。第３図ａより第３図
ｃに至るまでの工程は、第２図ａ〜ｃに示した従
来工程と全く同じである。第３図ｃにおいて、３
０１は透明基板（石英ガラス等）、３０２はSiO2
膜、３０３は不純ドープが施されていない第一の
シリコン薄膜層、３０６は不純物ドーブが施され
た第一のシリコン薄膜層（TFTのソース・ドレ
イン）、３０４はTFTのゲート酸化膜である。ま
た、第二のシリコン薄膜層３０７，３０８はいず
れも不純物ドープが施されており、３０７は
TFTのゲートを形成し、３０８は電荷保持用キ
ヤパシタの一方の電極を形成している。第１図に
示すごとく、３０７はｉ行目ゲー配線を成してお
り、３０８はｉ＋１行目ゲート配線を成してい
る。次に、CVD法により全面に層間絶縁膜
（SiO2膜等）３０９を堆積する。更に、第二のシ
リコン薄膜３０８上の一部分３１０の層間絶縁膜
をホトエツチによつて取り除いた後、３０８の表
面を酸化することにより電荷保持用キヤパシタの
絶縁膜３１１を形成する。絶縁膜３１１の膜厚は
酸化温度、酸化時間により容易に制御できる。
尚、絶縁膜３１１は第二のシリコン薄膜層３０８
の表面酸化の代わりにCVD法によるSiO2膜の堆
積によつて形成することもできる。この場合も、
絶縁膜３１１の膜厚は堆積時間により容易に制御
可能である。（第３図ｄ）ホトエツチによりコン
タクトホール３１２，３１３を形成した後、配線
金属層（アルミ等）をスパツタまたは蒸着により
形成する。更に、ホトエツチによるパターニング
で配線パターン３１４，３１５を形成する。（第
３図ｅ）最後に、液晶駆動電極層（ITO等）を全
面に形成した後ホトエツチによるパターニングを
行つて液晶駆動電極３１６を得る。以上で本発明
のアクテイブマトリクス基板が完成する。（第３
図ｆ）第３図ｆにおいて、薄膜キヤパシタは第二
のシリコン薄膜層３０８と液晶駆動電極３１６と
の間に形成されている。キヤパシタ絶縁膜３１１
の膜厚を層間絶縁膜３０９の膜厚の十分の一程度
以下に形成することは極めて容易であり、これに
よつて、第２図ｅに示す従来のアクテイブマトリ
クス基板に比較して十倍以上の容量値を有する電
荷保持用キヤパシタを作り込むことが可能とな
る。しかも、製造に要する工程数及びコストは20
％程度の上昇に押さえられる。
以上のようなと発明により、以下のような効果
が得られる。
が得られる。
すなわち、
(a) 層間絶縁膜とは独立させた絶縁膜によつてコ
ンデンサを形成しているので、コンデンサの絶
縁膜の膜厚を容易に制御でき、従来に比べて十
倍以上の容量値が得られる。
ンデンサを形成しているので、コンデンサの絶
縁膜の膜厚を容易に制御でき、従来に比べて十
倍以上の容量値が得られる。
(b) トランジスタのチヤンネル領域には不純物を
ドープしないようにしたので、トランジスタの
off時におけるリーク電流を非常に低く抑えら
れ、TFTのON／OFF比が向上する。
ドープしないようにしたので、トランジスタの
off時におけるリーク電流を非常に低く抑えら
れ、TFTのON／OFF比が向上する。
(c) 薄膜トランジスタの半導体層を基板上に直接
形成せずに、基板上に形成された絶縁膜上に形
成したので、不純物をドープしない非単結晶領
域の基板からの汚染が防止できる。
形成せずに、基板上に形成された絶縁膜上に形
成したので、不純物をドープしない非単結晶領
域の基板からの汚染が防止できる。
第１図は、アクテイブマトリクス駆動方式によ
る液晶デイスプレイの一画素を説明するための
図。第２図ａ〜ｅは、従来の薄膜アクテイブマト
リクス基板及びその製造工程を説明するための
図。第３図ａ〜ｆは、本発明の薄膜アクテイブマ
トリクス基板及びその製造工程の一例を説明する
ための図。
る液晶デイスプレイの一画素を説明するための
図。第２図ａ〜ｅは、従来の薄膜アクテイブマト
リクス基板及びその製造工程を説明するための
図。第３図ａ〜ｆは、本発明の薄膜アクテイブマ
トリクス基板及びその製造工程の一例を説明する
ための図。
Claims (1)
- 【特許請求の範囲】 １ 薄膜トランジスタおよび電荷蓄積用コンデン
サを有する液晶表示装置の製造方法において、 基板上に絶縁膜を形成する工程、該絶縁膜上に
不純物がドープされていない非単結晶シリコン膜
を形成する工程、該非単結晶シリコン膜をパター
ニングする工程、該パターニングされた非単結晶
シリコン膜の表面にゲート絶縁膜を形成する工
程、該ゲート絶縁膜上にゲート電極を形成する工
程、該非単結晶シリコン膜のチヤンネル部以外に
不純物を導入する工程、該ゲート電極上に層間絶
縁膜を形成する工程、該基板上に形成された絶縁
膜上にコンデンサの下部電極を形成する工程、該
下部電極上に該層間絶縁膜よりも薄いコンデンサ
絶縁膜を形成する工程、該コンデンサ絶縁膜上に
透明電極を形成する工程からなることを特徴とす
る液晶表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20488381A JPS58106861A (ja) | 1981-12-18 | 1981-12-18 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20488381A JPS58106861A (ja) | 1981-12-18 | 1981-12-18 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58106861A JPS58106861A (ja) | 1983-06-25 |
| JPH0332231B2 true JPH0332231B2 (ja) | 1991-05-10 |
Family
ID=16497970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20488381A Granted JPS58106861A (ja) | 1981-12-18 | 1981-12-18 | 液晶表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58106861A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2794678B2 (ja) | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| US5468987A (en) * | 1991-03-06 | 1995-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP2868168B2 (ja) * | 1991-08-23 | 1999-03-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2845303B2 (ja) * | 1991-08-23 | 1999-01-13 | 株式会社 半導体エネルギー研究所 | 半導体装置とその作製方法 |
| US5485019A (en) * | 1992-02-05 | 1996-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| TW223178B (en) * | 1992-03-27 | 1994-05-01 | Semiconductor Energy Res Co Ltd | Semiconductor device and its production method |
| TW403972B (en) | 1993-01-18 | 2000-09-01 | Semiconductor Energy Lab | Method of fabricating mis semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5375785A (en) * | 1976-12-16 | 1978-07-05 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
-
1981
- 1981-12-18 JP JP20488381A patent/JPS58106861A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5375785A (en) * | 1976-12-16 | 1978-07-05 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58106861A (ja) | 1983-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6414345B1 (en) | Semiconductor device including active matrix circuit | |
| JPH07104312A (ja) | 液晶表示装置の製造方法 | |
| JPH11121763A (ja) | アクティブマトリクス表示装置 | |
| JP3173747B2 (ja) | 半導体装置の製造方法 | |
| JPH09283765A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0332231B2 (ja) | ||
| JP3602279B2 (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| JPH10142636A (ja) | アクティブマトリクス型表示回路 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPH03790B2 (ja) | ||
| JPH08330593A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0792491A (ja) | アクティブマトリクス表示装置用薄膜トランジスタ基板 | |
| JPS6273669A (ja) | 薄膜トランジスタ装置の製造方法 | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH0239103B2 (ja) | ||
| JPH0682834A (ja) | アクティブマトリクスパネル | |
| JPH0244769A (ja) | 薄膜トランジスタ | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR100489167B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JPH0411226A (ja) | 表示装置の製造方法 | |
| JP2003270666A (ja) | 液晶ディスプレイの製造法 | |
| JPS641053B2 (ja) | ||
| JPH0338751B2 (ja) | ||
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 |