JPS58106861A - 液晶表示装置の製造方法 - Google Patents
液晶表示装置の製造方法Info
- Publication number
- JPS58106861A JPS58106861A JP20488381A JP20488381A JPS58106861A JP S58106861 A JPS58106861 A JP S58106861A JP 20488381 A JP20488381 A JP 20488381A JP 20488381 A JP20488381 A JP 20488381A JP S58106861 A JPS58106861 A JP S58106861A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- capacitor
- active matrix
- film
- matrix substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 title claims description 17
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 10
- 239000004973 liquid crystal related substance Substances 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 230000014759 maintenance of location Effects 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 2
- 239000010408 film Substances 0.000 abstract description 20
- 239000010410 layer Substances 0.000 abstract description 14
- 239000010409 thin film Substances 0.000 abstract description 10
- 238000001259 photo etching Methods 0.000 abstract description 9
- 238000000151 deposition Methods 0.000 abstract description 4
- 230000003647 oxidation Effects 0.000 abstract description 4
- 238000007254 oxidation reaction Methods 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 230000001590 oxidative effect Effects 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- LFVLUOAHQIVABZ-UHFFFAOYSA-N Iodofenphos Chemical compound COP(=S)(OC)OC1=CC(Cl)=C(I)C=C1Cl LFVLUOAHQIVABZ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 210000003127 knee Anatomy 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明社、薄膜素子によ)形成されえ、液晶表示体駆動
用アクティブマトリクス基板に関すゐ。
用アクティブマトリクス基板に関すゐ。
最近、iit*表示を目的、とじ九液晶表示体駆動用ア
クティブ−v)リクス基板の開発が各所で行われている
。41に、透明基1j(石英ガラスl1l)上に薄膜ト
ランジスタC以下、〒1テと略記)を形成してヒれをス
イッチングトランジスタとして用いる方式O%Oが注目
されている。アクティブマトリクス基板による画像表示
の一画素に相当する基本構成単位を第1図に示す、同図
において、101 。
クティブ−v)リクス基板の開発が各所で行われている
。41に、透明基1j(石英ガラスl1l)上に薄膜ト
ランジスタC以下、〒1テと略記)を形成してヒれをス
イッチングトランジスタとして用いる方式O%Oが注目
されている。アクティブマトリクス基板による画像表示
の一画素に相当する基本構成単位を第1図に示す、同図
において、101 。
101社それぞれ、(行目、(+1100I側配線(ゲ
ート配線)を、103はj列目のY側配IN(データI
I)を示す。また、104は1行j列のスイッチング用
〒ν!を、10Bはアクティブマトリクス基板内に作)
込壇れ九電荷保持用キャパシタを、106は液晶表示体
に相当するキャパシタを示す、同図に示ナアタテイプマ
トリクス基板は、従来、第2閣1gl0ような断面構造
をしており、第1II(−〜(−1に示すごときニーで
製造されていた。
ート配線)を、103はj列目のY側配IN(データI
I)を示す。また、104は1行j列のスイッチング用
〒ν!を、10Bはアクティブマトリクス基板内に作)
込壇れ九電荷保持用キャパシタを、106は液晶表示体
に相当するキャパシタを示す、同図に示ナアタテイプマ
トリクス基板は、従来、第2閣1gl0ような断面構造
をしており、第1II(−〜(−1に示すごときニーで
製造されていた。
第1ず、遼―基歇C石英ガラス等)201上にCVD*
−tIa 40s W1201 tjllk積(fホシ
シs ン)し友後、第一〇多結晶シリコンを堆積しホト
エッチによ)パターニングを行って多結晶シリコンの島
!Osを廖威する。(第2図gaS )前記多結晶シリ
;70表面を酸化してゲート酸化lI204を形成し、
更に1第二の多結晶シリコン層205をCVD法で形成
する。(第2図161 )前記第二の多結晶シリコン層
をホトエッチによルパター二ングした後、イオン打込み
まえは熱拡散によって不純物ドープを行う。205及び
2060部分に不純物がドープされる。(第2図161
)層間絶IjIklI(840m11等)207をc
vD法Kjl堆11tせ*後ホトエッチによ〉コンタク
トホール208を形成する。更に1配線金属層2o9(
アルミ等)をスパッタtえは蒸着により形成し、ホトエ
ッチによるパターニングを行う、(第2図1dl )液
晶駆動電極層(Xテ0等)21oを形成し、ホトエッチ
によるパターニングを行う0以上でアクティブ!トリク
ス基板が兜成する。(第2 II (gll ) II
2図(glにおいて2110部分にスイッチング用1
1?(第1図の104)を形成しておj、2120部分
に電荷保持用キャパシタ(第1図の105)を形成して
いる。
−tIa 40s W1201 tjllk積(fホシ
シs ン)し友後、第一〇多結晶シリコンを堆積しホト
エッチによ)パターニングを行って多結晶シリコンの島
!Osを廖威する。(第2図gaS )前記多結晶シリ
;70表面を酸化してゲート酸化lI204を形成し、
更に1第二の多結晶シリコン層205をCVD法で形成
する。(第2図161 )前記第二の多結晶シリコン層
をホトエッチによルパター二ングした後、イオン打込み
まえは熱拡散によって不純物ドープを行う。205及び
2060部分に不純物がドープされる。(第2図161
)層間絶IjIklI(840m11等)207をc
vD法Kjl堆11tせ*後ホトエッチによ〉コンタク
トホール208を形成する。更に1配線金属層2o9(
アルミ等)をスパッタtえは蒸着により形成し、ホトエ
ッチによるパターニングを行う、(第2図1dl )液
晶駆動電極層(Xテ0等)21oを形成し、ホトエッチ
によるパターニングを行う0以上でアクティブ!トリク
ス基板が兜成する。(第2 II (gll ) II
2図(glにおいて2110部分にスイッチング用1
1?(第1図の104)を形成しておj、2120部分
に電荷保持用キャパシタ(第1図の105)を形成して
いる。
このように従来法により形成され九電荷保持用キャパシ
タは、主に次の二つの理由−(IIゲート配線(第1図
101,102)とデータ配M(第1図103)とO関
のリークを防ぐと共に耐圧を確保する丸め層間絶縁I!
(第2図207)の膜厚は100001@度と厚くしな
くてはならない、(211E晶デイスプレイを透過形と
するために1光を通しK〈い多結晶シリコン(第2図2
05)が占める面積拡できるだけ小さくしなくてはなら
ない。従って、キャパシタ面積は小さくなる。−によ〕
その容量値をある程度以上大゛きくすることはできない
。(一画素250G0 As諺の場合、最大0.2〜0
.3rν)II在、比較的簡単で安価な工11によシ得
られるi1テOオフ電流と液晶のリーク電流との総和の
下限値が100Pム−5001’ムであることを考える
と十分tk表示性能を有するiir*ディスプレイを得
る九めkは、前記電荷保持用中ヤパシタ(第1図1aS
)O容量値を現状om倍1度(一画素25000趨10
場舎、2111度)とする必要がある。
タは、主に次の二つの理由−(IIゲート配線(第1図
101,102)とデータ配M(第1図103)とO関
のリークを防ぐと共に耐圧を確保する丸め層間絶縁I!
(第2図207)の膜厚は100001@度と厚くしな
くてはならない、(211E晶デイスプレイを透過形と
するために1光を通しK〈い多結晶シリコン(第2図2
05)が占める面積拡できるだけ小さくしなくてはなら
ない。従って、キャパシタ面積は小さくなる。−によ〕
その容量値をある程度以上大゛きくすることはできない
。(一画素250G0 As諺の場合、最大0.2〜0
.3rν)II在、比較的簡単で安価な工11によシ得
られるi1テOオフ電流と液晶のリーク電流との総和の
下限値が100Pム−5001’ムであることを考える
と十分tk表示性能を有するiir*ディスプレイを得
る九めkは、前記電荷保持用中ヤパシタ(第1図1aS
)O容量値を現状om倍1度(一画素25000趨10
場舎、2111度)とする必要がある。
本lA1401的は、!1!及び薄膜キャパシタの製造
l1を工夫する仁とkよシ、上述の要求を満九し、良好
1に表示性能を有する液晶表示用アクティブ!トリクス
基板を提案することkある。
l1を工夫する仁とkよシ、上述の要求を満九し、良好
1に表示性能を有する液晶表示用アクティブ!トリクス
基板を提案することkある。
以下に1図If(第3図gm−φ)を用いて本発明の詳
細な説明する。第3図φに本発明のアクティブマトリタ
ス基板の断面構造を示す、同図において、351はスイ
ッチング用テνテであシ、352は電荷保持用キャパシ
タである。第3図φの7タテイプマトリクス基板を得る
ための製造l1の一例を第3図−1〜φに示す、第3図
1よ)第3図gglK至るまでO°工程は、第2図(α
1〜(6BK示し九従来ニーと全く同じである。第3図
4a1において、301Fi透明基板(石英ガラス勢)
、302は8(0雪膜、303は不純ドープが施されて
いない第一0多結晶シリコン層、3o6は不純物ドープ
が施され良路−の多結晶シリコン層(テν!のソース・
ドレイン)、304はテ1テ0ゲート酸化膜である。ま
た、第二〇多結晶シリコン層3o7゜308紘いずれも
不純物ドープが施されておシ、307は!1テのゲート
を形成し、3o8は電荷保持用キャパシタ〇一方の電極
を形成している。
細な説明する。第3図φに本発明のアクティブマトリタ
ス基板の断面構造を示す、同図において、351はスイ
ッチング用テνテであシ、352は電荷保持用キャパシ
タである。第3図φの7タテイプマトリクス基板を得る
ための製造l1の一例を第3図−1〜φに示す、第3図
1よ)第3図gglK至るまでO°工程は、第2図(α
1〜(6BK示し九従来ニーと全く同じである。第3図
4a1において、301Fi透明基板(石英ガラス勢)
、302は8(0雪膜、303は不純ドープが施されて
いない第一0多結晶シリコン層、3o6は不純物ドープ
が施され良路−の多結晶シリコン層(テν!のソース・
ドレイン)、304はテ1テ0ゲート酸化膜である。ま
た、第二〇多結晶シリコン層3o7゜308紘いずれも
不純物ドープが施されておシ、307は!1テのゲート
を形成し、3o8は電荷保持用キャパシタ〇一方の電極
を形成している。
第1図に示すとと(,307は1行目ゲート配線を成し
ておj、308は(+1行目ゲート配線を成している。
ておj、308は(+1行目ゲート配線を成している。
次に、CVD法により全面に層間絶縁膜(”(Ommり
309を堆積する。更に、第二の多結晶シリコン層30
8上の開部分3100層聞納縁談をホトエッチによって
取シ除いた後、3080表面を酸化することによp電荷
保持用キャパシタの絶縁ll311を形成する。絶縁l
l3110膜厚は酸化温度、酸化時間によ〕容易に制御
できる。尚、絶縁11311は第二〇多結晶シリコン層
30842)表面酸化の代わシにCVD法による8イ0
slIO堆積によって形成することもできる。
309を堆積する。更に、第二の多結晶シリコン層30
8上の開部分3100層聞納縁談をホトエッチによって
取シ除いた後、3080表面を酸化することによp電荷
保持用キャパシタの絶縁ll311を形成する。絶縁l
l3110膜厚は酸化温度、酸化時間によ〕容易に制御
できる。尚、絶縁11311は第二〇多結晶シリコン層
30842)表面酸化の代わシにCVD法による8イ0
slIO堆積によって形成することもできる。
仁の場合も、絶縁j13110m!厚は堆積時間により
容1に制御可能である。(第3511(d3)ホトエッ
チによ〉コンタクトホール312,313を形成した後
、配線金属層(アルミ等)をスパッタまたは蒸着によ)
形成する。更に、ホトエッチによるパターニングで配線
パターン314,315を形成する。(第1図101g
l )最後に1液晶駆動電極層(xyo等)を全面に形
成した後ホトエッチによるパターニングを行うて液晶駆
動電極316を得る。
容1に制御可能である。(第3511(d3)ホトエッ
チによ〉コンタクトホール312,313を形成した後
、配線金属層(アルミ等)をスパッタまたは蒸着によ)
形成する。更に、ホトエッチによるパターニングで配線
パターン314,315を形成する。(第1図101g
l )最後に1液晶駆動電極層(xyo等)を全面に形
成した後ホトエッチによるパターニングを行うて液晶駆
動電極316を得る。
以上で本発明のアクティブマトリクス基板が完成する。
(第3図C11)第3図φにおいて、薄膜キャパシタは
第二の多結晶シリコン層30gと液晶駆動電極316と
の関に形成されている。キャパシタ絶縁11311の膜
厚を層間絶縁膜309の膜厚の十分の一程度以下に形成
することは極めて容易であシ、これによって、第2図t
it K示す従来のアクティブマトリクス基板に比較し
て十分以上の容量値を有する電荷保持用キャパシタを作
夛込むことが可能となる。しかも、製造Kl!する工程
数及びコストは20118度の上昇に押さえられる。
第二の多結晶シリコン層30gと液晶駆動電極316と
の関に形成されている。キャパシタ絶縁11311の膜
厚を層間絶縁膜309の膜厚の十分の一程度以下に形成
することは極めて容易であシ、これによって、第2図t
it K示す従来のアクティブマトリクス基板に比較し
て十分以上の容量値を有する電荷保持用キャパシタを作
夛込むことが可能となる。しかも、製造Kl!する工程
数及びコストは20118度の上昇に押さえられる。
以上述べたごとく、本発明によればわずかな工薯数及び
コストの増加だけで一桁以上保持特性の優れたアクティ
ブマトリクス基板を得ることができる。更に、本発明の
アクティブマトリクス基板を用いるととKよって、!ν
丁の0N10ν1比を向上させる丸めの複雑で高価な工
程を加えることなしに高性能で安価な液晶iji倫ディ
スプレイを作ることが可能となる。
コストの増加だけで一桁以上保持特性の優れたアクティ
ブマトリクス基板を得ることができる。更に、本発明の
アクティブマトリクス基板を用いるととKよって、!ν
丁の0N10ν1比を向上させる丸めの複雑で高価な工
程を加えることなしに高性能で安価な液晶iji倫ディ
スプレイを作ることが可能となる。
第1図は、アクティブマトリクス駆動方式による液晶デ
ィスプレイの一画素を説明するための図。 第2図gal〜gmsは、従来の薄膜アクティブマトリ
クス基板及びその製造工程を説明するための図。 第3図Cml〜φは、本発明の薄膜アクティブマトリク
ス基板及びその製造工程の一例を説明するため0図。 以 上 出願人 株式会社−訪精工舎 手続補正書(自発) 昭和憧年3 月18 日 特許庁長官殿 1、事件の表示 昭和56年特許願第2・4B83号 3、補正をする者 手続補正書(自発) t 特#FIFtr4求の範囲を別紙の如く補正する。 2 明細書 21下から4行目 2頁下から5行目 2真下から2行目 1頁1行目 I 5II2行目〜同3行目 4真6行目 l 5頁13行目 5頁14行目 5頁16行目 6頁4行目 6頁9行目 711s行目 「多結晶シリコン」とあるt 「シリコン薄膜」に補正する。 以 上 代理人 最 上 膀 4I#llF請求の範囲 シリコン薄膜からなる薄膜M08トランジスタのゲー)
Kli&を嘔れ7を第1の電極と、液晶表示体電極KI
IIIされた第2の電極との間に絶縁膜が挾持されてな
る電荷保持用キャパシタtVし、該ゲート上に層間絶縁
膜を形成してなるアクティブマトリクス基板においで、
#電荷保持用キャパシタの絶縁膜は該層間絶縁膜よりも
薄−ことt−特徴とするアクティブマトリクス基橡。 以上
ィスプレイの一画素を説明するための図。 第2図gal〜gmsは、従来の薄膜アクティブマトリ
クス基板及びその製造工程を説明するための図。 第3図Cml〜φは、本発明の薄膜アクティブマトリク
ス基板及びその製造工程の一例を説明するため0図。 以 上 出願人 株式会社−訪精工舎 手続補正書(自発) 昭和憧年3 月18 日 特許庁長官殿 1、事件の表示 昭和56年特許願第2・4B83号 3、補正をする者 手続補正書(自発) t 特#FIFtr4求の範囲を別紙の如く補正する。 2 明細書 21下から4行目 2頁下から5行目 2真下から2行目 1頁1行目 I 5II2行目〜同3行目 4真6行目 l 5頁13行目 5頁14行目 5頁16行目 6頁4行目 6頁9行目 711s行目 「多結晶シリコン」とあるt 「シリコン薄膜」に補正する。 以 上 代理人 最 上 膀 4I#llF請求の範囲 シリコン薄膜からなる薄膜M08トランジスタのゲー)
Kli&を嘔れ7を第1の電極と、液晶表示体電極KI
IIIされた第2の電極との間に絶縁膜が挾持されてな
る電荷保持用キャパシタtVし、該ゲート上に層間絶縁
膜を形成してなるアクティブマトリクス基板においで、
#電荷保持用キャパシタの絶縁膜は該層間絶縁膜よりも
薄−ことt−特徴とするアクティブマトリクス基橡。 以上
Claims (1)
- 多結晶シリ;ンからなる薄11M0B)ツンジスタのグ
ー)K接続され大館10電極と、液晶表示体電極に接続
された第20電極と0間に絶縁lIが挾持されて慶る電
荷保持用キャパシタを有し、皺ゲート上に層間絶縁膜を
形成して表るアクティブマトリクス基板において、誼電
荷保持用キャパシタの絶縁膜は鋏層間絶縁膜よ珈も薄い
ことも特徴とするアクティブマトリクス基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20488381A JPS58106861A (ja) | 1981-12-18 | 1981-12-18 | 液晶表示装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20488381A JPS58106861A (ja) | 1981-12-18 | 1981-12-18 | 液晶表示装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58106861A true JPS58106861A (ja) | 1983-06-25 |
JPH0332231B2 JPH0332231B2 (ja) | 1991-05-10 |
Family
ID=16497970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20488381A Granted JPS58106861A (ja) | 1981-12-18 | 1981-12-18 | 液晶表示装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58106861A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05343430A (ja) * | 1991-08-23 | 1993-12-24 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
US5879969A (en) * | 1991-03-06 | 1999-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
US5917225A (en) * | 1992-03-05 | 1999-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor having specific dielectric structures |
US5962870A (en) * | 1991-08-26 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices |
US6013928A (en) * | 1991-08-23 | 2000-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having interlayer insulating film and method for forming the same |
US6147375A (en) * | 1992-02-05 | 2000-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
US6417543B1 (en) | 1993-01-18 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device with sloped gate, source, and drain regions |
US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5375785A (en) * | 1976-12-16 | 1978-07-05 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
-
1981
- 1981-12-18 JP JP20488381A patent/JPS58106861A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5375785A (en) * | 1976-12-16 | 1978-07-05 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacture |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5879969A (en) * | 1991-03-06 | 1999-03-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
US6013928A (en) * | 1991-08-23 | 2000-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having interlayer insulating film and method for forming the same |
JPH05343430A (ja) * | 1991-08-23 | 1993-12-24 | Semiconductor Energy Lab Co Ltd | 半導体装置とその作製方法 |
US6331723B1 (en) | 1991-08-26 | 2001-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device having at least two transistors having LDD region in one pixel |
US5962870A (en) * | 1991-08-26 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices |
US6803600B2 (en) | 1991-08-26 | 2004-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices and method of manufacturing the same |
US7456427B2 (en) | 1991-08-26 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices and method of manufacturing the same |
US7821011B2 (en) | 1991-08-26 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect semiconductor devices and method of manufacturing the same |
US6147375A (en) * | 1992-02-05 | 2000-11-14 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device |
US6476447B1 (en) | 1992-02-05 | 2002-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device including a transistor |
US5917225A (en) * | 1992-03-05 | 1999-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor having specific dielectric structures |
US6624450B1 (en) | 1992-03-27 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
US6417543B1 (en) | 1993-01-18 | 2002-07-09 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device with sloped gate, source, and drain regions |
US6984551B2 (en) | 1993-01-18 | 2006-01-10 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
US7351624B2 (en) | 1993-01-18 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | MIS semiconductor device and method of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
JPH0332231B2 (ja) | 1991-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0644625B2 (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
JPS58106861A (ja) | 液晶表示装置の製造方法 | |
JP3106566B2 (ja) | 液晶表示装置および製造方法 | |
JPH04219736A (ja) | アクティブマトリクス表示装置の製造方法 | |
US5652158A (en) | Method for making thin film transistors for a liquid crystal display | |
JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
JPH01246863A (ja) | 半導体装置及び製造方法 | |
JPS6113670A (ja) | 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ | |
JPH03249735A (ja) | 薄膜トランジスタの製造方法 | |
JPS6230379A (ja) | 薄膜トランジスタ | |
JPH0244769A (ja) | 薄膜トランジスタ | |
JPH04366924A (ja) | アクティブマトリクス基板 | |
JPS6336574A (ja) | 薄膜トランジスタ | |
JPS6315468A (ja) | 薄膜トランジスタの製造方法 | |
JPS5893269A (ja) | アクティブマトリクス基板の製造方法 | |
JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
JPH0279476A (ja) | 薄膜トランジスタ | |
JPH0496270A (ja) | 半導体装置の製造方法 | |
JPS6112271B2 (ja) | ||
JPH0561071A (ja) | 液晶表示装置 | |
JPH01289154A (ja) | 半導体集積回路装置およびその製造方法 | |
JPS5888781A (ja) | マトリクス型液晶表示装置 | |
JP3217210B2 (ja) | 液晶表示装置の製造方法 | |
JP3147365B2 (ja) | 薄膜トランジスタの製造方法 | |
JPS58130561A (ja) | アクテイブマトリクス基板 |