JPS5893269A - アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の製造方法Info
- Publication number
- JPS5893269A JPS5893269A JP19212081A JP19212081A JPS5893269A JP S5893269 A JPS5893269 A JP S5893269A JP 19212081 A JP19212081 A JP 19212081A JP 19212081 A JP19212081 A JP 19212081A JP S5893269 A JPS5893269 A JP S5893269A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- electrode
- silicon layer
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、薄膜素子により形成された、液晶表示体駆動
用アクティブマトリクス基板に関する。
用アクティブマトリクス基板に関する。
最近、画像表示を目的とした液晶表示体駆動用アクティ
ブマ） ＩＪクス基板の開発が各所で行なわれている。
ブマ） ＩＪクス基板の開発が各所で行なわれている。
特に、透明基板（石英ガラス等）上に薄膜トランジスタ
（以下、ＴＰＴと略記）ｉ形成してこれをスイッチング
トランジスタとして用いる方式のものが注目されている
。アクティブマトリクス方式による画像表示の一画素に
相当する基本構成単位を第１図に示す。同図において、
１０１．１０２はそれぞれ、ｉ行目、ｉ＋１行目のＸ側
配Ｎ（ゲート配線）を、１０３はｊ列目のＹ側配ｍ（デ
ータ線）を示す。また、１０４はｉ行ノ”列のスイッチ
ング用ＴＰＴを、１０５はアクティブマ） ＩＪクス基
板内に作り込まれた電荷保持用キャパシタを、１０６は
液晶表示体に相当するキャパシタを示す。同図に示すア
クティブマトリクス基板は、従来、第２図（、）〜（＃
）に示すごとき工程で製造されており、最終的に同図（
ｇ）のような構造となっていた。まず、透明基板（石英
ガラス等）２０１上にＣＶＤ法で５ｉｏ２膜２０２を堆
積しホトエッチによりバターニングを行って多結晶シリ
コンの島２０３を形成する。（第２図（ａ））前記多結
晶シリコンの表面を酸化してゲート際化膜を形成し、更
に、第二の多結晶シリコン層２０５をＣＶＤ法で形成す
る。（第２図（ｂ））前記第二の多結晶ンリコン層をホ
トエッチによりバターニングした後、イオン打込みまた
は熱拡散によって不純物ドープを行う。２０５及び２ｏ
６の部分に不純物がドープされる。（第２図（Ｃ）） 層間絶縁膜（ｓ１ｏ２膜等）２ｏ７をＣＶＤ法により堆
積させた後、ホトエッチによりコンタクトホール２０８
を形成する。更に、配線金属層２゜９（アルミ等）をス
パッタまたは蒸着により形成し、ホトエッチによるバタ
ーニングを行う。（第２図（ｄ））液晶駆動電極層（ネ
サ膜等）２１ｏを形成し、ホトエッチによるバターニン
グを行なう。
（以下、ＴＰＴと略記）ｉ形成してこれをスイッチング
トランジスタとして用いる方式のものが注目されている
。アクティブマトリクス方式による画像表示の一画素に
相当する基本構成単位を第１図に示す。同図において、
１０１．１０２はそれぞれ、ｉ行目、ｉ＋１行目のＸ側
配Ｎ（ゲート配線）を、１０３はｊ列目のＹ側配ｍ（デ
ータ線）を示す。また、１０４はｉ行ノ”列のスイッチ
ング用ＴＰＴを、１０５はアクティブマ） ＩＪクス基
板内に作り込まれた電荷保持用キャパシタを、１０６は
液晶表示体に相当するキャパシタを示す。同図に示すア
クティブマトリクス基板は、従来、第２図（、）〜（＃
）に示すごとき工程で製造されており、最終的に同図（
ｇ）のような構造となっていた。まず、透明基板（石英
ガラス等）２０１上にＣＶＤ法で５ｉｏ２膜２０２を堆
積しホトエッチによりバターニングを行って多結晶シリ
コンの島２０３を形成する。（第２図（ａ））前記多結
晶シリコンの表面を酸化してゲート際化膜を形成し、更
に、第二の多結晶シリコン層２０５をＣＶＤ法で形成す
る。（第２図（ｂ））前記第二の多結晶ンリコン層をホ
トエッチによりバターニングした後、イオン打込みまた
は熱拡散によって不純物ドープを行う。２０５及び２ｏ
６の部分に不純物がドープされる。（第２図（Ｃ）） 層間絶縁膜（ｓ１ｏ２膜等）２ｏ７をＣＶＤ法により堆
積させた後、ホトエッチによりコンタクトホール２０８
を形成する。更に、配線金属層２゜９（アルミ等）をス
パッタまたは蒸着により形成し、ホトエッチによるバタ
ーニングを行う。（第２図（ｄ））液晶駆動電極層（ネ
サ膜等）２１ｏを形成し、ホトエッチによるバターニン
グを行なう。
以上でアクティブマトリクス基板が完成する。（第２図
（ｅ）） 第２図（＃）において２１１の部分にスイ
ッチング用ＴＰＴ （第１図の１０４）を形成しており
、２１２の部分に電荷保持用キャパシタ（第１図の１０
５）を形成している。
（ｅ）） 第２図（＃）において２１１の部分にスイ
ッチング用ＴＰＴ （第１図の１０４）を形成しており
、２１２の部分に電荷保持用キャパシタ（第１図の１０
５）を形成している。
このように従来構造により形成された電荷保持１白
用キャパシタは、主に次の二つの理由
（１）ゲート配線（第１図１０１，１０２）とデータ配
線（第１図１０３）との間のリークを防ぐと共に耐圧を
確保するため層間絶縁膜（第２図２０７）の膜厚は１ｏ
ｏｏｏＸ程度と厚くしなくてはならない。
線（第１図１０３）との間のリークを防ぐと共に耐圧を
確保するため層間絶縁膜（第２図２０７）の膜厚は１ｏ
ｏｏｏＸ程度と厚くしなくてはならない。
（ＩＩ）液晶ディスプレイを透過形とするために、光を
通しにくい多結晶シリコン（第２図２０５）が占める面
積はできるだけ小さくしなくてはならない。従って、キ
ャパシタ面積は小さくなる。
通しにくい多結晶シリコン（第２図２０５）が占める面
積はできるだけ小さくしなくてはならない。従って、キ
ャパシタ面積は小さくなる。
によりその容量値をある程度以上大きくすることはでき
ない。（一画素２５０００μゴの場合、最大０．２ＰＦ
程度）現在、比較的簡単で安価な工程により得られるＴ
ＸＰＴのオフ電流と液晶のクーク電流との総和の下限値
が１００ｐＡ〜５００ｐＡであることを考えると十分な
表示性能を有する画像ディスプレイを得るためには、前
記電荷保持用キャパシタ（第１図１０５）の容量値を現
状の１０倍程度（一画素２５０００μゴの場合 ２ｐ？
程度）とする必要がある。
ない。（一画素２５０００μゴの場合、最大０．２ＰＦ
程度）現在、比較的簡単で安価な工程により得られるＴ
ＸＰＴのオフ電流と液晶のクーク電流との総和の下限値
が１００ｐＡ〜５００ｐＡであることを考えると十分な
表示性能を有する画像ディスプレイを得るためには、前
記電荷保持用キャパシタ（第１図１０５）の容量値を現
状の１０倍程度（一画素２５０００μゴの場合 ２ｐ？
程度）とする必要がある。
本発明の目的は、ＴＰＴ及び薄膜キャパシタの製造工程
を工夫することにより上述の要求を満たし、良好な表示
性能を有する液晶表示体用アクティブマトリクス基板の
構造を提案することにある。
を工夫することにより上述の要求を満たし、良好な表示
性能を有する液晶表示体用アクティブマトリクス基板の
構造を提案することにある。
以下に、図面（第３図（ａ）〜（ｆ））を用いて本発明
の詳細な説明する。本発明の構造を有するアクティブマ
トリクス基板は次のごとく製造される。
の詳細な説明する。本発明の構造を有するアクティブマ
トリクス基板は次のごとく製造される。
まず、従来同様に透明基板（石英基板等）３０１上にＯ
’ＶＤ法で８１０２膜５０２を堆積（デポジション）し
た後、その上に第一の多結晶シリコン層３０３．３０４
を堆積する。更に、前記第一の多結晶シリコン層の上全
面にＣＶＤ法により８１０２等の膜を堆積させた後、ホ
トエッチによって前記５ｔｏｔ’４の膜をパターンニン
グし３０５を得る。
’ＶＤ法で８１０２膜５０２を堆積（デポジション）し
た後、その上に第一の多結晶シリコン層３０３．３０４
を堆積する。更に、前記第一の多結晶シリコン層の上全
面にＣＶＤ法により８１０２等の膜を堆積させた後、ホ
トエッチによって前記５ｔｏｔ’４の膜をパターンニン
グし３０５を得る。
次に、３０５をマスクとし、イオン打込みまたは熱拡散
によって不純物をドープする。これにより、不純物ドー
プされない多結晶シリコン部分３０３及び不純物ドープ
された部分３０４が得られる。
によって不純物をドープする。これにより、不純物ドー
プされない多結晶シリコン部分３０３及び不純物ドープ
された部分３０４が得られる。
６０３は、後にＴＰＴのチャネルが形成される部分であ
る。（第６図（α））前記第一の多結晶シリコン層をホ
トエッチによりバターニングする。
る。（第６図（α））前記第一の多結晶シリコン層をホ
トエッチによりバターニングする。
３０５．５０７はＴＰＴのソース−ドレインとなる部分
であり、３０８は薄膜キャパシタの電極となる部分であ
る。（第６図（ｂ）） 次に、第一の多結晶シリコン層３０３．３０６ 。
であり、３０８は薄膜キャパシタの電極となる部分であ
る。（第６図（ｂ）） 次に、第一の多結晶シリコン層３０３．３０６ 。
３０７．３０８の表面を酸化し、ＴＰＴのゲート酸化膜
３０９及びキャパシタの絶縁膜３１０を得る。全面に第
二の多結晶シリコン層３１１を堆積させる。（第３図（
Ｃ）） ホトエッチにより前記第二の多結晶シリコン層６１１の
パターニングを行ない、ゲート電極６１２及びキャバン
タ電極３１３を得る。しかる後、イオン打込みまたは熱
拡散により全面に不純物をドープする。この際、３０６
，３０７及び３０８の一部には第３図（α）のものと合
わせて二重に不純物ドープが行なわれることになる。ま
た、３０５のパターン領域が３１２のパターン領域を完
全に包含するようにマスク設計することによりゲート電
極オーバーラツプによるＴＰＴの寄生容量を小さくする
ことができる。（第３図（ｄ））層間絶縁膜（Ｓ１０２
膜等）をＯＶＤ法により全面に堆積させた後、ホトエッ
チによりコンタクトホール３１８，３１９，３２０を形
成する。更に、金属配線層（アルミ等）をスパッタまた
は蒸着により全面に形成した後、ホトエッチによるパタ
ーニングを行なってパターン５２１．５２２．３２３を
得る。（第３図（ｅ）） 最後に、液晶駆動電極層（ネサ膜等）を全面に形成した
後ホトエッチによるパターニングを行なって液晶駆動電
極３２４を得る。
３０９及びキャパシタの絶縁膜３１０を得る。全面に第
二の多結晶シリコン層３１１を堆積させる。（第３図（
Ｃ）） ホトエッチにより前記第二の多結晶シリコン層６１１の
パターニングを行ない、ゲート電極６１２及びキャバン
タ電極３１３を得る。しかる後、イオン打込みまたは熱
拡散により全面に不純物をドープする。この際、３０６
，３０７及び３０８の一部には第３図（α）のものと合
わせて二重に不純物ドープが行なわれることになる。ま
た、３０５のパターン領域が３１２のパターン領域を完
全に包含するようにマスク設計することによりゲート電
極オーバーラツプによるＴＰＴの寄生容量を小さくする
ことができる。（第３図（ｄ））層間絶縁膜（Ｓ１０２
膜等）をＯＶＤ法により全面に堆積させた後、ホトエッ
チによりコンタクトホール３１８，３１９，３２０を形
成する。更に、金属配線層（アルミ等）をスパッタまた
は蒸着により全面に形成した後、ホトエッチによるパタ
ーニングを行なってパターン５２１．５２２．３２３を
得る。（第３図（ｅ）） 最後に、液晶駆動電極層（ネサ膜等）を全面に形成した
後ホトエッチによるパターニングを行なって液晶駆動電
極３２４を得る。
以上で本発明の構造を有するアクティブマ） ＩＪクス
基板が完成する。（第３図（ｆ）） 第６図（ｆ）に
おいて薄膜キャパシタは二つの多結晶シリコン電極３０
８と６１６との間及び多結晶シリコン電極３１６と駆動
電極３２４との間に形成されている。
基板が完成する。（第３図（ｆ）） 第６図（ｆ）に
おいて薄膜キャパシタは二つの多結晶シリコン電極３０
８と６１６との間及び多結晶シリコン電極３１６と駆動
電極３２４との間に形成されている。
通常、酸化膜６１０の厚さは層間絶縁膜３１６の膜厚に
比べ十分の一程度に形成される。従って、本発明を適用
することにより、従来に比較して中程以上の容量値を有
する電荷保持用キャパシタを作り込むことが可能と１１
：、なる。しかも、製造に要する工程数及びコストは２
０％程度の上昇に押さえられる。
比べ十分の一程度に形成される。従って、本発明を適用
することにより、従来に比較して中程以上の容量値を有
する電荷保持用キャパシタを作り込むことが可能と１１
：、なる。しかも、製造に要する工程数及びコストは２
０％程度の上昇に押さえられる。
以上述べたごとく本発明によれば、わずかな工程数並び
にコストの増加だけで、−桁以上保持特性の優れたアク
ティブマトリクス基板を得ることができる。しかも、本
発明により得られたアクティブマトリクス基板を用いる
ことによって、ＴＰＴのＯＮ ／ ＯＦ Ｖ比を向上さ
せるための複雑で高価な工程を加えることなしに高性能
で安価な液晶画像ディスプレイを作ることが可能となる
。
にコストの増加だけで、−桁以上保持特性の優れたアク
ティブマトリクス基板を得ることができる。しかも、本
発明により得られたアクティブマトリクス基板を用いる
ことによって、ＴＰＴのＯＮ ／ ＯＦ Ｖ比を向上さ
せるための複雑で高価な工程を加えることなしに高性能
で安価な液晶画像ディスプレイを作ることが可能となる
。
第１図は、アクティブマトリクス基板を用いた液晶ディ
スプレイの一画素の構成を説明するための図。 第２図（ａ）〜（ａ）は、従来のアクティブマトリクス
基板製造工程を説明するための図。 第３図（ａ）〜（１）は、本発明のアクティブマトリク
ス基板製造工程を説明するための図。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 第１図
スプレイの一画素の構成を説明するための図。 第２図（ａ）〜（ａ）は、従来のアクティブマトリクス
基板製造工程を説明するための図。 第３図（ａ）〜（１）は、本発明のアクティブマトリク
ス基板製造工程を説明するための図。 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 第１図
Claims (1)
- 【特許請求の範囲】 ＋１）第１の多結晶シリコン層にソース、ドレイン及び
チャンネルを形成し、該第１の多結晶シリコン上に酸化
膜を形成し、該酸化膜上に第２の多結晶シリコン層をゲ
ートとして形成した薄膜トランジスタからなるアクティ
ブマトリクス基板の構造において、該第１の多結晶シリ
コン層で第１の電極を形成し、該酸化膜により絶縁膜を
ｉ成し、該第２の多結晶シリコン層で第２の電極を形成
し、該第１の電極、該絶縁膜及び第２の電極により電荷
保持用キャパシタを形成したことを特徴とするアクティ
ブマトリクス基板。 （２）第１の多結晶シリコン層にソース、ドレイン及び
チャンネルを形成し、該第１の多結晶シリコン−Ｌに酸
化膜を形成し、該酸化膜上に第２の多結晶シリコン層を
ゲートとして形成した薄膜トランジスタからなるアクテ
ィブマトリクス基板の構造において、該第１の多結晶シ
リコン層で第１の電極を形成し、該酸化膜により絶縁膜
を形成し、該第２の多結晶シリコン層で第２の電極を形
成し、該第１の電極、該絶縁膜及び第２の電極により電
荷保持用キャパシタを形成し、該第２の多結晶シリコン
層上に層間絶縁膜を形成し、該層間絶縁膜の上に液晶駆
動用電極を形成するとともに、該液晶駆動用電極は該第
１の電極と接触されるようスルーホールを設けたことを
特徴とするアクティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19212081A JPS5893269A (ja) | 1981-11-30 | 1981-11-30 | アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19212081A JPS5893269A (ja) | 1981-11-30 | 1981-11-30 | アクティブマトリクス基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5893269A true JPS5893269A (ja) | 1983-06-02 |
| JPH03790B2 JPH03790B2 (ja) | 1991-01-08 |
Family
ID=16285998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19212081A Granted JPS5893269A (ja) | 1981-11-30 | 1981-11-30 | アクティブマトリクス基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893269A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2572569A1 (fr) * | 1984-10-25 | 1986-05-02 | Sony Corp | Dispositif d'affichage a cristaux liquides |
| JPH01129460A (ja) * | 1987-11-14 | 1989-05-22 | Ricoh Co Ltd | 薄膜トランジスタの製造方法 |
| JPH01138760A (ja) * | 1987-11-25 | 1989-05-31 | Nippon Denso Co Ltd | 半導体装置の製造方法 |
| EP0434161A2 (en) * | 1989-12-22 | 1991-06-26 | Koninklijke Philips Electronics N.V. | Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI629327B (zh) | 2013-09-03 | 2018-07-11 | 東亞合成股份有限公司 | Adhesive composition (1) |
-
1981
- 1981-11-30 JP JP19212081A patent/JPS5893269A/ja active Granted
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2572569A1 (fr) * | 1984-10-25 | 1986-05-02 | Sony Corp | Dispositif d'affichage a cristaux liquides |
| JPH01129460A (ja) * | 1987-11-14 | 1989-05-22 | Ricoh Co Ltd | 薄膜トランジスタの製造方法 |
| JPH01138760A (ja) * | 1987-11-25 | 1989-05-31 | Nippon Denso Co Ltd | 半導体装置の製造方法 |
| EP0434161A2 (en) * | 1989-12-22 | 1991-06-26 | Koninklijke Philips Electronics N.V. | Active matrix electro-optic display device with storage capacitors and projection color apparatus employing same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03790B2 (ja) | 1991-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100657387B1 (ko) | 박막 트랜지스터 및 그 제조방법과 그것을 구비한 액정표시장치 | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| JPH07104312A (ja) | 液晶表示装置の製造方法 | |
| JPH0644625B2 (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
| JPH0553147A (ja) | 液晶表示装置およびその製造方法 | |
| JPH05243547A (ja) | 薄膜光センサ | |
| JPH03280018A (ja) | 液晶表示装置及びその製造方法 | |
| JP2003517203A (ja) | トランジスタの製造方法 | |
| JP3106566B2 (ja) | 液晶表示装置および製造方法 | |
| JP2667304B2 (ja) | アクティブマトリクス基板 | |
| JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
| JP3657371B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3602279B2 (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| JPH06167722A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JPS5893269A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0332231B2 (ja) | ||
| JPS6273669A (ja) | 薄膜トランジスタ装置の製造方法 | |
| JPH0792491A (ja) | アクティブマトリクス表示装置用薄膜トランジスタ基板 | |
| JP3989666B2 (ja) | アクティブマトリクス基板とその製造方法、及び電気光学装置とその製造方法 | |
| JPH0682834A (ja) | アクティブマトリクスパネル | |
| JP3167817B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| JP2628072B2 (ja) | 液晶表示装置およびその製造方法 | |
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH0830822B2 (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
| JP2694912B2 (ja) | アクティブマトリクス基板の製造方法 |