JPS59501562A - 薄膜トランジスタとコンデンサとを用いた表示スクリーンの製造方法 - Google Patents

薄膜トランジスタとコンデンサとを用いた表示スクリーンの製造方法

Info

Publication number
JPS59501562A
JPS59501562A JP58502888A JP50288883A JPS59501562A JP S59501562 A JPS59501562 A JP S59501562A JP 58502888 A JP58502888 A JP 58502888A JP 50288883 A JP50288883 A JP 50288883A JP S59501562 A JPS59501562 A JP S59501562A
Authority
JP
Japan
Prior art keywords
layer
conductive material
depositing
row
gravure printing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58502888A
Other languages
English (en)
Inventor
コアサルド・ピエ−ル
リシヤ−ル・ヨ−ゼフ
モ−リン・フランセ
Original Assignee
フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック filed Critical フランス・テレコム・エタブリスマン・オウトノム・デ・ドロワ・パブリック
Publication of JPS59501562A publication Critical patent/JPS59501562A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 薄膜トランジスターとコンデンサーを用いた表示スクリーンの製造方法 背景技術 本発明は薄膜トラン・クスター（ＴＰＴ）とコンデンサーを用いたアクティブ・ マトリックス表示スクリーンの製造方法に関する。これは、特に液晶光示回路の 製造に使用される。
ＴＰＴ回路は主にアクティブマトリックス表示スクリーの製造に使用される。こ のタイプのスクリーンでは、スクリーンの全表面にわたって配置さ扛た複数の記 憶点〒形成された電子メモリーが絵の持続時間中ビデオ信号を蓄積する。電気光 学変換物（例えば液晶）が各記憶点に接触していて絵の持続時間中励起されるの 〒、電子メモリーのないシステムでは変換物だけが１列の持続時間だけ励起され 、る。光学的効果ト許容マルチブレキシンダレベルは従って非常に犬さくなる。
ＴＰＴはガラス基板上にこのような電子メモリーを形成することを可能にする。
各記憶点は１つの結合縦列と１つの横列との交点に配置され、しかも１つのトラ ンジスターと１つのコンデンサーで構成される。変換物が液晶の場合には、コン デンサーの極板は実際の液晶セルの電極で構成することができる。このように、 記憶点はＴＰＴとコンデンサーになりその極板の１つはＴＰＴを含むセルの壁に 配置された電標フ構成され、他方の極板はセルの他方壁に配置された対向電極室 形成される。
この構造を第１図に図示したが、ここでは導電性縦列（１２）および導電性横列 （１４）と、Ｔ　Ｐ　Ｔ　（２０）と透明電傾（２２）とを支持している下部壁 （１０）と、同じく透明の対向電極（２６）でカバーされた上部壁（２４）とが みられる。
アクティブマトリックス以外に他の回路もＴＰＴと全ての又は一部のシフト・レ ジスターにより形成される。
このような回路は表示スクリーンの横列から横列への切換えを可能にする低速度 垂直レジスターに使用することができる。
ＴＰＴとコンデンサーをペースにした回路の製造方法は既に知られている。第２ （ａ、ｂ）図は１９８１年版「応用物理」２４．の３５７ページ乃至３６２ペー ジに「アドレス液晶表示パネルにおけるアモルファス・シリコン電界効果型トラ ンジスターの応用」と題して発表された記事の中でＡ、　、Ｔ、スネル他が記載 している方法を示している。このＴＰＴは絶縁基板（３０）上に堆積されたクロ ムグリッド（Ｇ）と、窒化シリコン（５ｉ３Ｎａ　）絶縁層（３２）と、アモル ファス・シリコン（ａｓｉ　）層（３４）と、アルミニウム・ソース（Ｓ）とド レイン（Ｄ）とで形成されている。下部コンデンサー極板はインジウム−錫酸化 物層（３８）で形成されている。ＴＰＴとコンデンサー極板とは絶縁層（３２） に形成された接触用穴（４２）に続くタブ（４０）で伸長しているドレイン（Ｄ ）によって結合されている。完全な回路はこの構造をマトリックス状に複数配列 したもので構成される。グリッド（Ｇ）は横列（４４）とソースを縦列（４６） で結合することばよって構成される。
この構造を形成する方法は５段階のマスク操作を含む。
即ち 一導電層（３８）をエツチングする第１段階、−グリッド（Ｇ）をエツチングし て横列（４４）　：エッチングする筆２段階、 一絶！ｌｆ！　（３２）に開口部（４２）を設ける第３段階、−半導体（３４） をエツチングする第４段階、−ソースとドレインの接触部をエツチングする第５ 段階、 このような方法は２つの欠点を有する。第１の欠点は複数のマスク操作を必要と することっ第２の欠点は、ソースとドレインのエツチングがアモルファスシリコ ンに関しては選択されしかも汚染しないものでなければならないこと、即ち、ア モルファス・シリコンは適切な保護膜で保護されなければならない。即ち上部界 面に蓄積区域を形成してはならない。
他のＴ　Ｆ　’ｒ製造方法においては、上述した方法上は異なり、ＴＰＴが下方 部にソースとドレインの接触部を有し上方部にグリッドを有している。この方法 はＭ、マツムラ能が１’　Ｐｒｏｃｅｅｄｉｎｇθｏｆ　ｔｈｅｌＫＫ−ｊ、１ ９８０４１０ページに「゛アモルファス・シリコン集積回路」と須して発表して おり、これを第３図に図示した。ガラス支持体（５０）上に、アモルファスシリ コン層を堆積させそれにｎ　ドープシリコン層を堆積させる。これをその後エツ チングしてソース接触部（５４）とドレイン接触部（５６）とを形成する。この ような絶縁シリカ層（５８）を基体上に堆積させる８ソースとドレインに接し得 るように絶縁層に開口（６ｏ）、（６２）を形成し、一方アルミニウム層がグリ ッドで６４）を形成する。コンデンサー極板はシリカ１（ｓｓ）で被覆された透 明の導電性酸化物層（６６）によって形成される。開口（６８）を前記層に配設 し、結合体（７０）によってソース（５４）と電極（６６）を結合させる。
この構造体は下記の６段階のマスク操作を必要とする。
即ち 一透明電極（６６）をエツチングする第１段階、−ａｓｉ　層（５２）　ｔエツ チングする第２段階、−ＳｉＨ接触部（５４）と（５６）をエツチングする第３ 段階、 一絶縁体（５８）に開口部（６０）、（６２）を開ける第４段階、 一ドレインとソースの金層コーティングをエツチングする第５段階、 一グリッド金属コーティングをエツチングする第６段階。
このように、この方法は非常に複雑であるっ発明の開示 本発明の目的は、マスク操作段階？、５段階又は６段階から２段階に減じること によって上述の欠点を解決することである。本発明の結果として、製造効率のレ ベルが良くなり、回路の製造率が良くなる。更に、本発明の方法ではシリコンを 必ずしも高温ＯＶＤプラズマで堆積させなくてもよく、他の方法、特に低温（２ ５０−３００℃）でこれらの操作を行うことができる。
本発明に従って、これらの目的は基本的に下記の操作を有する方法によって達成 される。即ち一第１の透明導電材料を絶縁基板上に堆積させること、−後のコン デンサーの２つの極板の一方、並びに後のトランジスターのソースとドレインと を形成しているブロックを形成するために第１層に第１のグラビア印刷を施すこ と、 一水素化アモルファスシリコン層を堆積させること、−絶縁層を堆積させること 、 一第２導電材料の層を堆積させること、−トランジスターの制御グリッドを限定 するためにシリコン層と絶縁層と導電層との構造体に第２のグラビア印刷を施す こと。
図面の簡単な説明 以下、非限定実施例に関して上置した第１図乃至第３図以降の図面を参照しなが ら本発明を詳述する。図面において、 第４図は液晶表示スクリーンの製造に本発明を応用した場合の方法のそれぞれの 段階を示しており、第５図は得られたＴＰＴの詳細図、 第６ａ図、第６ｂ図は該方法の変形例を示している。
発明を実施するための最良の形聾 ＴＰＴとコンデンサーの１つの極板とを備え走下部壁を形成するための本発明に 従う方法で行われるそれぞれの操作は、得られた回路のそれぞれの中間段階を示 している第４図から推測することができる。これらの操作は下記の通りである。
第１操作：物理化学的クリーニングにより、例えばコーニング商標７０５９に従 うガラス基板（１００）を形成する。
第２操作：例えば場とインジウム酸化物の透明導電材料層（１０２）を堆積させ る（ａ）。
第５操作二層（１０２）を、縦列（１０４）と矩形突出部（１０８）を備えたブ ロック（１０６）の形に成すために第１のグラビア印刷を施す（ｂ）。
第４．５．６操作：水素化アモルファスシリコン層（１１０）と、シリカ層（１ １２）とアルミニウム層（１１４）とを堆積させる。ＴＰＴプラズマプロセスを 使用している時にはほぼ２５０℃（又はそれ以上）の温度でそれぞれの層を堆積 させる（ｃ）。
第７操作：突出部（１０８）に重なっている横列を形成しＴＦＴを形成するため に第２のグラビア印刷を施す（ｄ）。
横列に沿った断面で見える構造を第４（θ）図に示し、ブロック（１０６）の横 断面でみえる構造を第４（ｆ）図に示した。
第８操作二５ｉ０２　層（１１６）を堆積させる仁とによって全体に保護膜を形 成する。
第５図は、横列（１１６）と縦列（１０４）との重なった区域におけるＴＰＴの 構造を拡大して示している。ソースとドレイ１０′ｉ夫々、突出部（１０８）と 、横列（Ｎ６）の下に位置する縦列（１０４）の部分とで構成される。制御グリ ッドは突出部（１０８）と縦列（１０４）との間に位置する横列（１１６）の部 分で構成される。このように、この種の構造では、縦列（１０４）の他方側に配 置された寄生ＴＰＴ　）ランシスターが必ず存在する。然し、このトランジスタ ーのドレインとソース間の距離（Ｌ）はかなり大きいので、ａｓｉＨ層はその高 抵抗により絶縁体として作用する。逆に、ＴＰＴ　トランジスターの場合には、 突出部（１０８）と縦列（１０４）とによって限定されるチャンネルは短かく、 幅（Ｌ）が非常に狭い（はぼ１０μｍ　）ので、必要な電界効果を得るこ七がで きる。コンデンサー極板（１０６）上に位置するａｓｉＨは補助誘導層とみなす ことができる。
更に注記することは、突出部（１０８）の高さくＷ′）が制御グリッドを限定し ている横列（１１６）の幅（Ｗ）よりもきわめて大きい場合には、これらの横列 に与えられるべき位置にかなり大きなトレランスが存在することである。
このように、自動配列の達成を可能にする％ラーマージンを以って、第１マスク に関して第２マスクを配置することができる。このことは本発明に従う方法を大 きく簡素化するものである。
酸化物層（＋０２）とａ８１只層（１１０）間の接触を改良したい場合には、酸 化物層の後に、ｎビー１度の高いアモルファスシリコン層を堆積させることがで きる（例えば堆積時にＳｉＨ４にＰＨ３を加えることによって）。これは第６図 に図示されており、この層は（１２０）の符号がつけられている。第１段階のエ ツチングは同一マスクで行われ、このエツチングはその後ドープシリコン層（１ ２０）と酸化物層（１０２）とに作用する。他の操作は同じである。構造体に第 ２エツチングを施す間に、ドープシリコンは半導体シリコンに続いてエツチング される。このようにドープシリコンだけがグリッドの下で且酸化物の上に残存す る（第６ｂ図）。
ＦＩＧ、２ ＦＩＧ、３ ＦＩＧ、４ 国際調査報告

Claims (1)

    【特許請求の範囲】
  1. １．　各々１つの薄膜トランジスターと１つのコンデンサーとで構成された複数 の点で形成されているアクティブマトリックス表示スクリーンの製造方法におい て、コンデンサーの第１極板と薄膜トランジスター、＝１支持している下部壁と コンデンサーの躯２極板を形成している対向電極でカバーされた上部壁とを形成 する・ことで放り、下部壁を形成するために、 一絶禄基板上に第１の透明導電材料の層を堆積させる操作、 一後のコンデンサーの一方の極板を形成しているブロックの縦列と横列を構成す るためにこの第１層に第１のグラビア印刷を施し、各ブロックが突出部に結合さ れ、又、この第１のグラビア印刷によって第１導電材料の縦列を残し、前記縦列 がブロック縦列間に配置されるようにする操作、 一基体上に水素化アモルファスシリコン層を堆積させる操作、 一絶縁層を堆積させる操作、 一第２導電材料の層を堆積させる操作、−シリコン層と絶縁層と導電層との構造 体に第２のグラビア印刷を施し、この第２グラビア印刷によって第２導電材料の 横列の後に、突出部の上を通過している前記横列を形成し、横列が縦列と重なっ た区域および突出部と重なった区域がトランジスターのソースとドレインを形成 し、前記トランジスターのグリッドが突出部と縦列との間に位置する横列の部分 で構成さｎるようにする操作、 とが使用される前記方法。 ２、　第１導電材料の層の第１操作の後に、しかも第１グラビア印刷の後に、ｎ ビー１度の高いシリコン層を堆積させ、第１グラビア印刷が前記ドープシリコン 層と第１導電材料の層との両方に作用するようにし、その他の操作は同じである ことを特徴とする請求の範囲第１項に記載の方法−０ １
JP58502888A 1982-09-14 1983-09-12 薄膜トランジスタとコンデンサとを用いた表示スクリーンの製造方法 Pending JPS59501562A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8215499A FR2533072B1 (fr) 1982-09-14 1982-09-14 Procede de fabrication de circuits electroniques a base de transistors en couches minces et de condensateurs
FR82/15499 1982-09-14

Publications (1)

Publication Number Publication Date
JPS59501562A true JPS59501562A (ja) 1984-08-30

Family

ID=9277431

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58502888A Pending JPS59501562A (ja) 1982-09-14 1983-09-12 薄膜トランジスタとコンデンサとを用いた表示スクリーンの製造方法

Country Status (7)

Country Link
US (1) US4563806A (ja)
EP (1) EP0103523B1 (ja)
JP (1) JPS59501562A (ja)
CA (1) CA1224262A (ja)
DE (1) DE3371838D1 (ja)
FR (1) FR2533072B1 (ja)
WO (1) WO1984001239A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61138285A (ja) * 1984-12-10 1986-06-25 ホシデン株式会社 液晶表示素子
JPS61160428U (ja) * 1985-10-28 1986-10-04
JPS6252970A (ja) * 1985-08-27 1987-03-07 トムソン‐セーエスエフ パネルデイスプレイスクリ−ン用の制御トランジスタの製造方法と該方法に基づいて製造された制御素子
WO1989012909A1 (en) * 1988-06-17 1989-12-28 Tadahiro Ohmi Method of fabricating semiconductor devices
US5952675A (en) * 1996-05-30 1999-09-14 Nec Corporation Thin film transistor element array

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5123847A (en) * 1983-05-11 1992-06-23 Holmberg Scott H Method of manufacturing flat panel backplanes, display transistors
FR2571913B1 (fr) * 1984-10-17 1986-12-26 Richard Joseph Ecran d'affichage a matrice active a double transistor d'adressage
DE3567770D1 (en) * 1984-10-17 1989-02-23 France Etat Method for producing electronic circuits based on thin layers transistors and capacitors
FR2579806B1 (fr) * 1985-03-26 1987-05-07 Morin Francois Procede de fabrication d'un ecran d'affichage a cristaux liquides et a reseau de diodes
JPH0740101B2 (ja) * 1985-04-23 1995-05-01 旭硝子株式会社 薄膜トランジスタ
FR2590406B1 (fr) * 1985-11-15 1988-10-28 Commissariat Energie Atomique Procede de fabrication d'un transistor en couches minces a grille auto-alignee par rapport au drain et a la source de celui-ci
FR2593327B1 (fr) * 1986-01-23 1988-10-28 Commissariat Energie Atomique Procede de fabrication d'un transistor en couches minces utilisant deux ou trois niveaux de masquage
FR2593632B1 (fr) * 1986-01-27 1988-03-18 Maurice Francois Ecran d'affichage a matrice active et procedes de realisation de cet ecran
FR2593629B1 (fr) * 1986-01-27 1988-03-18 Maurice Francois Ecran d'affichage a matrice active et a redondance lignes et colonnes
FR2593631B1 (fr) 1986-01-27 1989-02-17 Maurice Francois Ecran d'affichage a matrice active a resistance de grille et procedes de fabrication de cet ecran
FR2593630B1 (fr) * 1986-01-27 1988-03-18 Maurice Francois Ecran d'affichage a matrice active a resistance de drain et procedes de fabrication de cet ecran
FR2602361B1 (fr) * 1986-01-27 1989-05-19 Maurice Francois Ecran d'affichage a matrice active sans transistor parasite et procede de fabrication de cet ecran
US4704783A (en) * 1986-05-05 1987-11-10 General Electric Company Method for passivating the back channel of amorphous silicon field effect transistors
FR2601801B1 (fr) * 1986-07-16 1988-09-16 Morin Francois Ecran d'affichage a matrice active utilisant du carbure de silicium amorphe hydrogene et procede de fabrication de cet ecran
FR2605438B1 (fr) * 1986-10-17 1989-12-15 Maurice Francois Ecran d'affichage a cristaux liquides concu pour eliminer les defauts dus aux espaceurs
FR2605442B1 (fr) * 1986-10-17 1988-12-09 Thomson Csf Ecran de visualisation electrooptique a transistors de commande et procede de realisation
US4803536A (en) * 1986-10-24 1989-02-07 Xerox Corporation Electrostatic discharge protection network for large area transducer arrays
FR2640809B1 (fr) * 1988-12-19 1993-10-22 Chouan Yannick Procede de gravure d'une couche d'oxyde metallique et depot simultane d'un film de polymere, application de ce procede a la fabrication d'un transistor
US5148333A (en) * 1988-12-21 1992-09-15 Sony Corp. Method for recording and/or reproducing a signal
DE68921591T2 (de) * 1988-12-28 1995-11-09 Sony Corp Flüssigkristall-Anzeigevorrichtung.
US4968119A (en) * 1989-01-10 1990-11-06 David Sarnoff Research Center, Inc. High-density liquid-crystal active dot-matrix display structure
FR2662290B1 (fr) * 1990-05-15 1992-07-24 France Telecom Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede.
JPH0772510A (ja) * 1993-09-07 1995-03-17 Hitachi Ltd アクティブマトリクス型液晶表示装置
US5546204A (en) * 1994-05-26 1996-08-13 Honeywell Inc. TFT matrix liquid crystal device having data source lines and drain means of etched and doped single crystal silicon
FR2721428B1 (fr) 1994-06-17 1996-09-13 France Telecom Ecran d'affichage à matrice active à commande multiplexée.
US5691782A (en) * 1994-07-08 1997-11-25 Sanyo Electric Co., Ltd. Liquid-crystal display with inter-line short-circuit preventive function and process for producing same
US5777703A (en) * 1994-09-30 1998-07-07 Sanyo Electric Co., Ltd. Active matrix type liquid crystal display apparatus with a projection part in the drain line
TW347477B (en) * 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
JP3081474B2 (ja) * 1994-11-11 2000-08-28 三洋電機株式会社 液晶表示装置
FR2732781B1 (fr) * 1995-04-07 1997-06-20 Thomson Lcd Procede de fabrication de matrice active tft pour ecran de systeme de projection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56162793A (en) * 1980-05-19 1981-12-14 Canon Kk Display unit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4024626A (en) * 1974-12-09 1977-05-24 Hughes Aircraft Company Method of making integrated transistor matrix for flat panel liquid crystal display
US4188095A (en) * 1975-07-29 1980-02-12 Citizen Watch Co., Ltd. Liquid type display cells and method of manufacturing the same
US4167806A (en) * 1976-09-28 1979-09-18 Commissariat A L'energie Atomique Method of fabrication of an amorphous semiconductor device on a substrate
JPS54154289A (en) * 1978-05-26 1979-12-05 Matsushita Electric Ind Co Ltd Manufacture of thin-film transistor array
FR2478879A1 (fr) * 1980-03-24 1981-09-25 Commissariat Energie Atomique Procede de realisation de dispositifs a effet memoire a semi-conducteurs amorphes
JPS56161676A (en) * 1980-05-16 1981-12-12 Japan Electronic Ind Dev Assoc<Jeida> Electrode structure for thin film transistor
US4335161A (en) * 1980-11-03 1982-06-15 Xerox Corporation Thin film transistors, thin film transistor arrays, and a process for preparing the same
FR2518810A1 (fr) * 1981-12-23 1983-06-24 Morin Francois Procede de fabrication de transistors en couches minces en silicium sur substrat isolant

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56162793A (en) * 1980-05-19 1981-12-14 Canon Kk Display unit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61138285A (ja) * 1984-12-10 1986-06-25 ホシデン株式会社 液晶表示素子
JPS6252970A (ja) * 1985-08-27 1987-03-07 トムソン‐セーエスエフ パネルデイスプレイスクリ−ン用の制御トランジスタの製造方法と該方法に基づいて製造された制御素子
JPS61160428U (ja) * 1985-10-28 1986-10-04
WO1989012909A1 (en) * 1988-06-17 1989-12-28 Tadahiro Ohmi Method of fabricating semiconductor devices
US5362672A (en) * 1988-06-17 1994-11-08 Tadahiro Ohmi Method of forming a monocrystalline film having a closed loop step portion on the substrate
US5952675A (en) * 1996-05-30 1999-09-14 Nec Corporation Thin film transistor element array

Also Published As

Publication number Publication date
FR2533072A1 (fr) 1984-03-16
DE3371838D1 (en) 1987-07-02
EP0103523A1 (fr) 1984-03-21
EP0103523B1 (fr) 1987-05-27
CA1224262A (fr) 1987-07-14
FR2533072B1 (fr) 1986-07-18
WO1984001239A1 (fr) 1984-03-29
US4563806A (en) 1986-01-14

Similar Documents

Publication Publication Date Title
JPS59501562A (ja) 薄膜トランジスタとコンデンサとを用いた表示スクリーンの製造方法
US5734177A (en) Semiconductor device, active-matrix substrate and method for fabricating the same
US5323042A (en) Active matrix liquid crystal display having a peripheral driving circuit element
US6864936B2 (en) Active matrix substrate, method of manufacturing the same, and display and image-capturing devices utilizing the same
US5159477A (en) Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line
US5231039A (en) Method of fabricating a liquid crystal display device
US5087113A (en) Liquid crystal display device
JP2004341550A (ja) 液晶表示装置および液晶表示装置の製造方法
US4732873A (en) Method of fabrication of non-linear control elements for a flat electrooptical display screen
JPS60216377A (ja) 液晶表示器
JPS6252970A (ja) パネルデイスプレイスクリ−ン用の制御トランジスタの製造方法と該方法に基づいて製造された制御素子
US4810637A (en) Non-linear control element for a flat electrooptical display screen and a method of fabrication of said control element
JPS62500745A (ja) 能動マトリクスデイスプレイスクリ−ンの製造方法
JPH06208137A (ja) 薄膜トランジスタマトリクスの製造方法
JP2584290B2 (ja) 液晶表示装置の製造方法
JPS63220289A (ja) 薄膜トランジスタアレイ
US5677547A (en) Thin film transistor and display device including same
JP2568857B2 (ja) アクティブマトリックス基板
JPH0580650B2 (ja)
JPH0483232A (ja) マトリクス形表示装置
JP3286843B2 (ja) 液晶パネル
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
JP2898509B2 (ja) アクティブマトリックス基板及びその製造方法
JP2668317B2 (ja) アクティブマトリクスパネル
JPH0247865B2 (ja) Hakumakutoranjisutanoseizohoho