JPH05110100A

JPH05110100A - アクテイブマトリクス型液晶表示装置

Info

Publication number: JPH05110100A
Application number: JP26433491A
Authority: JP
Inventors: Tomoko Kitazawa; 倫子北沢
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-10-14
Filing date: 1991-10-14
Publication date: 1993-04-30

Abstract

(57)【要約】【構成】本発明のアクティブマトリクス型液晶表示装
置は、チャネル保護膜(37)とドレイン電極(34)との重複
部長（ＬＤ）をチャネル保護膜とソース電極(35)との重
複部長（ＬＳ）より長い構造のＴＦＴ(31)を用いたもの
である。【効果】本発明によれば、アクティブマトリクス型液
晶表示装置の表示フリッカや焼き付きを防止することが
でき、特に多階調表示を行うアクティブマトリクス型液
晶表示装置に最適である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、スイッチング素子と
して薄膜トランジスタ（以下、ＴＦＴと略す）が用いら
れたアクティブマトリクス型液晶表示装置に関する。

【０００２】

【従来の技術】近年、パーソナルコンピュータ等のＯＡ
機器用ディスプレイとして、大型、高精細な液晶表示装
置の開発が盛んに進められている。

【０００３】例えば、各画素毎にスイッチング素子を備
えたアクティブマトリクス型液晶表示装置は、従来の液
晶表示装置に比べて隣接画素間のクロスト−クのない表
示が可能であることから、ＯＡ機器用ディスプレイとし
て特に注目を集めている。

【０００４】このようなアクティブマトリクス型液晶表
示装置の構成について簡単に説明する。

【０００５】一方の電極基板は、ｍ本の信号電極（Ｘ
ｉ）（i=1,2,…,m）とｎ本の走査電極（Ｙｊ）（j=1,2,
…,n）とがマトリクス状に配置され、各交点部分にはス
イッチング素子として画素電極に接続されたＴＦＴが設
けられている。また、他方の電極基板は画素電極に対向
するような対向電極が設置されて成っている。このよう
な電極基板間に液晶層が挟持され、周辺部がシール剤に
よりシールされて液晶セルは構成されている。

【０００６】そして、各信号電極（Ｘｉ）は信号電極ド
ライバ回路に、走査電極（Ｙｊ）は走査電極ドライバ回
路に、また対向電極は対向電極ドライバ回路に接続され
てアクティブマトリクス型液晶表示装置は構成されてい
る。

【０００７】このようなアクティブマトリクス型液晶表
示装置によれば、１垂直走査期間（Ｔｆ）内に走査電極
（Ｙ1 ）から走査電極（Ｙn ）へと順次走査され、１表
示画像が構成される。

【０００８】そして、液晶層に直流電圧成分が印加され
ると液晶層の劣化が進むことから、１垂直走査期間（Ｔ
ｆ）内に液晶層に保持される画素電圧（ＶLC）の極性が
反転されるように、対向電極電圧（Ｖｃ）に対して信号
電圧（Ｖｓ）の極性を反転する方法が取られている。

【０００９】次に、ＴＦＴの構造について簡単に説明す
る。ＴＦＴは、ゲート電極、ゲート絶縁層、半導体層及
びソース・ドレイン電極の配置によってその構造が分類
されるが、スタガード型あるいは逆スタガード型のＴＦ
Ｔが良く知られている。

【００１０】スタガード型ＴＦＴは、ソース電極および
ドレイン電極と、ゲート電極とが相対する側にある構造
であり、逆スタガード型ＴＦＴはゲート電極が基板上に
設けられた構造となっっている。

【００１１】また、ＴＦＴの半導体層としては、製造の
容易さ等からアモルファスシリコン（ａ−Ｓｉ）が広く
用いられている。

【００１２】そして、特に半導体層としてアモルファス
シリコン（ａ−Ｓｉ）が用いられた逆スタガード型ＴＦ
Ｔが広く利用されており、その理由としては、ゲート絶
縁膜と半導体層とを同一反応容器内で真空を破ることな
く連続的に堆積でき、その界面状態を良好に保てるとい
った利点が挙げられる。

【００１３】

【発明が解決しようとする課題】ところで、図４は上述
したアクティブマトリクス型液晶表示装置のＴＦＴ部分
の等価回路図を示すもので、このようにＴＦＴのゲート
電極とソース電極との間には寄生容量（Ｃgs）が存在す
る。

【００１４】この寄生容量（Ｃgs）によって、ｊ番目の
走査電極（Ｙj）を走査した後、次の（ｊ＋１）番目走
査電極（Ｙj+1 ）の走査に移る時、画素電極と対向電極
との間の液晶層の液晶容量（Ｃlc）と寄生容量（Ｃgs）
の間で電荷の再分配が行われ、画素電圧（ＶLC）は△Ｖ
ｐだけ低下する。

【００１５】このレベルシフト（△Ｖｐ）は、走査信号
電圧（Ｖｇ）の高レベルをＶg,on、低レベルをＶg,off
とすると、△Ｖｐ＝（Ｖg,on−Ｖg,off ）＊Ｃgs／（Ｃ
gs＋Ｃlc）なる関係がある。

【００１６】このようなレベルシフト（△Ｖｐ）に起因
して、垂直走査期間（Ｔｆ）毎に対向電極電圧（Ｖｃ）
に対して極性反転される信号電圧（Ｖｓ）の中央に対向
電極電圧（Ｖｃ）を設定すると、保持される画素電圧
（ＶLC）が垂直走査期間（Ｔｆ）毎に異なり、表示にフ
リッカが発生してしまう。

【００１７】更に、レベルシフト（△Ｖｐ）が大きい場
合には、直流成分の印加時間が長くなり、焼き付きを発
生させることもある。

【００１８】そこで、対向電極電圧（Ｖｃ）をあらかじ
め△Ｖｐだけ負側に設定して、液晶層に印加される電圧
を各垂直走査期間（Ｔｆ）で等しくすることが考えられ
る。しかし、現実にはこのようは方法を採用しても、図
５中（ａ）に示されるように、現実のレベルシフト量
（△Ｖｐ’）は信号電圧（Ｖｓ）の大小にも依存して△
Ｖp1，△Ｖp2，△Ｖp3というようにして変化するため、
単なる対向電極電圧（Ｖｃ）の調整だけでは解消するこ
とができない。

【００１９】また、アクティブマトリクス型液晶表示装
置において、多階調の表示を行うと、各階調間の画素電
圧（ＶLC）の差が小さくなるため、わずかなレベルシフ
ト（△Ｖｐ）が発生しただけであっても、良好な多階調
の表示ができなかった。この発明は、このような従来
の事情に基ずきなされたもので、フリッカが少なく焼き
付きのないアクティブマトリクス型液晶表示装置を提供
することを目的とする。

【００２０】

【課題を解決するための手段】本発明のアクティブマト
リクス型液晶表示装置は、マトリクス状に形成されて成
る複数本の信号電極と複数本の走査電極との各交点部分
に薄膜トランジスタを介して画素電極が接続されて成る
第１の電極基板と、画素電極に対向して設置される対向
電極を備えた第２の電極基板と、第１の電極基板と第２
の電極基板とによって液晶層が挟持されて成り、薄膜ト
ランジスタはチャネル保護膜を備え、チャネル保護膜と
ドレイン電極との重複部長（ＬＤ）がチャネル保護膜と
ソース電極との重複部長（ＬＳ）より長いことを特徴と
したものである。

【００２１】

【作用】図２は、ＴＦＴの画素電位のレベルシフト（△
Ｖｐ）とドレイン電圧（Ｖｄ）の関係を調べた図であ
る。ここで、ドレイン電圧（Ｖｄ）は、パルス波である
信号電圧（Ｖｓ）の電位とした。

【００２２】従来の逆スタガード型ＴＦＴの構造の場
合、図中（ａ）に示すようにレベルシフト（△Ｖｐ）は
ドレイン電圧（Ｖｄ）に逆比例して変化する。即ち、信
号電圧（Ｖｓ）の電位が高くなるにつれて、レベルシフ
ト（△Ｖｐ）が小さくなるわけである。

【００２３】本発明のアクティブマトリクス型液晶表示
装置におけるＴＦＴ構造を採用すると、チャネル保護膜
とドレイン電極の重複部がバックゲートトランジスタと
して働き、電流がチャネル保護膜と半導体層の界面付近
にも流れ、実効的なチャネル長（Ｌ）を短くしたことと
なる。

【００２４】従って、図中曲線（ｂ）に示すように、レ
ベルシフト（△Ｖｐ）を低減するとともに、レベルシフ
ト（△Ｖｐ）のドレイン電圧（Ｖｄ）依存性を解消する
ことができる。

【００２５】

【実施例】以下、この発明の詳細を、図面を参照して詳
細に説明する。

【００２６】図１は本発明の一実施例のアクティブマト
リクス型液晶表示装置の概略断面図を示すものである。

【００２７】このアクティブマトリクス型液晶表示装置
(1) は一対の電極基板(11),(51) 間に液晶層(61)が挾持
されて成っており、電極基板(11),(51) 外面には夫々偏
光板(71),(81) が配置されている。

【００２８】一方の電極基板(11)は、透明なガラス基板
(13)上に図示ないがマトリクス状に信号電極（Ｘｉ）お
よび走査電極（Ｙｊ）が配置されており、これら各交点
部分にはＴＦＴ(31)が接続設置されている。

【００２９】ＴＦＴ(31)は、走査電極（Ｙｊ）に接続さ
れたゲート電極(32)、ゲート電極(32)上に配置されたゲ
ート絶縁膜(33)、ゲート絶縁膜(33)上に設置されたアモ
ルファスシリコン（ａ−Ｓｉ）から成る半導体層(36)、
半導体層(36)上に設置されたチャネル保護膜(37)を備え
ている。

【００３０】そして、ドレイン電極(34)は、不純物が添
加されたｎ＋型アモルファスシリコン（ａ−Ｓｉ）から
成る接続層(38)を介して、チャネル保護膜(37)と第１の
重複部長（ＬＤ）を有して設けられている。ソース電極
(35)もまた、接続層(38)を介して、チャネル保護膜(37)
と第１の重複部長（ＬＤ）よりも短い第２の重複部長
（ＬＳ）を有して設けられている。

【００３１】そして、このソース電極(35)はＩ．Ｔ．
Ｏ．（Indium-Tin-Oxide）から成る画素電極(41)に接続
されてている。更に、ポリイミドから成る配向膜(47)が
設置されて一方の電極基板(11)は構成されている。

【００３２】また、他方の電極基板(51)は、透明なガラ
ス基板(53)上に、共通な対向電極(55)と、この対向電極
(55)上にポリイミドから成る配向膜(57)が設置されて成
っている。

【００３３】このようにして本実施例のアクティブマト
リクス型液晶表示装置(1) は構成されている。

【００３４】次に、このアクティブマトリクス型液晶表
示装置(1) の、特に、ＴＦＴの製造方法について簡単に
説明する。

【００３５】ガラス基板(13)上にスパッタ法により例え
ばクロム（Ｃｒ）膜を形成し、フォトレジストをマスク
として、クロム（Ｃｒ）膜をエッチング除去してゲート
電極(32)を形成する。次に、プラズマＣＶＤ法により酸
化シリコン（ＳｉＯｘ）をゲート電極(32)上に形成し、
ゲート絶縁膜(33)とした。

【００３６】そして、ゲート絶縁膜(33)上にプラズマＣ
ＶＤ法によりアモルファスシリコン（ａ−Ｓｉ）を堆積
して半導体層(36)とした。

【００３７】更に、チャネル保護層(37)として、例えば
シリコンナイトライド（ＳｉＮｘ）膜を形成した。この
後、スパッタ法によりＩ．Ｔ．Ｏ．膜を形成し、エッチ
ングにより整形・除去して画素電極(41)を形成した。

【００３８】ソース電極(35)及びドレイン電極(34)は、
半導体層(36)と良好なオーミック性接触を得るため、ｎ
^＋型アモルファスシリコンから成る接続層(38)を介し
て、例えばアルミ（Ａｌ）膜を堆積させ、フォトレジス
トをマスクとしてエッチング除去して形成した。ここ
で、画素電極(41)につながるソース電極(35)とチャネル
保護膜(37)の第２の重複部長（ＬＳ）はほとんど無く、
逆にドレイン電極(34)とチャネル保護膜(37)の第１の重
複部長（ＬＤ）が長くなるようにマスクをずらして処理
した。

【００３９】このようなＴＦＴの並んだ一方の電極基板
(11)と他方の電極基板(51)とを位置合わせし、液晶セル
を組立て、内部に液晶組成物を注入して、液晶層(61)を
挾持させてアクティブマトリクス型液晶表示装置(1) を
作成した。

【００４０】このようなアクティブマトリクス型液晶表
示装置(1) を各駆動回路に接続して、さまざまな信号電
圧（Ｖｓ）で駆動し、これによりフリッカのないように
対向電極電圧（Ｖｃ）を求めたところ、ほとんど同じ値
となった。

【００４１】図２は、縦軸に画素電圧（ＶLC）のレベル
シフト（△Ｖｐ）をとり、横軸にドレイン電圧（Ｖｄ）
をとり、レベルシフト（△Ｖｐ）のドレイン電圧（Ｖ
ｄ）依存性を示すものであり、図中（ａ）は第１の重複
部長（ＬＤ）と第２の重複部長（ＬＳ）とが等しい従来
のアクティブマトリクス型液晶表示装置(1) を示すもの
で、図中（ｂ）は第１の重複部長（ＬＤ）が第２の重複
部長（ＬＳ）よりも大きい本実施例のアクティブマトリ
クス型液晶表示装置(1) を示すものである。

【００４２】この図から、本実施例のアクティブマトリ
クス型液晶表示装置(1) によれば、従来に比べてレベル
シフト（△Ｖｐ）を大幅に低減したことがわかる。ま
た、更にレベルシフト（△Ｖｐ）のドレイン電圧（Ｖ
ｄ）依存性を解消していることもわかる。

【００４３】また、図３は、縦軸に画素電圧（ＶLC）の
レベルシフト（△Ｖｐ）をとり、横軸にチャネル保護膜
(37)とドレイン電極(34)との第１の重複部長（ＬＤ）を
とり、レベルシフト（△Ｖｐ）と重複部長（ＬＤ）との
関係を調べたものである。尚、ここでは、ＴＦＴ(31)の
チャネル長は一定とし、第１の重複部長はほぼ零で一定
として第２の重複部長（ＬＳ）を可変させたものであ
る。

【００４４】そして、図中直線（ａ）は信号電圧（Ｖ
ｓ）が負フィールドの例として、ドレイン電圧（Ｖｄ）
を３Ｖに設定したときのレベルシフト（△Ｖｐ）を、直
線（ｂ）は正フィールドの例として、ドレイン電圧（Ｖ
ｄ）を９Ｖに設定したときのレベルシフト（△Ｖｐ）を
示している。

【００４５】この図から、チャンネル保護膜(37)とドレ
イン電極(34)との第１の重複部長（ＬＤ）が長い程、著
しい効果が得られることがわかる。

【００４６】以上詳述したように、本実施例のアクティ
ブマトリクス型液晶表示装置(1) によれば、簡単なＴＦ
Ｔ(31)の構成で、従来に比べてレベルシフト（△Ｖｐ）
を大幅に低減できるとともに、ドレイン電圧（Ｖｄ）に
対するレベルシフト（△Ｖｐ）の依存性を大幅に解消し
た。これにより、対向電極電圧（Ｖｃ）を旨く設定する
だけで、表示のフリッカを抑え、焼き付きといったこと
を解消することができる。

【００４７】また、本実施例のアクティブマトリクス型
液晶表示装置(1) によれば、図５中の（ｂ）に示すよう
に△Ｖp1，△Ｖp2，△Ｖp3をほぼ同等としレベルシフト
（△Ｖｐ）を十分に解消することができるため、画素電
圧（ＶLC）に差の少ない多階調表示を行う場合には最適
である。

【００４８】本発明は、上述したアクティブマトリクス
型液晶表示装置(1)に限定されるものではなく、カラー
フィルタが設けられたカラー液晶表示装置、あるいは反
射型で使用するアクティブマトリクス型液晶表示装置等
にも適用可能であることは言うまでもない。

【００４９】

【発明の効果】本発明によれば、チャネル保護膜とドレ
イン電極との重複部長（ＬＤ）をチャネル保護膜とソー
ス電極との重複部長（ＬＳ）より長い構造のＴＦＴを用
いるにより、画素電圧（ＶLC）の変動を信号電圧（Ｖ
ｓ）に対する依存性なく画面内で減少させ均一にするこ
とができる。

【００５０】これにより、フリッカや焼き付きのないア
クティブマトリクス型液晶表示装置を提供することがで
きる。

【００５１】また、本発明によれば、特に多階調表示を
行うアクティブマトリクス型液晶表示装置には最適であ
る。

【図面の簡単な説明】

【図１】図１は本発明液晶表示装置の一実施例を説明す
るための一画素部分の概略断面図である。

【図２】図２は縦軸に画素電圧（ＶLC）のレベルシフト
（△Ｖｐ）をとり、横軸にドレイン電圧（Ｖｄ）をと
り、レベルシフト（△Ｖｐ）のドレイン電圧（Ｖｄ）依
存性を示す図である。

【図３】図３は、縦軸に画素電圧（ＶLC）のレベルシフ
ト（△Ｖｐ）をとり、横軸にチャネル保護膜とドレイン
電極との第１の重複部長（ＬＤ）をとり、レベルシフト
（△Ｖｐ）の重複部長（ＬＤ）依存性を示す図である。

【図４】図４は液晶表示装置の一画素の等価回路図であ
る。

【図５】図５は本発明の効果を説明するための駆動電圧
波形図である。

【符号の説明】

(1) …アクティブマトリクス型液晶表示装置 (31)…ＴＦＴ (34)…ドレイン電極 (35)…ソース電極 (37)…チャネル保護膜

Claims

【特許請求の範囲】

【請求項１】マトリクス状に形成されて成る複数本の
信号電極と複数本の走査電極との各交点部分に薄膜トラ
ンジスタを介して画素電極が接続されて成る第１の電極
基板と、前記画素電極に対向して設置される対向電極を
備えた第２の電極基板と、前記第１の電極基板と前記第
２の電極基板とによって液晶層が挟持されて成るアクテ
ィブマトリクス型液晶表示装置において、前記薄膜トランジスタはチャネル保護膜を備え、このチ
ャネル保護膜と前記ドレイン電極との重複部長（ＬＤ）
が前記チャネル保護膜と前記ソース電極との重複部長
（ＬＳ）より長いことを特徴としたアクティブマトリク
ス型液晶表示装置。