JP2861266B2 - アクティブマトリックス型液晶表示素子及びその駆動方法 - Google Patents
アクティブマトリックス型液晶表示素子及びその駆動方法Info
- Publication number
- JP2861266B2 JP2861266B2 JP13972490A JP13972490A JP2861266B2 JP 2861266 B2 JP2861266 B2 JP 2861266B2 JP 13972490 A JP13972490 A JP 13972490A JP 13972490 A JP13972490 A JP 13972490A JP 2861266 B2 JP2861266 B2 JP 2861266B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- voltage
- tft
- active matrix
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
- G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アクティブマトリックス型液晶表示素子の
駆動方法等に関するものである。
駆動方法等に関するものである。
行列状の走査電極及び信号電極の交差部分近傍の能動
素子を配置したアクティブマトリックス型液晶表示素子
は、コントラスト及び視野角依存性がよく、応答速度も
速い特徴を有し、また対向基板上にカラーフィルターを
配置した場合には色再現性も優れるためCRTの代替とな
る平面形ディスプレイの本命と考えられている。
素子を配置したアクティブマトリックス型液晶表示素子
は、コントラスト及び視野角依存性がよく、応答速度も
速い特徴を有し、また対向基板上にカラーフィルターを
配置した場合には色再現性も優れるためCRTの代替とな
る平面形ディスプレイの本命と考えられている。
従来この能動素子としては、MIM、バリスター、ダイ
オード等の２端子素子と薄膜トランジスター（TFT）等
の３端子素子が使われているが、一般に３端子素子の方
が表示品位において優れている。
オード等の２端子素子と薄膜トランジスター（TFT）等
の３端子素子が使われているが、一般に３端子素子の方
が表示品位において優れている。
このTFTの場合、従来は第７図のように１画素に対し
１個のTFT56を配置するのが基本である。第７図におい
て51はゲートバスライン、52はソースバスライン、53は
液晶表示部、54はコモン電極、55は蓄積容量、57は寄生
容量であり、このTFT56としてはＮチャンネルのTFTかＰ
チャンネルのTFTのどちらかが使われる。アクティブマ
トリックス基板の歩留りを向上させるために、１画素に
対し２個あるいは３個以上のTFTを配置する場合もある
が、TFTの種類としてはＮチャンネル又はＰチャンネル
かのどちらか一方のみの素子構成であった。
１個のTFT56を配置するのが基本である。第７図におい
て51はゲートバスライン、52はソースバスライン、53は
液晶表示部、54はコモン電極、55は蓄積容量、57は寄生
容量であり、このTFT56としてはＮチャンネルのTFTかＰ
チャンネルのTFTのどちらかが使われる。アクティブマ
トリックス基板の歩留りを向上させるために、１画素に
対し２個あるいは３個以上のTFTを配置する場合もある
が、TFTの種類としてはＮチャンネル又はＰチャンネル
かのどちらか一方のみの素子構成であった。
そしてこのようなTFTを駆動する場合には、例えばＮ
チャンネルのTFTの場合には第８図のように正極性のゲ
ートパルス61をゲート電極に印加し、ソース電極には液
晶に印加される電圧が交流になるようにフレームごとに
正と負が反転する信号62を印加するのが一般的であっ
た。
チャンネルのTFTの場合には第８図のように正極性のゲ
ートパルス61をゲート電極に印加し、ソース電極には液
晶に印加される電圧が交流になるようにフレームごとに
正と負が反転する信号62を印加するのが一般的であっ
た。
また、第10図のように１個の表示電極に１組以上のＮ
チャンネルTFTとＰチャンネルTFTを配置する方式では、
第11図に示すように正と負のゲートパルス77をゲート電
極に印加し、ソース電極にはゲート電極に印加するパル
スの極性と同じ極性の電圧78を印加するのが一般的であ
った。
チャンネルTFTとＰチャンネルTFTを配置する方式では、
第11図に示すように正と負のゲートパルス77をゲート電
極に印加し、ソース電極にはゲート電極に印加するパル
スの極性と同じ極性の電圧78を印加するのが一般的であ
った。
尚、第10図において71はゲートバスライン、72はソー
スバスライン、73は液晶表示部、74はコモン電極、75は
蓄積容量、76は１組のN,PチャンネルTFTであり、第11図
において、79はコモン電位である。
スバスライン、73は液晶表示部、74はコモン電極、75は
蓄積容量、76は１組のN,PチャンネルTFTであり、第11図
において、79はコモン電位である。
第７図に示すようなTFTに第８図のような単極性のゲ
ートパルス及び交流のソース電圧を印加すると、実際の
TFTには第７図のようにゲート・ドレイン間に寄生容量
があるため、TFTのドレイン電圧64は第９図に示すよう
にこの寄生容量による突き抜け電圧66のために電圧が非
対称となり直流成分が存在することとなる。この電圧の
非対称性は、コモン電位をシフトさせることによりある
程度緩和できるが、第９図の電圧波形から解るように完
全には補償できないのが現状である。このように液晶に
印加される電圧が非対称になると、直流成分のため液晶
が劣化する原因となったり、あるいは焼付けと呼ばれる
一種のメモリー現象が発生したり、あるいはフリッカー
の原因となったりして様々な不都合が生じ、CRTに代替
する表示画像への障害の一つとなっていた。
ートパルス及び交流のソース電圧を印加すると、実際の
TFTには第７図のようにゲート・ドレイン間に寄生容量
があるため、TFTのドレイン電圧64は第９図に示すよう
にこの寄生容量による突き抜け電圧66のために電圧が非
対称となり直流成分が存在することとなる。この電圧の
非対称性は、コモン電位をシフトさせることによりある
程度緩和できるが、第９図の電圧波形から解るように完
全には補償できないのが現状である。このように液晶に
印加される電圧が非対称になると、直流成分のため液晶
が劣化する原因となったり、あるいは焼付けと呼ばれる
一種のメモリー現象が発生したり、あるいはフリッカー
の原因となったりして様々な不都合が生じ、CRTに代替
する表示画像への障害の一つとなっていた。
一方、第10図のように１個の表示電極に１組以上のＮ
チャンネルTFTとＰチャンネルTFTを配置する方式では、
第11図のように正と負の両極性を持ったパルスをゲート
電極に印加し、ソース電極にはゲート電極に印加するパ
ルスの極性と同じ極性の電圧を印加することにより、第
12図のように突き抜け電圧によるドレイン電圧80の非対
称性をなくすことができるが、電圧保持特性の悪いパネ
ルではTFTがオフの期間に自己放電のため電圧が減少し
てしまい、さらにその上突き抜け電圧の影響による直流
成分のため、液晶に印加される電圧が減少してしまう欠
点があった。第12図において79はコモン電位である。
チャンネルTFTとＰチャンネルTFTを配置する方式では、
第11図のように正と負の両極性を持ったパルスをゲート
電極に印加し、ソース電極にはゲート電極に印加するパ
ルスの極性と同じ極性の電圧を印加することにより、第
12図のように突き抜け電圧によるドレイン電圧80の非対
称性をなくすことができるが、電圧保持特性の悪いパネ
ルではTFTがオフの期間に自己放電のため電圧が減少し
てしまい、さらにその上突き抜け電圧の影響による直流
成分のため、液晶に印加される電圧が減少してしまう欠
点があった。第12図において79はコモン電位である。
本発明は、上記の問題を解決すべく成されたものであ
り、絶縁性基板上に行列状に電極を交差配列し、該電極
の交差部分近傍に能動素子を配置したアクティブマトリ
ックス基板と、透明電極を有する対向基板との間に液晶
が充填されたアクティブマトリックス型液晶表示素子の
駆動方法において、能動素子部分が少なくとも１組の並
列接続されたＮチャンネルトランジスターとＰチャンネ
ルトランジスターからなり、これらのトランジスターの
ソース電極に印加されるソース信号電圧がコモン電位に
対し直流成分をほとんど持たず、かつ、正負対称性の交
番電圧であり、かつ該ソース信号電圧がゲートパルス電
圧と逆極性であることを特徴とするアクティブマトリッ
クス型液晶表示素子の駆動方法、および、トランジスタ
ーが薄膜トランジスターであることを特徴とするアクテ
ィブマトリックス型液晶表示素子の駆動方法、および、
周辺駆動回路用の素子としてＣ−MOSの薄膜トランジス
ターが用いられ、上記の駆動方法が用いられたことを特
徴とするアクティブマトリックス型液晶表示素子を提供
するものである。
り、絶縁性基板上に行列状に電極を交差配列し、該電極
の交差部分近傍に能動素子を配置したアクティブマトリ
ックス基板と、透明電極を有する対向基板との間に液晶
が充填されたアクティブマトリックス型液晶表示素子の
駆動方法において、能動素子部分が少なくとも１組の並
列接続されたＮチャンネルトランジスターとＰチャンネ
ルトランジスターからなり、これらのトランジスターの
ソース電極に印加されるソース信号電圧がコモン電位に
対し直流成分をほとんど持たず、かつ、正負対称性の交
番電圧であり、かつ該ソース信号電圧がゲートパルス電
圧と逆極性であることを特徴とするアクティブマトリッ
クス型液晶表示素子の駆動方法、および、トランジスタ
ーが薄膜トランジスターであることを特徴とするアクテ
ィブマトリックス型液晶表示素子の駆動方法、および、
周辺駆動回路用の素子としてＣ−MOSの薄膜トランジス
ターが用いられ、上記の駆動方法が用いられたことを特
徴とするアクティブマトリックス型液晶表示素子を提供
するものである。
以下本発明を図面に従って詳細に説明する。
第１図は本発明に係る駆動波形の一つを示したもので
ある。１はゲートパルス電圧、２はソース信号電圧、３
はコモン電位である。
ある。１はゲートパルス電圧、２はソース信号電圧、３
はコモン電位である。
第２図は、第１図に示す駆動波形を、本発明にかかる
第10図に示すような１組のN,PチャンネルのTFTに印加し
た場合の液晶表示部73に印加される電圧波形を示す。
第10図に示すような１組のN,PチャンネルのTFTに印加し
た場合の液晶表示部73に印加される電圧波形を示す。
第２図において、４はドレイン電圧を示し、このドレ
イン電圧４が液晶に印加される電圧波形となる。ドレイ
ン電圧４はコモン電位３に対してほぼ対称となり、従っ
て液晶表示部73には直流成分が印加されない。
イン電圧４が液晶に印加される電圧波形となる。ドレイ
ン電圧４はコモン電位３に対してほぼ対称となり、従っ
て液晶表示部73には直流成分が印加されない。
このように第１図に示す駆動波形によって液晶の適正
な駆動が可能となる。本発明に係る駆動波形は、第１図
に示す波形に限定されず、第３図に示すようにゲートパ
ルスは正負同電位でなくともよく、コモン電位３に対し
ソース電極に印加されるソース信号電圧２が直流成分が
ほとんどなく、正負対称である交番電圧であり、かつソ
ース信号電圧２がゲートパルス電圧と逆極性であれば使
用できる。
な駆動が可能となる。本発明に係る駆動波形は、第１図
に示す波形に限定されず、第３図に示すようにゲートパ
ルスは正負同電位でなくともよく、コモン電位３に対し
ソース電極に印加されるソース信号電圧２が直流成分が
ほとんどなく、正負対称である交番電圧であり、かつソ
ース信号電圧２がゲートパルス電圧と逆極性であれば使
用できる。
尚、ゲートパルスがない部分では、Ｐチャンネル,Nチ
ャンネルの両TFTともオフになっているような特性のTFT
を使用することが必要である。
ャンネルの両TFTともオフになっているような特性のTFT
を使用することが必要である。
本発明では第10図に示すように１つの表示画素電極に
対しＮチャンネルTFTとＰチャンネルTFTが１組となって
並列にゲート，ソース、ドレイン各ライン間に接続され
ている場合に対して有効な駆動法であるが、第４図のよ
うにTFT基板の歩留り向上のために冗長性を持たせ、２
組あるいは３組以上のＮチャンネルTFTとＰチャンネルT
FTから構成されたパネルに対しても有効である。
対しＮチャンネルTFTとＰチャンネルTFTが１組となって
並列にゲート，ソース、ドレイン各ライン間に接続され
ている場合に対して有効な駆動法であるが、第４図のよ
うにTFT基板の歩留り向上のために冗長性を持たせ、２
組あるいは３組以上のＮチャンネルTFTとＰチャンネルT
FTから構成されたパネルに対しても有効である。
第４図において、11はゲートバスライン、12はソース
バスライン、16（ａ）,16（ｂ）は１組のN,Pチャンネル
TFT、13は液晶表示部、14はコモン電極、15は蓄積容量
である。
バスライン、16（ａ）,16（ｂ）は１組のN,Pチャンネル
TFT、13は液晶表示部、14はコモン電極、15は蓄積容量
である。
また、第５図のように１つの表示画素電極に対しＮチ
ャンネルTFT26（ａ）とＰチャンネルTFT26（ｂ）を接続
し、ＮチャンネルTFT26（ａ）とＰチャンネルTFT26
（ｂ）のゲート電圧を別々に駆動する方式においても、
第６図のようにそれぞれのゲートパルスの極性と反対の
極性の信号電圧を印加すればよい。
ャンネルTFT26（ａ）とＰチャンネルTFT26（ｂ）を接続
し、ＮチャンネルTFT26（ａ）とＰチャンネルTFT26
（ｂ）のゲート電圧を別々に駆動する方式においても、
第６図のようにそれぞれのゲートパルスの極性と反対の
極性の信号電圧を印加すればよい。
ここで、第５図21（ａ）はＮチャンネルTFT用ゲート
バスライン、21（ｂ）はＰチャンネルTFT用ゲートバス
ライン、22はソースバスライン、23は液晶表示部、24は
コモン電極、25は蓄積容量であり、第６図において、
（ａ）はＮチャンネルTFT用の駆動波形、（ｂ）はＰチ
ャンネルTFT用の駆動波形であり、27（ａ）は正のゲー
トパルス、27（ｂ）は負のゲートパルスであり、28はソ
ース信号電圧である。
バスライン、21（ｂ）はＰチャンネルTFT用ゲートバス
ライン、22はソースバスライン、23は液晶表示部、24は
コモン電極、25は蓄積容量であり、第６図において、
（ａ）はＮチャンネルTFT用の駆動波形、（ｂ）はＰチ
ャンネルTFT用の駆動波形であり、27（ａ）は正のゲー
トパルス、27（ｂ）は負のゲートパルスであり、28はソ
ース信号電圧である。
また１画素を複数に分割してそのそれぞれに１組以上
のＮチャンネルTFTとＰチャンネルTFTを接続した素子構
成に対しても本発明は有効であり、そのそれぞれに本発
明の駆動法を適用すれば同様な効果が得られる。尚、こ
の場合にも第３図に示すような駆動波形も使用できる。
のＮチャンネルTFTとＰチャンネルTFTを接続した素子構
成に対しても本発明は有効であり、そのそれぞれに本発
明の駆動法を適用すれば同様な効果が得られる。尚、こ
の場合にも第３図に示すような駆動波形も使用できる。
また本発明はTFTで作られたアクティブマトリックス
のみに限定されず、TFTの場合のガラス基板の代わりに
半導体基板であるシリコンウエハーを用いて、モノリシ
ック半導体素子でアクティブマトリックスを構成しても
よく、半導体材料としてシリコン以外の半導体や化合物
半導体で作られたアクティブマトリックスに対しても応
用が可能である。
のみに限定されず、TFTの場合のガラス基板の代わりに
半導体基板であるシリコンウエハーを用いて、モノリシ
ック半導体素子でアクティブマトリックスを構成しても
よく、半導体材料としてシリコン以外の半導体や化合物
半導体で作られたアクティブマトリックスに対しても応
用が可能である。
更に本発明では、説明を簡単にするために第１図等に
おいてコモン電位は一定レベルとしたが、実際にはコモ
ン電位がフレーム毎、ライン毎あるいは１ドット毎に変
化しているような駆動波形全てに適用できる。
おいてコモン電位は一定レベルとしたが、実際にはコモ
ン電位がフレーム毎、ライン毎あるいは１ドット毎に変
化しているような駆動波形全てに適用できる。
またTFTの構成としてスタガー、逆スタガー、コプレ
ナー等種々の方式が提案されているが、本発明は全ての
構成のTFTに適用できるし、半導体材料としてはアモル
ファスシリコンでも、あるいはポリシリコンで作成され
たTFTでもよい。特にポリシリコンの場合には、易動度
が高いため周辺の駆動回路もTFTで作成できるが、駆動
回路用の素子としては駆動マージンの点でＣ−MOSが有
効であり、その場合にはＮチャンネルのTFTとＰチャン
ネルのTFTを同時に作り込めるため、本発明の駆動方法
を有効に利用できる。
ナー等種々の方式が提案されているが、本発明は全ての
構成のTFTに適用できるし、半導体材料としてはアモル
ファスシリコンでも、あるいはポリシリコンで作成され
たTFTでもよい。特にポリシリコンの場合には、易動度
が高いため周辺の駆動回路もTFTで作成できるが、駆動
回路用の素子としては駆動マージンの点でＣ−MOSが有
効であり、その場合にはＮチャンネルのTFTとＰチャン
ネルのTFTを同時に作り込めるため、本発明の駆動方法
を有効に利用できる。
また本発明は、白黒表示のTFTパネルにも使えるし、
カラーフィルター等を用いたカラー表示用のTFTパネル
にも使える。
カラーフィルター等を用いたカラー表示用のTFTパネル
にも使える。
本発明による第１図のような駆動波形を、第10図のよ
うに１つの表示画素電極に対しＮチャンネルTFTとＰチ
ャンネルTFTを並列に接続した構成のTFT素子に印加した
り、あるいは第６図の様な駆動波形を、第５図の様に別
々のゲート線で駆動されるＮチャンネル,Pチャンネルの
TFT素子に印加すると、正のゲートパルスでＮチャンネ
ルのTFTがONとなりソースラインから負の信号がドレイ
ン電極へ入る。その後ゲートが閉じTFTがOFFとなった瞬
間にＮチャンネルTFTのゲート・ドレイン間の寄生容量
のために突き抜け電圧が発生するが、ゲートパルスの方
向とソース信号の極性が反対のため、第２図のように液
晶にはより大きな負の電圧が印加される。その後TFTがO
FFの期間はTFTパルスの電圧保持特性により一定の電圧
であったりあるいは徐々に減少したりする。この時Ｐチ
ャンネルのTFTは充分大きな負のしきい値を持っている
のでOFFのままであり、駆動になんの影響も与えない。
うに１つの表示画素電極に対しＮチャンネルTFTとＰチ
ャンネルTFTを並列に接続した構成のTFT素子に印加した
り、あるいは第６図の様な駆動波形を、第５図の様に別
々のゲート線で駆動されるＮチャンネル,Pチャンネルの
TFT素子に印加すると、正のゲートパルスでＮチャンネ
ルのTFTがONとなりソースラインから負の信号がドレイ
ン電極へ入る。その後ゲートが閉じTFTがOFFとなった瞬
間にＮチャンネルTFTのゲート・ドレイン間の寄生容量
のために突き抜け電圧が発生するが、ゲートパルスの方
向とソース信号の極性が反対のため、第２図のように液
晶にはより大きな負の電圧が印加される。その後TFTがO
FFの期間はTFTパルスの電圧保持特性により一定の電圧
であったりあるいは徐々に減少したりする。この時Ｐチ
ャンネルのTFTは充分大きな負のしきい値を持っている
のでOFFのままであり、駆動になんの影響も与えない。
次に、次のフレームで負のゲートパルスが印加される
と、今度はＰチャンネルのTFTがONとなりソースライン
から正の信号がドレイン電極へ入る。その後ゲートが閉
じTFTがOFFとなった瞬間にはやはりＰチャンネルTFTの
ゲート・ドレイン間の寄生容量のために突き抜け電圧が
発生するがその方向は正のゲートパルスの時と対称とな
り、液晶に印加される電圧は第２図のようにより大きな
正の電圧が印加される。その後TFTがOFFの期間はTFTパ
ネルの電圧保持特性により一定の電圧であったりあるい
は徐々に減少したりする。このときＮチャンネルのTFT
は充分大きな正のしきい値を持っているためOFFのまま
であり、やはり駆動にはなんの影響も与えない。
と、今度はＰチャンネルのTFTがONとなりソースライン
から正の信号がドレイン電極へ入る。その後ゲートが閉
じTFTがOFFとなった瞬間にはやはりＰチャンネルTFTの
ゲート・ドレイン間の寄生容量のために突き抜け電圧が
発生するがその方向は正のゲートパルスの時と対称とな
り、液晶に印加される電圧は第２図のようにより大きな
正の電圧が印加される。その後TFTがOFFの期間はTFTパ
ネルの電圧保持特性により一定の電圧であったりあるい
は徐々に減少したりする。このときＮチャンネルのTFT
は充分大きな正のしきい値を持っているためOFFのまま
であり、やはり駆動にはなんの影響も与えない。
このような駆動を行うと第２図から解るように液晶に
印加される電圧には直流成分が発生しない。また、ソー
ス電極にゲートパルスの極性と同じ極性の信号電圧を印
加する従来の駆動方法では、確かに直流電圧は印加され
ないが第12図のように液晶に印加される電圧が減少して
しまうのに対して、本発明では電圧が減少しないばかり
かむしろ増加させることもできる。
印加される電圧には直流成分が発生しない。また、ソー
ス電極にゲートパルスの極性と同じ極性の信号電圧を印
加する従来の駆動方法では、確かに直流電圧は印加され
ないが第12図のように液晶に印加される電圧が減少して
しまうのに対して、本発明では電圧が減少しないばかり
かむしろ増加させることもできる。
実施例１ ガラス基板（旭硝子社製「ANガラス」上に非晶質シリ
コン層を形成し、イオン注入によるセルファライン方式
により、第10図に示すような１組のＮチャンネルとＰチ
ャンネルのTFTを複数作成し、アクティブマトリックス
基板を完成させた。
コン層を形成し、イオン注入によるセルファライン方式
により、第10図に示すような１組のＮチャンネルとＰチ
ャンネルのTFTを複数作成し、アクティブマトリックス
基板を完成させた。
一方別のガラス基板上にカラーフィルタ、保護膜を形
成し、ITOをスパッタリングによって堆積したものを対
向基板とした。
成し、ITOをスパッタリングによって堆積したものを対
向基板とした。
上述した２種類の基板に配向処理を施し、スペーサー
を介して張り合わせてセルとし、このセルに液晶を充填
した。セルフャップは５μｍとした。
を介して張り合わせてセルとし、このセルに液晶を充填
した。セルフャップは５μｍとした。
次にパルスジェネレーターにより、第１図に示すよう
な正と負の極性を持ったゲートパルスを発生させ、この
セルに印加した。コモン電位を中心としたゲートパルス
の絶対値はそれぞれ20Vとし、第１図に示すようにソー
ス信号電圧としてはゲートパルスと反対の極性の電圧を
ソース電極に印加した。
な正と負の極性を持ったゲートパルスを発生させ、この
セルに印加した。コモン電位を中心としたゲートパルス
の絶対値はそれぞれ20Vとし、第１図に示すようにソー
ス信号電圧としてはゲートパルスと反対の極性の電圧を
ソース電極に印加した。
そして次にその電気光学特性の測定および信頼性試験
を実施した。まず液晶の劣化については、1000時間の連
続通電試験をしても、液晶を書き込むためのしきい値電
圧が通電試験前の値とほとんど変化しておらず、また目
視的にも電極劣化等の不良モードが認められなかった。
を実施した。まず液晶の劣化については、1000時間の連
続通電試験をしても、液晶を書き込むためのしきい値電
圧が通電試験前の値とほとんど変化しておらず、また目
視的にも電極劣化等の不良モードが認められなかった。
次に焼付け現象については、２時間、４時間、12時
間、24時間、72時間と連続で同じパターンを通電し、そ
の後表示パターンを変えても、前のパターンが全く残ら
なかった。
間、24時間、72時間と連続で同じパターンを通電し、そ
の後表示パターンを変えても、前のパターンが全く残ら
なかった。
次にフリッカーについては、12時間および24時間の通
電試験をした後でも目視的には全く認められず、またス
ペクトルアラナイザーで解析してもフリッカーが発生す
るような周波数成分は全く認められなかった。
電試験をした後でも目視的には全く認められず、またス
ペクトルアラナイザーで解析してもフリッカーが発生す
るような周波数成分は全く認められなかった。
また信号電圧の大きさも、従来の第12図の駆動法の場
合には突き抜け電圧の影響で液晶に印加される電圧が実
質的に減少するため、より大きな値が必要であったが、
本発明ではスタティック駆動の場合と同ほぼ同じ電圧で
駆動できることが解った。
合には突き抜け電圧の影響で液晶に印加される電圧が実
質的に減少するため、より大きな値が必要であったが、
本発明ではスタティック駆動の場合と同ほぼ同じ電圧で
駆動できることが解った。
実施例２ 次に、第５図のように１画素に付き１個づつのＮチャ
ンネルTFTとＰチャンネルTFTをそれぞれ別々のゲートパ
ルスで駆動するTFT素子を、実施例１と同じようにイオ
ン注入によるセルフアライン方式により作成した。
ンネルTFTとＰチャンネルTFTをそれぞれ別々のゲートパ
ルスで駆動するTFT素子を、実施例１と同じようにイオ
ン注入によるセルフアライン方式により作成した。
次にこのTFT素子は、パルスジェネレータより、第６
図に示すようにそれぞれのゲート電圧が正と負の極性を
持ったゲートパルス発生させ、印加した。ゲートパルス
の絶対値はそれぞれ20Vであり、ソース信号電圧として
はゲートパルスと反対の極性の電圧をソース電極に印加
した。
図に示すようにそれぞれのゲート電圧が正と負の極性を
持ったゲートパルス発生させ、印加した。ゲートパルス
の絶対値はそれぞれ20Vであり、ソース信号電圧として
はゲートパルスと反対の極性の電圧をソース電極に印加
した。
次に実施例１と同じように、その電気光学特性の測定
および信頼性試験を行ったが、実施例１と同様液晶の劣
化、焼付け、フリッカー等の不良モードは発生しなかっ
た。
および信頼性試験を行ったが、実施例１と同様液晶の劣
化、焼付け、フリッカー等の不良モードは発生しなかっ
た。
以上のように本発明に依れば、ゲート・ドレイン間の
寄生容量による突き抜け電圧が対称となるため液晶に直
流成分が印加されない上、突き抜け電圧による電圧の減
少を防いだり、寄生容量が大きいTFTでは、むしろ信号
電圧よりも大きな電圧が印加されることになる。このた
め、いままで電圧の非対称のために発生していた液晶の
劣化、焼付け及びフリッカー等の様々な不良モードを完
全になくすことができる上、駆動電圧の低減が図れる等
の効果が認められる。
寄生容量による突き抜け電圧が対称となるため液晶に直
流成分が印加されない上、突き抜け電圧による電圧の減
少を防いだり、寄生容量が大きいTFTでは、むしろ信号
電圧よりも大きな電圧が印加されることになる。このた
め、いままで電圧の非対称のために発生していた液晶の
劣化、焼付け及びフリッカー等の様々な不良モードを完
全になくすことができる上、駆動電圧の低減が図れる等
の効果が認められる。
第１図は、本発明にかかる駆動波形を示す電圧波形図 第２図は、本発明にかかる駆動波形により液晶に印加さ
れる電圧波形図 第３図は本発明にかかる駆動波形を示す電圧波形であっ
て、第１図とは別の態様のものの電圧波形図 第４図は１画素当り２組以上のＮチャンネルTFTとＰチ
ャンネルTFTで構成された本発明にかかる回路構成図 第５図は１画素当り１組のＮチャンネルTFTとＰチャン
ネルTFTで構成しそれぞれのゲートを別々のパルスで駆
動する本発明にかかる回路構成図 第６図は第５図に示すTFT素子を駆動するゲートパルス
およびソース電圧の本発明にかかる電圧波形図 第７図は、従来のTFTの回路構成図 第８図は第７図に示す従来のTFTを駆動するための電圧
波形図 第９図は第７図に示す従来の回路構成及び従来のゲート
パルスにより液晶セルに印加される電圧波形図 第10図は本発明にかかる１画素当り１個のＮチャンネル
TFTとＰチャンネルTFTで構成されたTFTの回路構成図 第11図は第10図のTFTを駆動するときに用いる従来の駆
動波形図 第12図は第11図の従来の駆動波形による液晶に印加され
る電圧波形図 1:ゲート電圧 2:ソース信号電圧 3:コモン電位
れる電圧波形図 第３図は本発明にかかる駆動波形を示す電圧波形であっ
て、第１図とは別の態様のものの電圧波形図 第４図は１画素当り２組以上のＮチャンネルTFTとＰチ
ャンネルTFTで構成された本発明にかかる回路構成図 第５図は１画素当り１組のＮチャンネルTFTとＰチャン
ネルTFTで構成しそれぞれのゲートを別々のパルスで駆
動する本発明にかかる回路構成図 第６図は第５図に示すTFT素子を駆動するゲートパルス
およびソース電圧の本発明にかかる電圧波形図 第７図は、従来のTFTの回路構成図 第８図は第７図に示す従来のTFTを駆動するための電圧
波形図 第９図は第７図に示す従来の回路構成及び従来のゲート
パルスにより液晶セルに印加される電圧波形図 第10図は本発明にかかる１画素当り１個のＮチャンネル
TFTとＰチャンネルTFTで構成されたTFTの回路構成図 第11図は第10図のTFTを駆動するときに用いる従来の駆
動波形図 第12図は第11図の従来の駆動波形による液晶に印加され
る電圧波形図 1:ゲート電圧 2:ソース信号電圧 3:コモン電位
Claims (3)
- 【請求項１】絶縁性基板上に行列状に電極を交差配列
し、該電極の交差部分近傍に能動素子を配置したアクテ
ィブマトリックス基板と、透明電極を有する対向基板と
の間に液晶が充填されたアクティブマトリックス型液晶
表示素子の駆動方法において、能動素子部分が少なくと
も１組の並列接続されたＮチャンネルトランジスターと
Ｐチャンネルトランジスターからなり、これらのトラン
ジスターのソース電極に印加されるソース信号電圧がコ
モン電位に対し直流成分をほとんど持たず、かつ、正負
対称性の交番電圧であり、かつ該ソース信号電圧がゲー
トパルス電圧と逆極性であることを特徴とするアクティ
ブマトリックス型液晶表示素子の駆動方法。 - 【請求項２】トランジスターが薄膜トランジスターであ
ることを特徴とする請求項１記載のアクティブマトリッ
クス型液晶表示素子の駆動方法。 - 【請求項３】周辺駆動回路用の素子としてＣ−MOSの薄
膜トランジスターが用いられ、請求項１または請求項２
記載の駆動方法が用いられたことを特徴とするアクティ
ブマトリックス型液晶表示素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13972490A JP2861266B2 (ja) | 1990-05-31 | 1990-05-31 | アクティブマトリックス型液晶表示素子及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13972490A JP2861266B2 (ja) | 1990-05-31 | 1990-05-31 | アクティブマトリックス型液晶表示素子及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0434412A JPH0434412A (ja) | 1992-02-05 |
| JP2861266B2 true JP2861266B2 (ja) | 1999-02-24 |
Family
ID=15251921
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13972490A Expired - Fee Related JP2861266B2 (ja) | 1990-05-31 | 1990-05-31 | アクティブマトリックス型液晶表示素子及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2861266B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2535683B2 (ja) * | 1991-07-25 | 1996-09-18 | 株式会社半導体エネルギー研究所 | 電気光学装置の画像表示方法 |
| TW373098B (en) * | 1995-09-06 | 1999-11-01 | Toshiba Corp | Liquid crystal exposure component and its fabricating method |
| KR100252650B1 (ko) * | 1997-04-12 | 2000-05-01 | 구본준 | 액정표시장치 |
| JP7367298B2 (ja) * | 2018-09-13 | 2023-10-24 | 日本精工株式会社 | 主軸装置 |
-
1990
- 1990-05-31 JP JP13972490A patent/JP2861266B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0434412A (ja) | 1992-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4386352A (en) | Matrix type liquid crystal display | |
| US5032831A (en) | Display device and method of driving such a device | |
| US5815134A (en) | Liquid crystal electro-optical device and driving method thereof | |
| JPH0334077B2 (ja) | ||
| JPH0476458B2 (ja) | ||
| JP2982877B2 (ja) | アクティブマトリックス液晶表示装置 | |
| JP3292520B2 (ja) | 液晶表示装置 | |
| JP3361040B2 (ja) | 液晶表示素子 | |
| JP2861266B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JP3054913B2 (ja) | アクティブマトリクス液晶ディスプレイ | |
| JP3638737B2 (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| JP3213072B2 (ja) | 液晶表示装置 | |
| JP2637835B2 (ja) | アクティブマトリクス型表示装置及びその制御方法 | |
| JPH0422486B2 (ja) | ||
| JPH05216442A (ja) | 液晶表示装置 | |
| JPH0584883B2 (ja) | ||
| JP2511243B2 (ja) | アクティブマトリックス形液晶表示装置 | |
| JPH06266318A (ja) | アクティブマトリクス形液晶装置の駆動方法 | |
| JPH0350528A (ja) | 液晶表示装置用アクティブマトリクス基板 | |
| JPH05110100A (ja) | アクテイブマトリクス型液晶表示装置 | |
| JPH06118910A (ja) | 液晶表示装置の駆動方法 | |
| JP2501824B2 (ja) | アクティブマトリクス型表示装置の駆動方法 | |
| JPH09325348A (ja) | 液晶表示装置 | |
| JP3470459B2 (ja) | アクティブマトリクス型液晶表示装置及びその駆動方法 | |
| JPH03287235A (ja) | アクティブマトリックス型液晶表示素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |