JPH1184417A - アクティブマトリックス型液晶表示素子及びその駆動方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 液晶表示素子の大型化，高精細化に向けて、
輝度分布，フリッカ分布などの表示画面の均一性を改善
する。 【解決手段】 アクティブマトリックス型液晶表示素子
において、主平面上に、マトリックス状に配置された複
数の走査電極配線101と信号電極配線102、及び前記電極
配線の各交差点に対応して配置された画素電極Ａ、前記
各画素電極と、それに対応する走査電極配線，信号電極
配線を電気的に接続するために形成された主ＴＦＴ素子
103、及び主ＴＦＴ素子103と異なる走査電極配線101と
の間に配置された副ＴＦＴ素子104とを有し、主ＴＦＴ
素子103の電流供給能力を、副ＴＦＴ素子104の電流供給
能力に対して低くする。又、駆動方法として副ＴＦＴ素
子104を介して画素電極に供給される電圧の極性と、そ
の後に主ＴＦＴ素子103を介して画素電極に供給される
電圧の極性とが同方向とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＯＡ機器やＡＶ機
器などに利用されているアクティブマトリックス型液晶
ディスプレイ表示素子及びその駆動方法に関し、特に、
高画質を実現する大画面の高精細液晶表示装置に関する
ものである。

【０００２】

【従来の技術】現在、液晶を用いた表示素子は、ビデオ
カメラのビューファインダーやポケットＴＶさらには高
精細投写型ＴＶ，パソコン，ワープロなどの情報表示端
末など種々の分野で応用されてきており、開発、商品化
が活発に行われている。特にスイッチング素子として薄
膜トランジスタ(ＴＦＴ)を用いたアクティブマトリック
ス型方式のＴＮ(Twisted Nematic)液晶表示装置は大容
量の表示を行っても高いコントラストが保たれるという
大きな特徴をもち、特に近年市場要望の極めて高い、ラ
ップトップパソコンやノートパソコン、さらには、エン
ジニアリングワークステーション用の大型・大容量フル
カラーディスプレイの本命として開発、商品化が盛んで
ある。

【０００３】アクティブマトリックス型とは従来の単純
マトリックス型に対比して言われている液晶の駆動方式
を意味しているもので、マトリックス上に配置された画
素電極にそれぞれスイッチ素子を設け、それらのスイッ
チ素子を介して各画素電極に液晶の光学特性を制御する
電気信号を独立に供給する方式である。このため、本駆
動方式は、原理的には単純マトリックス方式のようなク
ロストークがなく、大画面化，高精細化，多階調表示に
極めて適した方式である。

【０００４】しかしながら、上記したアクティブマトリ
ックス型液晶表示装置においても、大画面化，高精細化
になるにしたがって画像品質上の問題が発生する。特
に、大画面化に伴う走査電極配線の遅延とスイッチング
素子であるＴＦＴのゲート・ドレイン間、すなわち、走
査電極配線と画素電極配線間の寄生容量(以下、Ｃgdと
いう)によって、輝度傾斜やフリッカの面内分布といっ
た表示画面の均一性が劣化してくるといった現象が深刻
な問題になってくる。以下、これらの現象について説明
する。

【０００５】図６はアクティブマトリックス型液晶表示
素子の一般的な等価回路を示したものである。図中、60
1は走査電極配線、602は信号電極配線、603はスイッチ
ング素子であるＴＦＴ素子である。604は液晶容量、605
は液晶容量に印加される画素電圧の保持特性を向上させ
るために形成される蓄積容量である。606はＴＦＴ素子6
03の寄生容量Ｃgdを示している。

【０００６】図７は一般的なＴＦＴ素子の断面構造図を
示したものである。図中、701はゲート電極、702，703
はそれぞれソース，ドレイン電極である。上記したＴＦ
Ｔ素子の寄生容量Ｃgdは、図の破線の領域704で示され
たゲート・ドレイン電極の重なり部分(領域)である。こ
の重なり領域は、ＴＦＴ素子を形成していく工程での各
薄膜層間の位置ずれ，加工精度分布に対するマージン等
で発生する。

【０００７】図８は、図６に示したアクティブマトリッ
クス型液晶表示素子の基本的な動作を示す波形図であ
る。図中、801は走査電極配線からＴＦＴ素子のゲート
に供給されるゲート電圧、802は信号電圧、803は画素電
圧である。図８に示すように、選択された走査電極配線
によってＴＦＴのゲート電圧801がＯＮ状態になると、
信号電圧802がＴＦＴ素子を介して画素電極に供給され
る。一方、ゲート電圧がＯＮ状態からＯＦＦ状態に変化
するときに、上述した寄生容量Ｃgdによって画素電圧80
3が変化する。この電圧の変化(△Ｖp)はフィードスルー
電圧(突き抜け電圧ともいう。以下、突き抜け電圧と表
現する。)と言われている。ゲート電圧801の振幅をＶ
g，液晶容量604をＣlc，蓄積容量605をＣstとすると、
突き抜け電圧△Ｖpは、理想的には以下の(数１)で表現
される。

【０００８】

【数１】△Ｖp＝（Ｃgｄ／Ｃt）Ｖg 但し、Ｃt＝Ｃlc＋Ｃst＋Ｃgd 画素で発生するこの電圧の変化(突き抜け電圧)を補償す
るために、対向電極の電圧が適正値に調整されて駆動さ
れるのが一般的である。

【０００９】

【発明が解決しようとする課題】しかしながら、液晶パ
ネルのサイズ及び画素数が増加するに従い、走査電極配
線の電気的負荷が大きくなり信号遅延が生じるようにな
る。

【００１０】図９は、ゲート電圧に遅延がある場合の画
素電圧の変化を示した波形図である。この場合も上記し
たように、ゲート電圧801のＯＮ時間に信号電圧802が画
素電極へ供給される。ゲート電圧がＯＮ状態からＯＦＦ
に変化するときも前記と同じ現象が生じるが、信号遅延
がある場合、ゲート電圧の変化によって画素電圧がＣgd
の影響で変化するとともに、ＴＦＴ素子が一気にＯＦＦ
状態にならないことによる画素電極への信号電圧の充電
が同時に発生する。これによって、図９に示すごとく、
突き抜け電圧△Ｖpが、遅延のない場合(図８)に比べて
小さくなる。これは、表示画面の面内での液晶印加電圧
差や、対向電圧と液晶駆動最適のずれによる液晶へのＤ
Ｃ電圧の印加、それによる画面内でのフリッカ現象の分
布の発生といった問題が発生し、液晶表示素子の画質劣
化を引き起こす。

【００１１】現在、大型化，高精細化に伴う上記した現
象を改善することを目的として、各種の方法が開発・提
案されてきている。基本的には(数１)の突き抜け電圧△
Ｖpをいかにして小さくするかがポイントとなる。蓄積
容量Ｃstを大きくする方法は、それに伴ってＴＦＴ素子
の充電能力をあげるために素子サイズを大きくする必要
があり、結果として寄生容量Ｃgdが増加するので効果的
ではない。したがって、ＴＦＴの寄生容量Ｃgdを低減す
るための手段に対する取り組みが主である。

【００１２】具体的には、ＴＦＴ素子のゲート電極と画
素電極との重なり領域を低減するためのプロセスの開発
・提案が多数発表されている。これによる寄生容量の低
減は非常に効果的な手段である。しかしながら、重なり
領域がなくてもＴＦＴ素子のチャンネル部の容量は存在
する。したがって、さらに高精細化が進み、ＴＦＴ素子
の選択時間がさらに短くなってくると、ＴＦＴ素子の充
電能力を高めるためにサイズを大きくしていく必要があ
り、結果としてＴＦＴの寄生容量は増加することにな
る。

【００１３】本発明は、前述したごとく液晶表示素子の
さらなる大型化，高精細化に向けて、パネルの設計上大
きな問題となってくる輝度分布，フリッカ分布などの表
示画面の均一性を改善し、高画質なアクティブマトリッ
クス型液晶表示素子及びその駆動方法の提供を目的とす
るものである。

【００１４】

【課題を解決するための手段】本発明は上記した課題を
解決し目的を達成するために、主平面上に、マトリック
ス状に配置された複数の走査電極配線と信号電極配線、
及び前記電極配線の各交差点に対応して配置された画素
電極，前記各画素電極と、それに対応する走査電極配
線，信号電極配線を電気的に接続するために形成された
主スイッチング素子、及び前記主スイッチング素子と異
なる走査電極配線との間に配置された副スイッチング素
子とを有し、前記主スイッチング素子の電流供給能力
を、副スイッチング素子の電流供給能力に対して低くし
たことを特徴とするアクティブマトリックス型液晶表示
素子である。

【００１５】さらには、マトリックス状に配列された画
素電極群の任意の(ｎ，ｍ)番めの画素電極は、ｎ番目の
走査電極配線とｍ番目の信号電極配線との間に配置され
た主スイッチング素子と、ｎ−１番目の走査電極配線と
ｍ＋１番目の信号電極配線との間に配置された副スイッ
チング素子と電気的に接続され、前記信号電極配線に
は、各走査電極配線毎に極性の異なる電圧が供給され、
同時に互いに隣接する信号電極配線間の電圧極性も異な
る信号を供給することを特徴とするアクティブマトリッ
クス型液晶表示素子である。

【００１６】また前記副スイッチング素子を介して画素
電極に供給される電圧の極性と、その後に前記主スイッ
チング素子を介して画素電極に供給される電圧の極性と
が同方向であることを特徴とするアクティブマトリック
ス型液晶表示素子の駆動方法である。

【００１７】本発明のアクティブマトリックス型液晶表
示素子の構成及びその駆動方法によれば、各画素電極へ
は、副スイッチング素子と主スイッチング素子の２段階
で電圧が供給される。副スイッチング素子と主スイッチ
ング素子で供給される電圧の対向電圧に対する極性を同
じとする駆動方法とを併用することによって、各スイッ
チング素子のサイズを小さくすることができる。特に、
副スイッチング素子で十分な充電能力をもたせ、主スイ
ッチング素子の充電能力を必要最小限化することで，主
スイッチング素子の小型化が可能となる。これによっ
て、前記したチャンネル容量も含めた寄生容量の大幅な
低減が実現でき、液晶表示素子の大型化、高精細化に伴
うパネルの設計上大きな問題となってくる輝度分布、フ
リッカ分布などの表示画面の均一性を改善し、高画質な
アクティブマトリックス型液晶表示素子を実現すること
ができる。

【００１８】

【発明の実施の形態】本発明の請求項１記載の発明は、
主平面上に、マトリックス状に配置された複数の走査電
極配線と信号電極配線、及び前記電極配線の各交差点に
対応して配置された画素電極、前記各画素電極と、それ
に対応する走査電極配線、信号電極配線を電気的に接続
するために形成された主スイッチング素子、及び前記主
スイッチング素子と異なる走査電極配線との間に配置さ
れた副スイッチング素子とを有し、前記主スイッチング
素子の電流供給能力を、副スイッチング素子の電流供給
能力に対して低くしたものであり、これによって、特に
主スイッチング素子の小型化が図れ、ＴＦＴ素子の寄生
容量を低減するという作用を有する。

【００１９】本発明の請求項２記載の発明は、前記主ス
イッチング素子と副スイッチング素子はアモルファスシ
リコンを半導体層とする薄膜トランジスタ(ＴＦＴ)で形
成され、前記主スイッチング素子と副スイッチング素子
は大きさが異なることとしたもので、具体的には、前記
の請求項１と同様、特に主スイッチング素子の大幅な小
型化による寄生容量の低減の作用を有する。

【００２０】本発明の請求項３記載の発明は、マトリッ
クス状に配列された画素電極群の任意の(ｎ，ｍ)番めの
画素電極は、ｎ番目の走査電極配線とｍ番目の信号電極
配線との間に配置された主スイッチング素子と、ｎ−１
番目の走査電極配線とｍ番目の信号電極配線に隣接する
信号電極配線(ｍ−１またはｍ＋１)との間に配置された
副スイッチング素子と電気的に接続され、前記信号電極
配線には、各走査電極配線毎に極性の異なる電圧が供給
され、同時に互いに隣接する信号電極配線間の電圧極性
も異なる信号を供給することとし、特に主スイッチング
素子の小型化による表示均一性の向上と各画素への所定
の電圧の供給とを同時に実現するという作用を有する。

【００２１】本発明の請求項４記載の発明は、主平面上
に、マトリックス状に配置された複数の走査電極配線と
信号電極配線、及び前記電極配線の各交差点に対応して
配置された画素電極，前記各画素電極と、それに対応す
る走査電極配線，信号電極配線を電気的に接続するため
に形成された主スイッチング素子、及び前記主スイッチ
ング素子と異なる走査電極配線との間に配置された副ス
イッチング素子とを有し、前記主スイッチング素子の電
流供給能力を、副スイッチング素子の電流供給能力に対
して低くしたアクティブマトリックス型液晶表示素子
で、前記副スイッチング素子を介して画素電極に供給さ
れる電圧の対向電極に対する極性と、その後に前記主ス
イッチング素子を介して画素電極に供給される電圧の極
性とが同方向であることを特徴とする駆動方法としたも
のであり、これにより、各スイッチング素子は小型であ
りながら、画素電極へ所定の電圧を確実に供給できるこ
とになる。

【００２２】以下、本発明の各実施の形態について、図
１から図５を用いて説明する。

【００２３】（実施の形態１）図１は本発明の実施の形
態１におけるアクティブマトリックス型液晶表示素子の
等価回路図を示したものである。図中の101，102はそれ
ぞれ走査電極配線，信号電極配線を示している。103は
主ＴＦＴ素子、104は副ＴＦＴ素子であり、アモルファ
スシリコンを半導体層とするＴＦＴで形成される。走査
電極配線101の走査方向は紙面の上から下方向である。
また、105，106はそれぞれ、液晶容量，蓄積容量を示
す。107，108は主ＴＦＴ素子及び副ＴＦＴ素子の寄生容
量である。

【００２４】図１からわかるように本実施の形態１にお
いては、定形としてマトリックス状に配列された画素電
極群の任意の(ｎ，ｍ)番目の画素電極は、ｎ番目の走査
電極配線101とｍ番目の信号電極配線102との間に配置さ
れた主ＴＦＴ素子103と、ｎ−１番目の走査電極配線と
ｍ＋１番目の信号電極配線との間に配置された副ＴＦＴ
素子104と電気的に接続され、前記信号電極配線には、
各走査電極配線毎に極性の異なる電圧が供給され、同時
に互いに隣接する信号電極配線間の電圧極性も異なる信
号を供給する構成となっている。

【００２５】図２は、図１に示した等価回路の各電極配
線及び画素電極Ａ点での電圧波形の変化を示したもので
ある。図２で、201，202は画素電極Ａ点に対する副ＴＦ
Ｔ素子に接続された走査電極配線および信号電極配線の
電圧波形を示す。同様に203，204は主ＴＦＴ素子に接続
された走査電極配線および信号電極配線の電圧波形を示
す。また、205は画素電極Ａ点での電圧の変化を示した
ものである。206は対向電極の電圧である。

【００２６】以下図面を参照しながら、本発明のアクテ
ィブマトリックス液晶表示素子と駆動方法に対する動作
ついて詳細に説明する。

【００２７】本例での信号電圧は、各走査電極配線毎に
対向電圧に対して極性が反転し、かつ隣接する信号電極
配線間での電圧極性も互いに逆となる、いわゆるドット
反転駆動方式で電圧を供給した。図２からわるように、
画素電極Ａ点には、まず副ＴＦＴ素子104によって１走
査期間前の隣接画素の電圧が供給される。上記した駆動
方法、及び本例の構成によると、副ＴＦＴ素子104によ
って供給される電圧は、その１走査期間後に主ＴＦＴ素
子103から画素電極Ａに供給される電圧と同極性とな
る。図２の画素電極Ａ点の電圧波形205は画素電圧の時
間的な変化を示している。本例では、主ＴＦＴ素子103
によって最終的に供給される所定の電圧に近い電圧を副
ＴＦＴ素子104によって供給されるので、主ＴＦＴ素子
の充電能力を低下、すなわち素子を小さくすることがで
きる。

【００２８】次に、本例の構成を対角19インチサイズの
ＳＸＧＡ(横1280×３、縦1024画素)の液晶パネルに適用
した結果を示す。具体的なアレイ設計として、主ＴＦＴ
素子のチャンネル長(Ｗ)を、従来の構成(１つのＴＦＴ
素子で構成)の場合に比較して１／２とし、副ＴＦＴ素
子を従来構成の場合のＴＦＴ素子と同一サイズで作成し
た。その結果、現在使用されている実用的なほとんどの
画像表示において、画素電圧の充電不足にまつわる画像
劣化はなかった。さらに、従来構成で作成した液晶パネ
ルと、本例の構成で作成した液晶パネルにおいて、走査
電極配線の電圧供給端から終端に向かっての画面の左右
方向での液晶パネルの対向電圧の最適値(フリッカ特性
の最適点)を測定した。

【００２９】図３は本発明の実施の形態１と従来例の液
晶表示素子の画面の左右方向での対向電圧の最適値変化
の測定結果を示す。図中(ａ)は従来の構成で作成した液
晶パネルの左右での最適対向電圧の変化を表している。
左右で約0.5(Ｖ)程度の差が発生していることがわか
る。一方、図中(ｂ)に示す本例の構成の液晶パネルで
は、約0.1(Ｖ)程度に抑えられており、表示画面特性の
均一性が大幅に改善されていることがわかる。

【００３０】（実施の形態２）図４は本発明の実施の形
態２におけるアクティブマトリックス型液晶表示素子の
等価回路図を示したものである。前記実施の形態１(図
１)と同じ要素には同じ符号を付しその説明を省略す
る。走査電極配線101の走査方向は紙面の上から下方向
である。図５は、図４に示した等価回路の各電極配線及
び画素電極Ｂ点での電圧波形の変化を示したものであ
る。本例のＴＦＴアレイの構成では、副ＴＦＴ素子104
と主ＴＦＴ素子103は、同一の信号電極配線に接続し
た。同時に、信号電極配線102に印加する電圧波形は、
１走査期間毎の信号電圧極性は同一として、フレーム期
間毎に極性を反転するフレーム反転駆動とした。また、
隣接する各信号線毎の極性は反転した。本構成も、前述
した実施の形態１と同一の動作原理によって、特に主Ｔ
ＦＴ素子のサイズを小さくできる。これによって、実施
の形態１と同様、従来のパネルの構成の場合に比較し
て、表示画面の均一性を大幅に改善することができた。

【００３１】

【発明の効果】以上述べたように、本発明の構成のアク
ティブマトリックス型液晶表示素子、及びその駆動方法
によれば、液晶パネルの大型化、高精細化に伴ってパネ
ル設計上極めて大きな問題となる配線遅延及びＴＦＴ素
子の寄生容量の影響による明るさの面内分布(輝度傾
斜)、フリッカなどの画像品質劣化に対し、副ＴＦＴ素
子と主ＴＦＴ素子の２段階で画素に電圧を供給すること
で、主ＴＦＴ素子のサイズを小さくできることから、チ
ャンネル容量も含めた主ＴＦＴ素子の寄生容量の大幅な
低減が実現でき、これによって、輝度分布、フリッカ分
布などの表示画面の均一性を改善し、高画質なアクティ
ブマトリックス型液晶表示素子を実現することができ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態１におけるアクティブマト
リックス型液晶表示素子の等価回路図である。

【図２】図１に示した等価回路の各電極配線及び画素電
極Ａ点での電圧波形図である。

【図３】本発明の実施の形態１におけるアクティブマト
リックス型液晶表示素子と従来の液晶表示素子の画面左
右での対向電圧の最適値変化の測定結果を示す図であ
る。

【図４】本発明の実施の形態２におけるアクティブマト
リックス型液晶表示素子の等価回路図である。

【図５】図４に示した等価回路の各電極配線及び画素電
極Ｂ点での電圧波形図である。

【図６】従来のアクティブマトリックス型液晶表示素子
の等価回路図である。

【図７】一般的なＴＦＴ素子の断面図である。

【図８】図６に示したアクティブマトリックス型液晶表
示素子の基本的な動作を示す波形図である。

【図９】ゲート電圧に信号遅延のある場合の画素電圧の
変化を示す波形図である。

【符号の説明】

101…走査電極配線、 102…信号電極配線、 103…主
ＴＦＴ素子、 104…副ＴＦＴ素子、 105…液晶容量、
106…蓄積容量、 107…主ＴＦＴ素子の寄生容量、
108…副ＴＦＴ素子の寄生容量、 201…副ＴＦＴ素子に
接続された走査電極配線の電圧波形、 202…副ＴＦＴ
素子に接続された信号電極配線の電圧波形、 203…主
ＴＦＴ素子に接続された走査電極配線の電圧波形、 20
4…主ＴＦＴ素子に接続された信号電極配線の電圧波
形、 205…画素電圧波形、 206…対向電極電圧。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 主平面上に、マトリックス状に配置され
   た複数の走査電極配線と信号電極配線、及び前記電極配
   線の各交差点に対応して配置された画素電極、前記各画
   素電極と、それに対応する走査電極配線、信号電極配線
   を電気的に接続するために形成された主スイッチング素
   子、及び前記主スイッチング素子と異なる走査電極配線
   との間に配置された副スイッチング素子とを有し、前記
   主スイッチング素子の電流供給能力を、副スイッチング
   素子の電流供給能力に対して低くしたことを特徴とする
   アクティブマトリックス型液晶表示素子。
2. 【請求項２】 前記主スイッチング素子と副スイッチン
   グ素子はアモルファスシリコンを半導体層とする薄膜ト
   ランジスタで形成され、前記主スイッチング素子と副ス
   イッチング素子は大きさが異なることを特徴とする請求
   項１記載のアクティブマトリックス型液晶表示素子。
3. 【請求項３】 マトリックス状に配列された画素電極群
   の任意の(ｎ，ｍ)番めの画素電極は、ｎ番目の走査電極
   配線とｍ番目の信号電極配線との間に配置された主スイ
   ッチング素子と、ｎ−１番目の走査電極配線とｍ番目の
   信号電極配線に隣接するいずれか一方の信号電極配線と
   の間に配置された副スイッチング素子と電気的に接続さ
   れ、前記信号電極配線には、各走査電極配線毎に極性の
   異なる電圧が供給され、同時に互いに隣接する信号電極
   配線間の電圧極性も異なる信号を供給することを特徴と
   する請求項１または請求項２記載のアクティブマトリッ
   クス型液晶表示素子。
4. 【請求項４】 主平面上に、マトリックス状に配置され
   た複数の走査電極配線と信号電極配線、及び前記電極配
   線の各交差点に対応して配置された画素電極、前記各画
   素電極と、それに対応する走査電極配線、信号電極配線
   を電気的に接続するために形成された主スイッチング素
   子、及び前記主スイッチング素子と異なる走査電極配線
   との間に配置された副スイッチング素子とを有し、前記
   主スイッチング素子の電流供給能力を、副スイッチング
   素子の電流供給能力に対して低くしたアクティブマトリ
   ックス型液晶表示素子で、前記副スイッチング素子を介
   して画素電極に供給される電圧の対向電極に対する極性
   と、その後に前記主スイッチング素子を介して画素電極
   に供給される電圧の極性とが同方向であることを特徴と
   するアクティブマトリックス型液晶表示素子の駆動方
   法。