CN102033377A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN102033377A
CN102033377A CN2010102980792A CN201010298079A CN102033377A CN 102033377 A CN102033377 A CN 102033377A CN 2010102980792 A CN2010102980792 A CN 2010102980792A CN 201010298079 A CN201010298079 A CN 201010298079A CN 102033377 A CN102033377 A CN 102033377A
Authority
CN
China
Prior art keywords
mentioned
grid
coiling
line
draws
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102980792A
Other languages
English (en)
Other versions
CN102033377B (zh
Inventor
渡边仁
石井裕满
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN102033377A publication Critical patent/CN102033377A/zh
Application granted granted Critical
Publication of CN102033377B publication Critical patent/CN102033377B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Abstract

一种显示装置，具备：第1栅极线，沿预先设定的方向延伸；第2栅极线，与上述第1栅极线平行地延伸；第1栅极输出端子，对应于上述第1栅极线；第2栅极输出端子，对应于上述第2栅极线；第1栅极引绕线，将上述第1栅极线与上述第1栅极输出端子电连接；第2栅极引绕线，将上述第2栅极线与上述第2栅极输出端子电连接，并且配线长度被形成为比上述第1栅极引绕线的配线长度长；以及静电保护环，被配置成在与上述第1栅极引绕线之间及与上述第2栅极引绕线之间介入绝缘层，并与上述第1栅极引绕线及上述第2栅极引绕线重叠；上述第1栅极引绕线与上述静电保护环重叠的面积比上述第2栅极引绕线与上述静电保护环重叠的面积大。

Description

显示装置
技术领域
本发明涉及将对薄膜晶体管传送扫描信号的栅极线与规定的连接端子电连接的连接配线的配线长度以各栅极线而不同的显示装置。
背景技术
作为显示装置，主动矩阵方式的液晶显示装置在栅极线与源极线的交点附近配置有薄膜晶体管(Thin Film Transistor：以下记作TFT)、和连接在该TFT上的像素电极。
此外，在像素电极与对置于该像素电极而配置的对置电极(共用电极)之间形成有液晶层。
并且，通过经由用经由栅极线输入的扫描信号设为选择状态的TFT对像素电极施加对应于灰阶水平的电压，液晶的取向状态变化为对应于灰阶水平的取向状态。
然而，在这样的液晶显示装置中，有在显示面板上的规定的区域中将驱动电路COG(Chip On Glass)安装的结构。例如在日本特开2006-71814号公报中，提出了在显示面板的各边中的相对于栅极线延伸的方向平行的一边侧设置另一个基板从一个基板突出的突出区域、将由驱动栅极线的栅极驱动器及驱动源极线的源极驱动器构成的作为IC芯片的半导体元件安装到该突出区域中的结构。
但是，在这样相对于栅极线延伸的方向平行的显示面板的一边侧安装栅极驱动器的情况下，将栅极线和栅极驱动器电连接的引绕线的配线长度依各栅极线而不同。因而，栅极驱动器与栅极线之间的时间常数依各栅极线而不同，如果栅极驱动器对该栅极驱动器的输出端输出扫描信号以使作为扫描信号的开启电压在各栅极线间相等，则对TFT施加的开启电压的执行(有效)电压依各栅极线而不同。因此，即使在将对应于相互相等的灰阶水平的电压写入到各像素电极中的情况下，保持在像素电极中的电压也依各行而不同，例如即使在对画面一面进行单一灰阶显示的情况下也会在画面面内发生亮度差，有显示品质下降的问题。
发明内容
所以，本发明的目的是提供一种即使将栅极线与栅极驱动器之间电连接的配线的配线长度依各栅极线而不同、也能够抑制显示品质的下降的显示装置。
本发明的显示装置的技术方案之一是一种显示装置，具备：第1栅极线，沿预先设定的方向延伸；第2栅极线，与上述第1栅极线平行地延伸；第1栅极输出端子，对应于上述第1栅极线；第2栅极输出端子，对应于上述第2栅极线；第1栅极引绕线，将上述第1栅极线与上述第1栅极输出端子电连接；第2栅极引绕线，将上述第2栅极线与上述第2栅极输出端子电连接，并且配线长度被形成为比上述第1栅极引绕线的配线长度长；静电保护环，被配置成在与上述第1栅极引绕线之间及与上述第2栅极引绕线之间介入绝缘层，并与上述第1栅极引绕线及上述第2栅极引绕线重叠；上述第1栅极引绕线与上述静电保护环重叠的面积比上述第2栅极引绕线与上述静电保护环重叠的面积大。
所述的显示装置，其特征在于，上述第1栅极引绕线与上述静电保护环重叠的区域中的上述第1栅极引绕线的配线宽度比上述第2栅极引绕线与上述静电保护环重叠的区域中的上述第2栅极引绕线的配线宽度宽。
所述的显示装置，其特征在于，上述静电保护环的配线宽度是一定的。
所述的显示装置，其特征在于，上述第1栅极引绕线与上述静电保护环不重叠的区域中的上述第1栅极引绕线的配线宽度，和上述第2栅极引绕线与上述静电保护环不重叠的区域中的上述第2栅极引绕线的配线宽度相等。
所述的显示装置，其特征在于，上述静电保护环与上述第1栅极引绕线重叠的区域中的上述静电保护环的宽度，比上述静电保护环与上述第2栅极引绕线重叠的区域中的上述静电保护环的宽度宽。
所述的显示装置，其特征在于，上述第1栅极引绕线的配线宽度与上述第2栅极引绕线的配线宽度相等。
所述的显示装置，其特征在于，相对于上述第1栅极引绕线的时间常数与相对于上述第2栅极引绕线的时间常数设定为相等。
所述的显示装置，其特征在于，上述静电保护环形成为，使其包围显示区域。
所述的显示装置，其特征在于，上述静电保护环被设定为与共用电极相同的电压。
所述的显示装置，其特征在于，引绕上述第1栅极引绕线及上述第2栅极引绕线，以使其绕过显示区域。
所述的显示装置，其特征在于，上述静电保护环经由静电保护电路连接在上述第1栅极线及上述第2栅极线上。
所述的显示装置，其特征在于，上述静电保护环具有形成为与数据线同一层的线区域；
上述第1栅极引绕线及上述第2栅极引绕线在上述线区域与上述静电保护环重叠。
本发明的显示装置的其他技术方案之一是一种显示装置，具备：多个栅极线，对形成在显示像素中的薄膜晶体管传送扫描信号；多个栅极引绕线，将上述栅极线与预先设定的栅极输出端子之间电连接；静电保护环，与上述多个栅极引绕线立体交叉；上述多个栅极引绕线的与上述静电保护环立体交叉的区域的面积相互不同，以使配线长度相互不同。
所述的显示装置，其特征在于，与配线长度长的栅极引绕线相比，配线长度短的栅极引绕线的与上述静电保护环立体交叉的区域的面积更大。
本发明的显示装置的其他技术方案之一是一种显示装置，具备：多个像素电极；共用电极；液晶层，设置在上述多个像素电极与上述共用电极之间；多个薄膜晶体管，源电极连接在对应的上述像素电极上；多个栅极线，连接在对应的上述薄膜晶体管的栅电极上；多个栅极输出端子；多个栅极引绕线，将对应的上述栅极线与对应的上述栅极输出端子电连接，并且相互的配线长度不同；共用线，设定为与上述共用电极相等的电压，并且与上述多个栅极引绕线立体交叉；上述多个栅极引绕线的与上述共用线立体交叉的区域的面积相互不同。
所述的显示装置，其特征在于，与配线长度长的栅极引绕线相比，配线长度短的栅极引绕线的与上述共用线立体交叉的区域的面积大。
所述的显示装置，其特征在于，具备连接在对应的上述薄膜晶体管的漏电极上的多个数据线；上述共用线具有被形成为与上述多个数据线同一层的线区域；上述多个栅极引绕线在上述线区域与上述静电保护环重叠。
所述的显示装置，其特征在于，上述线区域被形成为比上述多个栅极引绕线接近于上述液晶层的层。
根据本发明，即使将栅极线与栅极驱动器之间电连接的配线的配线长度依各栅极线而不同，也能够抑制显示品质的下降。
本发明的优点会在以下的叙述中进行说明，并且部分会变得清楚，或者可以通过实践本发明得到理解。
本发明的优点通过特别在这里指出的手段和组合能够被认识和达到。
构成说明书的一部分的附图是说明本发明的实施方式的，并且与上面给出的发明内容和下面给出的具体实施方式一起用来解释本发明的原理。
附图说明
图1是液晶显示装置的概略俯视图。
图2是液晶显示装置的概略剖视图。
图3是显示面板等价电路的俯视图。
图4是栅极线用静电保护电路的等价电路的俯视图。
图5是数据线用静电保护电路的等价电路的俯视图。
图6是开关用薄膜晶体管的剖视图。
图7是栅极驱动器搭载区域的剖视图。
图8是栅极驱动器搭载区域的剖视图。
图9是数据驱动器搭载区域的剖视图。
图10是数据驱动器搭载区域的剖视图。
图11是引绕线与作为静电保护线的共用线的重叠区域的俯视图。
图12是沿着图11所示的B-B′的剖视图。
图13是变形例的引绕线与作为静电保护线的共用线的重叠区域的俯视图。
图14是沿着图13所示的C-C′的剖视图。
图15是变形例的引绕线与作为静电保护线的共用线的重叠区域的俯视图。
图16是沿着图15所示的D-D′的剖视图。
图17是变形例的引绕线与作为静电保护线的共用线的重叠区域的俯视图。
图18是沿着图17所示的E-E′的剖视图。
具体实施方式
以下，对本发明的实施方式进行说明。
作为本发明的显示装置，在图1中表示主动(active)矩阵方式的液晶显示装置的概略俯视图，在图2中表示其剖视图。液晶显示装置1具备显示面板2、驱动该显示面板2的驱动器电路3、和用来将驱动器电路3再连接到外部电路上的FPC(Flexible printed circuits)60。驱动器电路3由栅极驱动器3a和数据驱动器3b构成。并且，栅极驱动器3a和数据驱动器3b分别由作为半导体元件的IC芯片构成，通过COG(Chip on Glass)安装在显示面板2的预先设定的区域中，搭载到显示面板2上。
显示面板2将有源基板4通过大致方形框状的密封件6贴合在相对于该有源基板4对置配置的对置基板5上。并且，在由该框状的密封件6包围的区域中的两基板4、5间形成有液晶层7。此外，通过使有源基板4的下边部从对置基板5突出而设有突出部4a。并且，在该突出部4a上搭载有驱动器电路3并且接合着FPC60。这里，在图1中，将由双点划线包围的方形状的区域表示为显示区域8。并且，密封件6包围该显示区域8而设置。另外，有源基板4和对置基板5分别由玻璃等的透明性材料形成。
图3是显示面板2的主要部分的等价电路的俯视图。在显示区域8中，以矩阵状排列有显示像素。并且，在有源基板4上，各显示像素形成有由ITO等构成的透明性的像素电极9、和源电极S连接在该像素电极9上的nMOS型的开关用薄膜晶体管10。开关用薄膜晶体管10的栅电极G连接在栅极线11上、并且漏电极D连接在数据线12上。这里，栅极线11是将从栅极驱动器3a输出的扫描信号传送给开关用薄膜晶体管11的，并使对应于像素行沿行方向延伸，而在有源基板4上形成有多个。此外，数据线12是将从数据驱动器3b输出的灰阶信号经由开关用薄膜晶体管10传送给像素电极9的，并使对应于像素列沿列方向延伸，而在有源基板4上形成有多个。
另外，突出部4a设在显示面板2的各边中的相对于栅极线11延伸的方向而平行的一边侧。此外，在突出部4a上，设有搭载栅极驱动器3a的栅极驱动器搭载区域13和搭载数据驱动器3b的数据驱动器搭载区域14。
这里，在图3中，像素电极9仅图示了5个×3个是为了图面的明了化，实际上排列有几百个×几百个或更多的个数。在有源基板4上的显示区域8的周围，设有方形框状的作为静电保护环的共用线15、以及与其连接的连接垫板16。连接垫板16经由基板间导通件连接在设于对置基板5的与有源基板4的对置面上的由ITO等构成的透明性的共用电极17上。即，设定为使共用线15和共用电极17成为相等的电压。
栅极线11连接在绕过显示区域8、而从该栅极线11的一个端部朝向突出部4a的栅极引绕线18上。并且，栅极线11经由栅极引绕线18电连接在排列于突出部4a的栅极驱动器搭载区域13中的栅极输出端子19上。
此外，数据线12连接在从该数据线12的一个端部朝向突出部4a的数据引绕线20上。并且，数据线12经由数据引绕线20电连接在排列于突出部4a的数据驱动器搭载区域14中的数据输出端子21上。
另外，栅极输出端子19是用来将栅极线11与搭载在栅极驱动器搭载区域13中的栅极驱动器3a经由栅极引绕线18电连接的连接端子，将栅极驱动器3a输出扫描信号的该栅极驱动器3a中的规定的连接端子在COG安装时连接到该栅极输出端子19上。此外，数据输出端子21是用来将数据线12与搭载在数据驱动器搭载区域14中的数据驱动器3b经由数据引绕线20电连接的连接端子，将数据驱动器3b输出灰阶信号的该数据驱动器3b中的规定的连接端子在COG安装时连接到该数据输出端子21上。
在栅极驱动器搭载区域13中，设有栅极输入端子22，以使其平行于栅极输出端子19的排列方向。栅极输入端子22是用来将经由FPC60从外部电路传送来的信号输入到栅极驱动器3a中的连接端子，连接在栅极驱动器3a中的规定的连接端子上。此外，栅极输入端子22经由朝向有源基板4的端部延伸的第1输入线23连接在栅极用外部连接端子24上。并且，栅极用外部连接端子24连接在形成于FPC60上的规定的连接端子上。
在数据驱动器搭载区域14中，设有数据输入端子25，以使其平行于数据输出端子21的排列方向。数据输入端子25是用来将经由FPC60从外部电路传送来的信号输入到数据驱动器3b中的连接端子，连接在数据驱动器3b的规定的连接端子上。此外，数据输入端子25经由朝向有源基板4的端部延伸的第2输入线26连接在数据用外部连接端子27上。并且，数据用外部连接端子27连接在形成于FPC60上的规定的连接端子上。
图4是设在栅极驱动器搭载区域13中的栅极线用静电保护电路28的等价电路的俯视图。栅极线用静电保护电路28具有栅极线用静电保护线29、二极管连接型薄膜晶体管30、和第1浮动栅极型薄膜晶体管31。
二极管连接型薄膜晶体管30的栅电极G和漏电极D通过栅极输出端子19相互连接，并且也连接在该栅极输出端子19上，源电极S连接在栅极线用静电保护线29上。此外，第1浮动栅极型薄膜晶体管31的栅电极G被从周围绝缘而成为浮动栅极，漏电极D连接在栅极输出端子19上，源电极S连接在栅极线用静电保护线29上。即，二极管连接型薄膜晶体管30和第1浮动栅极型薄膜晶体管31在栅极输出端子19与栅极线用静电保护线29之间并列地连接。
栅极线用静电保护线29的一端部经由连接用薄膜晶体管32及连接用引绕线33连接在共用线15上。在此情况下，连接用薄膜晶体管32的栅电极G及漏电极D连接在栅极线用静电保护线29上，源电极S经由第1连接用引绕线33连接在共用线15上。
图5是设在数据驱动器搭载区域14中的数据线用静电保护电路34的等价电路的俯视图。数据线用静电保护电路34具有数据线用静电保护线35、和第2浮动栅极型薄膜晶体管36。
第2浮动栅极型薄膜晶体管36，栅电极G被从周围绝缘而成为浮动栅极，漏电极D连接在数据输出端子21上，源电极S连接在数据线用静电保护线35上。
数据线用静电保护线35的一端部经由并列设置的第1、第2连接用薄膜晶体管37、38及第2连接用引绕线39，连接在共用线15上。在此情况下，第1连接用薄膜晶体管37的栅电极G和漏电极D连接在数据线用静电保护线35上，源电极S经由第2连接用引绕线39连接在共用线15上。此外，第2连接用薄膜晶体管38的栅电极G和漏电极D经由第2连接用引绕线39连接在共用线15上，源电极S连接在数据线用静电保护线35上。
接着，对该显示面板2中的显示像素的具体的层结构进行说明。图6是开关用薄膜晶体管10及像素电极9的剖视图。在由玻璃等构成的有源基板4的与对置基板5的对置面的规定的部位上，作为第1导电层，设有由钼或铬等构成的栅电极G、和连接在该栅电极G上的栅极线11。这里，栅极引绕线18与连接在该栅极引绕线18上的栅极线11同样作为第1导电层而形成。
在第1导电层的上层设有由氮化硅构成的栅极绝缘膜40。在栅极绝缘膜40的上层设有由本征非晶硅构成的半导体薄膜41。在对应于半导体薄膜41的区域的上层中央部设有由氮化硅构成的沟道保护膜42。
在对应于沟道保护膜42的区域的上层两侧及其两侧的半导体薄膜41的区域中设有由n型非晶硅构成的欧姆接触层43、44。在一个欧姆接触层43的上层及其附近的栅极绝缘膜40的上层的规定的部位上设有由钼或铬等构成的源电极S。在另一个欧姆接触层44的上层及栅极绝缘膜40的上层的规定的部位上设有由钼或铬等构成的漏电极D、连接在该漏电极D上的数据线12。
这里，开关用薄膜晶体管10由栅电极G、栅极绝缘膜40、半导体薄膜41、沟道保护膜42、欧姆接触层43、44、源电极S及漏电极D构成。此外，源电极S、漏电极D及数据线12形成为第2导电层。这里，数据引绕线20与连接在该数据引绕线20上的数据线12同样形成为第2导电层。
在开关用薄膜晶体管10及数据线12的上层设有由氮化硅构成的外覆膜45。在外覆膜45的上层的规定的部位上设有由ITO等的透明导电材料构成的像素电极9。像素电极9经由设在外覆膜45的规定的部位上的接触孔46连接在源电极S上。
接着，对栅极驱动器搭载区域13的具体的层结构进行说明。图7是设在栅极驱动器搭载区域13中的栅极线用静电保护线29、二极管连接型薄膜晶体管30、第1浮动栅极型薄膜晶体管31及栅极输出端子19的剖视图。二极管连接型薄膜晶体管30及第1浮动栅极型薄膜晶体管31具有与开关用薄膜晶体管10大致同样的层结构，由作为上述第1导电层的栅电极G、栅极绝缘膜40、半导体薄膜41、沟道保护膜42、欧姆接触层43、44、作为上述第2导电层的源电极S及漏电极D构成。
栅极输出端子19为层叠了在有源基板4的与对置基板5的对置面上作为上述第1导电层设置的由钼或铬等构成的下层金属层19a、和在经由设在栅极绝缘膜40上的接触孔47从该栅极绝缘膜40露出的区域的下层金属层19a及其周围的栅极绝缘膜40的上层作为上述第2导电层设置的由钼或铬等构成的上层金属层19b的2层构造。并且，下层金属层19a连接在同样作为第1导电层设置的栅极引绕线18上。此外，上层金属层19b的一部分经由设在外覆膜45上的开口部48从该外覆膜45露出。栅极线用静电保护线29由作为上述第2导电层设在栅极绝缘膜40的上层上的钼或铬等的金属层。
并且，二极管连接型薄膜晶体管30经由与作为第1导电层的栅电极G同样作为第1导电层形成的由钼或铬等构成的引绕线49，连接在栅极输出端子19的下层金属层19a上。此外，漏电极D连接在栅极输出端子19的上层金属层19b上，源电极S连接在栅极线用静电保护线29上。第1浮动栅极型薄膜晶体管31的栅电极G被从周围绝缘而成为浮动栅极。此外，漏电极D连接在栅极输出端子19的上层金属层19b上，源电极S连接在栅极线用静电保护线29上。
图8是设在栅极驱动器搭载区域13中的连接用薄膜晶体管32、栅极线用静电保护线29及第1连接用引绕线33的剖视图。连接用薄膜晶体管32具有与开关用薄膜晶体管10大致同样的层结构，由作为上述第1导电层的栅电极G、栅极绝缘膜40、半导体薄膜41、沟道保护膜42、欧姆接触层43、44、作为上述第2导电层的源电极S及漏电极D构成。第1连接用引绕线33由作为上述第1导电层设置的钼或铬等的金属层构成。
设在栅极绝缘膜40的上层的栅极线用静电保护线29的一端部连接在连接用薄膜晶体管32的漏电极D上，并且经由设在栅极绝缘膜40上的接触孔49而连接在连接用薄膜晶体管32的栅电极G上。并且，连接用薄膜晶体管32的源电极S经由设在栅极绝缘膜40上的接触孔50连接在第1连接用引绕线33上。
接着，对数据驱动器搭载区域14的具体的层结构进行说明。图9是第2浮动栅极型薄膜晶体管36、数据输出端子21及数据线用静电保护线35的剖视图。第2浮动栅极型薄膜晶体管36具有与开关用薄膜晶体管10大致同样的层结构，由作为上述第1导电层的栅电极G、栅极绝缘膜40、半导体薄膜41、沟道保护膜42、欧姆接触层43、44、作为上述第2导电层的源电极S及漏电极D构成。
数据输出端子21由作为上述第2导电层而设在栅极绝缘膜40的上层的钼或铬等的金属层构成，连接在同样作为第2导电层设置的数据引绕线20上。此外，该金属层的一部分经由设在外覆膜45上的开口部5从该外覆膜45露出。数据线用静电保护线35由作为上述第2导电层而设在栅极绝缘膜40的上层上的钼或铬等的金属层构成。连接在数据输出端子21上。第2浮动栅极型薄膜晶体管36的栅电极G被从周围绝缘而成为浮动栅极。此外，漏电极D连接在数据输出端子15上，源电极S经由设在栅极绝缘膜40上的接触孔52连接在数据线用静电保护线35上。
图10是设在数据驱动器搭载区域14中的第1、第2连接用薄膜晶体管37、38、数据线用静电保护线35及第2连接用引绕线39的剖视图。第1、第2连接用薄膜晶体管37、38具有与开关用薄膜晶体管10大致同样的层结构，由作为上述第1导电层的栅电极G、栅极绝缘膜40、半导体薄膜41、沟道保护膜42、欧姆接触层43、44、作为上述第2导电层的源电极S及漏电极D构成。第2连接用引绕线39由作为上述第1导电层设置的钼或铬等的金属层构成。
第1连接用薄膜晶体管37的栅电极G连接在数据线用静电保护线35上。此外，第2连接用薄膜晶体管44的栅电极G连接在第2连接用引绕线39上。并且，第1连接用薄膜晶体管43的源电极S和第2连接用薄膜晶体管44的漏电极D经由设在栅极绝缘膜51上的接触孔53连接在第2连接用引绕线39上。此外，第1连接用薄膜晶体管43的漏电极D和第2连接用薄膜晶体管44的源电极经由设在栅极绝缘膜40上的同一个接触孔54(在图10中为了图示的方便而设为不同)连接在数据线用静电保护线35上。
回到图3，作为静电保护环的共用线15在与有源基板4和对置基板5重叠的区域中，具有与数据线12平行地延伸的第1线区域15a及第2线区域15b、和与栅极线11平行地延伸的第3线区域15c及第4线区域15d。
第1线区域15a及第2线区域15b由作为上述第2导电层设置的钼或铬等的金属层构成。此外，第3线区域15c及第4线区域15d由作为上述第1导电层设置的钼或铬等的金属层构成。并且，第1线区域15a在与第3线区域15c交叉的位置P1处经由设在栅极绝缘膜40上的接触孔连接在该第3线区域15c上，并且在与第4线区域15d交叉的位置P2处经由设在栅极绝缘膜40上的接触孔连接在该第4线区域15d上。此外，第2线区域15b在与第3线区域15c交叉的位置P3处经由设在栅极绝缘膜40上的接触孔连接在该第3线区域15c上，并且在与第4线区域15d交叉的位置P4处经由设在栅极绝缘膜40上的接触孔连接在该第4线区域15d上。
即，第1线区域15a及第2线区域15b在栅极线11延伸的方向的部位处、相对于作为第1导电层设置的栅极引绕线18可立体交叉地构成。此外，第3线区域15c及第4线区域15d在数据线12延伸的方向的部位处、相对于作为第2导电层设置的数据引绕线20可立体交叉地构成。另外，在图3中，表示了第1线区域15a相对于栅极引绕线18立体交叉、第3线区域15c相对于数据引绕线20立体交叉的例子。
在第1线区域15a与栅极引绕线18立体交叉的区域15R中，栅极引绕线18将与第1线区域15a的经由栅极绝缘膜40的重叠面积，设定为与从对应于该栅极引绕线18的栅极线11到对应于该栅极引绕线18的栅极输出端子19的距離相对应的面积。
例如，如图11、图12，将栅极引绕线18的长度设定为，使得在以栅极引绕线18a＞栅极引绕线18b＞栅极引绕线18c＞栅极引绕线18d＞栅极引绕线18e的顺序较长的情况下、与第1线区域15a的经由栅极绝缘膜40的重叠面积以栅极引绕线18e＞栅极引绕线18d＞栅极引绕线18c＞栅极引绕线18b＞栅极引绕线18a的顺序变大。
更具体地讲，与第1线区域15a重叠的区域中的栅极引绕线18的配线宽度形成为，使其以栅极引绕线18e＞栅极引绕线18d＞栅极引绕线18c＞栅极引绕线18b＞栅极引绕线18a的顺序变大。
这里，在与第1线区域15a和栅极引绕线18立体交叉的区域15R不同的区域中，各栅极引绕线18的配线宽度形成为相等。
此外，共用线15由一定(固定)的配线宽度形成。
即，将栅极引绕线18的配线宽度通过该栅极引绕线18与共用线15重叠的区域15R调节，以使从栅极线11到对应于该栅极线的栅极输入端子19之间的栅极引绕线18的时间常数RC、即栅极引绕线18的电阻R与向该栅极引绕线18的寄生电容C的乘积RC在各栅极线11间相等。由此，能够使输入到TFT10中的作为扫描信号的开启信号的执行(有效)电压在各栅极线11间相等，即使将栅极线11与栅极驱动器3a之间电连接的第1引绕线18的配线长度依各行而不同，也能够抑制显示品质的下降。
此外，由于在与栅极引绕线18必定交叉的作为静电保护环的共用线15的重叠区域中调节对应于各栅极线11的时间常数，所以不需要新设置时间常数的调节区域，并能够防止装置的尺寸变大。此外，由于调节栅极引绕线18的配线宽度本身，所以不需要设置用来调节时间常数的新的层，还能够防止制造工序数増加。
另外，在上述实施方式中在共用线15与栅极引绕线18立体交叉的区域15R中，对调节了栅极引绕线18的配线宽度的情况进行了说明，但如图13、图14所示，也可以做成调节共用线15的配线宽度的结构。
即，在栅极引绕线18的长度，以栅极引绕线18a＞栅极引绕线18b＞栅极引绕线18c＞栅极引绕线18d＞栅极引绕线18e的顺序为长的情况下，将第1线区域15a的配线宽度形成为，使得以与栅极引绕线18e重叠的区域＞与栅极引绕线18d重叠的区域＞与栅极引绕线18c重叠的区域＞与栅极引绕线18b重叠的区域＞与栅极引绕线18a重叠的区域的顺序变大。
另外，此时各栅极引绕线18的配线宽度形成为相互相等。
此外，在上述实施方式中，对于通过部分地使用第1导电层和第2导电层而形成作为静电保护线的共用线15的情况进行了说明，但也可以作为其他层的导电层形成。例如，也可以在第2导电层与像素电极9之间形成第3导电层、将该第3导电层作为共用线15形成。
此外，在上述实施方式中，对对应于栅极引绕线18的配线长度、按照各栅极线而区域15R中的栅极引绕线18的配线宽度不同的情况进行了说明，但也可以做成将栅极引绕线18基于其配线长度按照规定的长度范围分组化、调节区域15R中的栅极引绕线18的配线宽度、以使得在各组间配线宽度相互不同并且在相同的组内配线宽度相互相等的结构。虽然达不到使各第1栅极引绕线的时间常数RC必定一致，但能够使配线设计变得容易、并且使各第1栅极引绕线的时间常数RC相互接近，是优选的。
此外，在上述实施方式中，对于共用线15形成为使其将显示区域8完全包围的情况进行了说明，但共用线15如图15、图16、图17、图18所示，也可以构成为对应于配线长度最长的栅极引绕线18的配置区域而形成断线区域15x的。不论怎样，只要相比配线长度长的第1栅极引绕线、将配线长度短的第1栅极引绕线与共用线的重叠面积形成大的，就能够使配线长度长的第1栅极引绕线与配线长度短的第1栅极引绕线之间的时间常数接近，由此，在相互对应的栅极线间能够使作为扫描信号的开启信号的执行电压接近。
本申请基于2009年9月28日提出申请的日本专利申请第2009-223022号并主张其优先权，这里引用其全部内容。

Claims (18)

1.一种显示装置，其特征在于，
具备：
第1栅极线，沿预先设定的方向延伸；
第2栅极线，与上述第1栅极线平行地延伸；
第1栅极输出端子，对应于上述第1栅极线；
第2栅极输出端子，对应于上述第2栅极线；
第1栅极引绕线，将上述第1栅极线与上述第1栅极输出端子电连接；
第2栅极引绕线，将上述第2栅极线与上述第2栅极输出端子电连接，并且配线长度被形成为比上述第1栅极引绕线的配线长度长；以及
静电保护环，被配置成在与上述第1栅极引绕线之间及与上述第2栅极引绕线之间介入绝缘层，并与上述第1栅极引绕线及上述第2栅极引绕线重叠；
上述第1栅极引绕线与上述静电保护环重叠的面积比上述第2栅极引绕线与上述静电保护环重叠的面积大。
2.如权利要求1所述的显示装置，其特征在于，
上述第1栅极引绕线与上述静电保护环重叠的区域中的上述第1栅极引绕线的配线宽度比上述第2栅极引绕线与上述静电保护环重叠的区域中的上述第2栅极引绕线的配线宽度宽。
3.如权利要求2所述的显示装置，其特征在于，
上述静电保护环的配线宽度是一定的。
4.如权利要求3所述的显示装置，其特征在于，
上述第1栅极引绕线与上述静电保护环不重叠的区域中的上述第1栅极引绕线的配线宽度，和上述第2栅极引绕线与上述静电保护环不重叠的区域中的上述第2栅极引绕线的配线宽度相等。
5.如权利要求1所述的显示装置，其特征在于，
上述静电保护环与上述第1栅极引绕线重叠的区域中的上述静电保护环的宽度，比上述静电保护环与上述第2栅极引绕线重叠的区域中的上述静电保护环的宽度宽。
6.如权利要求5所述的显示装置，其特征在于，
上述第1栅极引绕线的配线宽度与上述第2栅极引绕线的配线宽度相等。
7.如权利要求1所述的显示装置，其特征在于，
相对于上述第1栅极引绕线的时间常数与相对于上述第2栅极引绕线的时间常数设定为相等。
8.如权利要求1所述的显示装置，其特征在于，
上述静电保护环形成为，使其包围显示区域。
9.如权利要求1所述的显示装置，其特征在于，
上述静电保护环被设定为与共用电极相同的电压。
10.如权利要求1所述的显示装置，其特征在于，
引绕上述第1栅极引绕线及上述第2栅极引绕线，以使其绕过显示区域。
11.如权利要求1所述的显示装置，其特征在于，
上述静电保护环经由静电保护电路连接在上述第1栅极线及上述第2栅极线上。
12.如权利要求1所述的显示装置，其特征在于，
上述静电保护环具有形成为与数据线同一层的线区域；
上述第1栅极引绕线及上述第2栅极引绕线在上述线区域与上述静电保护环重叠。
13.一种显示装置，其特征在于，具备：
多个栅极线，对形成在显示像素中的薄膜晶体管传送扫描信号；
多个栅极引绕线，将上述栅极线与预先设定的栅极输出端子之间电连接；以及
静电保护环，与上述多个栅极引绕线立体交叉；
上述多个栅极引绕线，配线长度是相互不同的，且与上述静电保护环立体交叉的区域的面积是相互不同的。
14.如权利要求13所述的显示装置，其特征在于，
与配线长度长的栅极引绕线相比，配线长度短的栅极引绕线的与上述静电保护环立体交叉的区域的面积更大。
15.一种显示装置，其特征在于，具备：
多个像素电极；
共用电极；
液晶层，设置在上述多个像素电极与上述共用电极之间；
多个薄膜晶体管，源电极连接在对应的上述像素电极上；
多个栅极线，连接在对应的上述薄膜晶体管的栅电极上；
多个栅极输出端子；
多个栅极引绕线，将对应的上述栅极线与对应的上述栅极输出端子电连接，并且相互的配线长度不同；以及
共用线，设定为与上述共用电极相等的电压，并且与上述多个栅极引绕线立体交叉；
上述多个栅极引绕线，与上述共用线立体交叉的区域的面积是相互不同的。
16.如权利要求15所述的显示装置，其特征在于，
与配线长度长的栅极引绕线相比，配线长度短的栅极引绕线的与上述共用线立体交叉的区域的面积大。
17.如权利要求15所述的显示装置，其特征在于，
具备连接在对应的上述薄膜晶体管的漏电极上的多个数据线；
上述共用线具有被形成为与上述多个数据线同一层的线区域；
上述多个栅极引绕线在上述线区域与上述静电保护环重叠。
18.如权利要求17所述的显示装置，其特征在于，
上述线区域被形成为比上述多个栅极引绕线接近于上述液晶层的层。
CN2010102980792A 2009-09-28 2010-09-28 液晶显示装置 Expired - Fee Related CN102033377B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009223022A JP5029670B2 (ja) 2009-09-28 2009-09-28 表示装置
JP223022/2009 2009-09-28

Publications (2)

Publication Number Publication Date
CN102033377A true CN102033377A (zh) 2011-04-27
CN102033377B CN102033377B (zh) 2013-03-20

Family

ID=43886470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102980792A Expired - Fee Related CN102033377B (zh) 2009-09-28 2010-09-28 液晶显示装置

Country Status (5)

Country Link
US (1) US8477252B2 (zh)
JP (1) JP5029670B2 (zh)
KR (1) KR101143705B1 (zh)
CN (1) CN102033377B (zh)
TW (1) TWI437335B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105911786A (zh) * 2016-06-30 2016-08-31 南京中电熊猫液晶显示科技有限公司 水平电场型液晶显示装置及阵列基板
CN106932981A (zh) * 2012-01-12 2017-07-07 精工爱普生株式会社 液晶装置以及电子设备
CN107564414A (zh) * 2017-08-14 2018-01-09 武汉天马微电子有限公司 一种显示面板及显示装置
CN107895727A (zh) * 2017-12-01 2018-04-10 南京中电熊猫液晶显示科技有限公司 显示基板及其制造方法
CN110010060A (zh) * 2018-01-04 2019-07-12 三星显示有限公司 垂直堆叠晶体管和包括垂直堆叠晶体管的显示设备

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5759813B2 (ja) * 2011-07-13 2015-08-05 株式会社ジャパンディスプレイ 液晶表示装置
JP2013222124A (ja) * 2012-04-18 2013-10-28 Sony Corp 信号伝達装置、表示装置および電子機器
JP5991709B2 (ja) 2012-05-01 2016-09-14 株式会社ジャパンディスプレイ タッチパネル内蔵型液晶表示装置
TWI505003B (zh) * 2013-06-07 2015-10-21 E Ink Holdings Inc 顯示面板及其製造方法
CN103345914B (zh) * 2013-07-19 2016-04-13 深圳市华星光电技术有限公司 一种用于显示面板的检测电路
US9564455B2 (en) * 2014-04-10 2017-02-07 Innolux Corporation Display panel
KR102448611B1 (ko) * 2015-10-30 2022-09-27 엘지디스플레이 주식회사 유기 발광 표시 장치
US9972271B2 (en) * 2016-05-12 2018-05-15 Novatek Microelectronics Corp. Display panel
US10157572B2 (en) * 2016-11-01 2018-12-18 Innolux Corporation Pixel driver circuitry for a display device
CN106802522B (zh) * 2017-03-10 2019-08-13 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及显示面板
WO2019187161A1 (ja) * 2018-03-30 2019-10-03 シャープ株式会社 表示デバイス
CN110364117B (zh) * 2019-07-17 2021-10-01 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板和显示装置
KR20210086309A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 발광 표시 장치와 이를 이용한 멀티 스크린 표시 장치
WO2022259416A1 (ja) * 2021-06-09 2022-12-15 シャープディスプレイテクノロジー株式会社 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686932A (en) * 1991-10-04 1997-11-11 Kabushiki Kaisha Toshiba Compensative driving method type liquid crystal display device
JPH1184417A (ja) * 1997-09-08 1999-03-26 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示素子及びその駆動方法
CN101140396A (zh) * 2006-09-08 2008-03-12 三星电子株式会社 液晶显示器装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09265110A (ja) * 1996-03-28 1997-10-07 Toshiba Corp アクティブマトリックスパネル
JPH1185058A (ja) * 1997-09-11 1999-03-30 Sharp Corp 表示用信号伝達路および表示装置
JPH11218782A (ja) * 1998-02-03 1999-08-10 Casio Comput Co Ltd アクティブマトリックス型液晶表示装置
JP3964546B2 (ja) * 1998-08-04 2007-08-22 シャープ株式会社 表示装置
JP2000267137A (ja) * 1999-03-18 2000-09-29 Toshiba Corp 液晶表示装置
US7088323B2 (en) * 2000-12-21 2006-08-08 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for fabricating the same
KR100447229B1 (ko) * 2001-11-28 2004-09-04 엘지.필립스 엘시디 주식회사 액정표시장치 및 제조 방법
KR100831235B1 (ko) * 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
JP2004086093A (ja) 2002-08-29 2004-03-18 Sharp Corp 液晶駆動装置
JP2006071814A (ja) 2004-08-31 2006-03-16 Optrex Corp 表示装置
KR100847640B1 (ko) * 2006-05-23 2008-07-21 가시오게산키 가부시키가이샤 표시장치
JP2007316104A (ja) 2006-05-23 2007-12-06 Casio Comput Co Ltd 表示装置
JP4211805B2 (ja) * 2006-06-01 2009-01-21 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
JP4400605B2 (ja) 2006-09-25 2010-01-20 カシオ計算機株式会社 表示駆動装置及び表示装置
JP5140999B2 (ja) * 2006-11-22 2013-02-13 カシオ計算機株式会社 液晶表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5686932A (en) * 1991-10-04 1997-11-11 Kabushiki Kaisha Toshiba Compensative driving method type liquid crystal display device
JPH1184417A (ja) * 1997-09-08 1999-03-26 Matsushita Electric Ind Co Ltd アクティブマトリックス型液晶表示素子及びその駆動方法
CN101140396A (zh) * 2006-09-08 2008-03-12 三星电子株式会社 液晶显示器装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106932981A (zh) * 2012-01-12 2017-07-07 精工爱普生株式会社 液晶装置以及电子设备
CN105911786A (zh) * 2016-06-30 2016-08-31 南京中电熊猫液晶显示科技有限公司 水平电场型液晶显示装置及阵列基板
CN107564414A (zh) * 2017-08-14 2018-01-09 武汉天马微电子有限公司 一种显示面板及显示装置
CN107564414B (zh) * 2017-08-14 2020-09-11 武汉天马微电子有限公司 一种显示面板及显示装置
CN107895727A (zh) * 2017-12-01 2018-04-10 南京中电熊猫液晶显示科技有限公司 显示基板及其制造方法
CN107895727B (zh) * 2017-12-01 2020-01-21 南京中电熊猫液晶显示科技有限公司 显示基板及其制造方法
CN110010060A (zh) * 2018-01-04 2019-07-12 三星显示有限公司 垂直堆叠晶体管和包括垂直堆叠晶体管的显示设备

Also Published As

Publication number Publication date
KR20110034564A (ko) 2011-04-05
TWI437335B (zh) 2014-05-11
TW201124785A (en) 2011-07-16
JP5029670B2 (ja) 2012-09-19
US20110234957A1 (en) 2011-09-29
US8477252B2 (en) 2013-07-02
CN102033377B (zh) 2013-03-20
JP2011070104A (ja) 2011-04-07
KR101143705B1 (ko) 2012-05-09

Similar Documents

Publication Publication Date Title
CN102033377B (zh) 液晶显示装置
CN101078845B (zh) 显示器件
CN109427817B (zh) 薄膜晶体管基板以及显示器
US7768585B2 (en) Display device with static electricity protecting circuit
KR100611788B1 (ko) 표시장치
US9111810B2 (en) Circuit board and display device including first and second channel layers made of different semiconductor materials
US7636145B2 (en) Display apparatus and method of manufacturing the same
CN104704546A (zh) 半导体装置和显示装置
CN101135798A (zh) 液晶显示装置
CN104641285B (zh) 半导体装置和显示装置
CN104704547A (zh) 半导体装置和显示装置
CN103268032A (zh) 一种阵列基板、显示面板和显示装置
CN108254982B (zh) 显示装置
CN110326113B (zh) 驱动电路、tft基板、显示装置
US11209705B2 (en) Notched display panel
KR101151797B1 (ko) 액정표시장치용 기판 및 그 제조방법
TWI276863B (en) Electrooptical device and electronic equipment
KR20170079523A (ko) 유기 발광 표시 장치
US20160293118A1 (en) Display device
CN110471227A (zh) 显示装置
US20110187955A1 (en) Display device
CN109960083A (zh) 液晶面板
US20220260881A1 (en) Semiconductor substrate and display device
US20230042146A1 (en) Display panel and display device
US20230095839A1 (en) Array substrate, display panel and driving method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130320

Termination date: 20160928

CF01 Termination of patent right due to non-payment of annual fee