JP3964546B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3964546B2 JP3964546B2 JP22082998A JP22082998A JP3964546B2 JP 3964546 B2 JP3964546 B2 JP 3964546B2 JP 22082998 A JP22082998 A JP 22082998A JP 22082998 A JP22082998 A JP 22082998A JP 3964546 B2 JP3964546 B2 JP 3964546B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- tab
- display device
- adjacent
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は表示装置に係り、特に、走査線側側が複数のTABブロックで分割されたアクティブマトリクス型の液晶表示装置に関する。
液晶表示装置は、矩形の画素領域とこの周辺に沿うフレーム部とよりなる。このフレーム部に複数のTABが並んで接続してある。各TABには駆動用ICが実装してある。
【0002】
液晶表示装置は、画素領域の大きさは変えずに、フレーム部を狭くして、外形のサイズを小さくする小型化が進んでいる。フレーム部を狭くすると、TABが接続される端子部と画素領域の間のゲート引出し線(配線)の長さ等についての制限がきつくなって、隣接するゲート引出し線間で短絡が起こり易くなる。よって、液晶表示装置を小型化する上では、表示された画像の品質に影響が出にくくする工夫が必要となる。
【0003】
【従来の技術】
図1は従来のアクティブマトリクス型の液晶表示装置10を概略的に示す。図2は図1中、円100で囲んだ部分のゲート引出し線を拡大して示す。
液晶表示装置10は、大略、下側ガラス板11と、これに重なっている上側ガラス板12と、左端(X2方向端)に沿って並んでいる第1乃至第4の走査用駆動ICチップ13−1〜13−4と、上端(Y1方向端)に沿って並んでいる複数の信号用駆動ICチップ14とよりなる。第1乃至第4の走査用駆動ICチップ13−1〜13−4は夫々第1乃至第4のTAB15−1〜15−4の中央に実装してある。信号用駆動ICチップ14はTAB16の中央に実装してある。下側ガラス板11上には、走査線20と信号線21とが交差して形成してある。走査線20はX1,X2方向に延在しており、Y1、Y2方向に並んでいる。信号線21はY1、Y2方向に延在しており、X1、X2方向に並んでいる。隣合う走査線20と隣合う信号線21とで囲まれた部分が一つの画素22を形成し、各画素22毎にトランジスタ23が作り込まれている。25は画素領域であり、多数の画素22がマトリクス状に並んでいる。
【0004】
11aはフレーム部であり、下側ガラス板11のうち画素領域25より外側の部分であり、図1中、液晶表示装置10の左端(X2方向端である走査側)に沿う走査線側フレーム部11a1と、液晶表示装置10の上端(Y1方向端である信号側)に沿う信号線側フレーム部11a2とよりなり、逆L字形状を有している。
【0005】
走査線側フレーム部11a1について見ると、左端側にTAB15−1〜15−4の一端側が実装されるTAB実装領域30を有し、TAB実装領域30と画素領域25との間にゲート引出し線形成領域31を有する。TAB実装領域30には、第1乃至第4の端子群部32−1,32−2(他は図示せず)が間隔をおいて形成してあり、ゲート引出し線形成領域31には、各端子群部32−1,32−2(他は図示せず)の各端子33とこれに対応する走査線20とを結ぶゲート引出し線34が形成してある。
【0006】
走査線側フレーム部11a1のTAB実装領域30には、各TAB15−1〜15−4の一端側が各端子群部32−1〜32−4に接続されて実装してある。各TAB15の他端側は、ゲートドライバ用プリント基板35に接続されている。
信号線側フレーム部11a2についてみると、走査線側フレーム部11a1と同じく、端子群部を有し、且つ、端子群部と画素領域25との間に各端子とこれと対応する信号線とをむすぶゲート引出し線40が形成してある。TAB16の一端側が信号線側フレーム部11a2の端子群部と接続してあり、他端側がプリント基板41に接続されている。
【0007】
液晶表示装置10は、走査線20の並び方向(Y1,Y2方向)が第1乃至第4の4つのTABブロック50−1〜50−4に分割されており、画素領域25は4つの走査区画部51−1〜51−4に分割されている。走査用駆動ICチップ13と信号用駆動ICチップ14とが動作することによって、液晶表示装置10は、各走査区画部51−1〜51−4毎に動作して、画素領域25に画像が表示される。
【0008】
図2を参照するに、20−nは、走査区画部51−1のうち走査区画部51−2との境界に沿う走査線である。20−(n+1)は、走査区画部51−2のうち走査区画部51−1との境界に沿う走査線である。34−nは、端子群部32−1のうち端子群部32−2側の端の端子33−nと走査線20−nとを結ぶゲート引出し線である。34−(n+1)は、端子群部32−2のうち端子群部32−1側の端の端子33−(n+1)と走査線20−(n+1)とを結ぶゲート引出し線である。
【0009】
ここで、走査線側フレーム部11a1のゲート引出し線34についてみる。各ゲート引出し線34に関しては、それ自身が有する電気抵抗と、ゲート引出し線34とこれが対向する固定電位のパターンとの間に形成される電気容量とを有する。一つのゲート引出し線の電気抵抗及び電気容量により決まる時定数と、これに隣合うゲート引出し線の電気抵抗及び電気容量により決まる時定数との差が小さいことが望ましい。隣合うゲート引出し線34の時定数の差が大きいと、一つのゲート引出し線を伝送されるパルス信号の波形のなまり具合とこれに隣合うゲート引出し線のゲート引出し線を伝送されるパルスの波形のなまり具合とに差が出て、表示画像上において、この箇所で輝度に差が現れてしまう虞れがあるからである。
【0010】
ゲート引出し線34−nについては、中間の部位で屈曲されたV字形状として、その長さLnがゲート引出し線34−(n+1)の長さLn+1と等しくなるようにしてある。よって、ゲート引出し線34−nの電気抵抗及び電気容量(後述する配線負荷)は、ゲート引出し線34−(n+1)の電気抵抗及び電気容量と略等しくなっている。これによって、表示画像については、走査区画部50−1と走査区画部50−2との境界の部分に輝度差が現れないようにしてある。
【0011】
【発明が解決しようとする課題】
従来の液晶表示装置10にあっては、走査線側フレーム部11a1の幅W1が8〜9mm程度あり、ゲート引出し線形成領域31の幅W2も4〜5mm程度もあり、ゲート引出し線34−nを中間の部位で屈曲させたV字形状とすることには余裕があった。
【0012】
現在、液晶表示装置にあっては、画素領域のサイズは変えずに、フレーム部を狭くして、外形のサイズを小さくする小型化が進んでいる。図3は、走査線側フレーム部11Aa1がその幅が幅W1より狭い幅W10とし、ゲート引出し線形成領域31Aがその幅が幅W2より狭い幅W11とした場合を示す。ゲート引出し線形成領域31Aの幅W11が2mmと狭くなると、V字形状とされたゲート引出し線34A−nの屈曲角αが180度に近くなって、屈曲部60が尖った形状となる。ゲート引出し線34Aは一般にはエッチングによって形成される。屈曲部60が尖った形状となると、屈曲部60が正常に形成されない場合が起こり、その結果、液晶表示装置の歩留り、TFT側基板の歩留りが低下してしまうという問題があった。
【0013】
そこで、本発明は上記課題を解決した表示装置を提供することを目的とする。
【0014】
【課題を解決するための手段】
請求項1の発明は、走査線側が、複数のブロックで分割されている表示装置において、
隣接するブロックの境界に沿う隣り合う各配線は、共に直線で且つ幅が同じであり、
該隣り合う配線のうちの長さの短い方の配線については、固定の電位に接続された電極パターンが、間に絶縁膜を介して形成されており、信号の波形のなまりの程度が長さが長い方配線を伝送される信号の波形のなまり程度と同じになるように、所定の静電容量が配線負荷として付加してある構成としたものである。
【0015】
隣り合う配線のうちの一方の配線について配線負荷を付加した構成としたことによって、隣り合う各配線上の信号の波形のなまりが同じになり、画素領域の隣り合うブロックの境界の部分に輝度むらが現れないようになる。
また、隣り合う配線のうちの一方の配線について配線負荷を付加したことによって、各ブロックの配線が、隣接するブロックの境界に沿う隣り合う配線間で配線負荷に関して断継ぎが存在しても問題でなくなる。各ブロックの配線には断継ぎを無くするという制約が無くなることによって、配線は、断継ぎを無くするための屈曲したパターン、即ち、エッチングがしにくい尖った形状の屈曲部等が存在しない直線的なパターンでよくなり、よって、配線は歩留り良く製造されるようになる。各ブロックの配線に断継ぎを無くするという制約が無くなることは、画素領域より外側に張り出たフレーム部を狭くした小型の構成のものにおいて特に効果があるようになる。また、各ブロック毎に存在するTAB等の位置についての制約が緩和され、表示装置は設計が容易となる。
【0016】
該隣り合う配線のうちの長さの短い方の配線については、固定の電位に接続された電極パターンが、間に絶縁膜を介して形成されており、信号の波形のなまりの程度が長さが長い方配線を伝送される信号の波形のなまり程度と同じになるように、所定の静電容量が配線負荷として付加してある構成であり、静電容量が配線自体を利用して形成したものであるため、静電容量が簡単に形成される。
請求項2の発明は、走査線側が、複数のTABブロックで分割されている液晶表示装置において、隣接するTABブロックの境界に沿う隣り合う各配線は、共に直線で且つ幅が同じであり、該隣り合う配線のうちの長さの短い方の配線については、固定の電位に接続された電極パターンが、間に絶縁膜を介して形成されており、信号の波形のなまりの程度が長さが長い方配線を伝送される信号の波形のなまり程度と同じになるように、所定の静電容量が配線負荷として付加してある構成としたものである。
【0017】
隣り合う配線のうちの一方の配線について静電容量を付加した構成としたことによって、隣り合う各配線上の信号の波形のなまりが同じになり、画素領域の隣り合うブロックの境界の部分に輝度むらが現れないようになる。
また、隣り合う配線のうちの一方の配線について配線負荷を付加したことによって、各TABブロックの配線が、隣接するTABブロックの境界に沿う隣り合う配線間で配線負荷に関して断継ぎが存在しても問題でなくなる。各TABブロックの配線には断継ぎを無くするという制約が無くなることによって、配線は、断継ぎを無くするための屈曲したパターン、即ち、エッチングがしにくい尖った形状の屈曲部等が存在しない直線的なパターンでよくなり、よって、配線は歩留り良く製造されるようになる。各TABブロックの配線に断継ぎを無くするという制約が無くなることは、画素領域より外側に張り出たフレーム部を狭くした小型の構成のものにおいて特に効果があるようになる。また、各TABブロック毎に存在するTABの位置についての制約が緩和され、液晶所表示装置は設計が容易となる。
【0018】
請求項3の発明は、走査線側が、複数のTABブロックで分割されている液晶表示装置において、隣接するTABブロックのうち一方のTABブロックの他のTABブロック寄りの複数の配線は、共に直線で且つ幅が同じであり、長さが少しずつ異なっており、共に、他のTABブロックの複数の配線のうち前記一方のTABブロック寄りの配線よりも短い長さであり、前記一方のTABブロックの他のTABブロック寄りの複数の配線については、固定の電位に接続されている三角形状の電極パターンが、間に絶縁膜を介して形成されており、各配線についての信号の波形のなまりの程度が、前記他のTABブロックの複数の配線のうち前記一方のTABブロック寄りの配線を伝送される信号の波形のなまり程度と同じになるように、所定の静電容量が配線負荷として付加してある構成としたものである。
【0019】
静電容量が隣接するTABブロックのうち一方のTABブロックの他のTABブロック寄りの複数の配線について形成してあるため、画素領域の隣り合うブロックの境界付近について輝度の変化が少しづつとなる。
請求項4の発明は、電極パターンは、該表示装置を構成する要素を形成するのと同時に形成されたものである構成としたものである。
【0020】
電極パターンは、液晶表示装置を構成する要素を形成するのと同時に形成されたものである構成であるため、電極パターンを形成するためだけのフォトリソ工程は不要であり、工程の追加は無用となる。
【0021】
【発明の実施の形態】
図4は本発明の一実施例になるアクティブマトリクス型の液晶表示装置10Bを概略的に示す。図5は図4中、円101で囲んだ部分のゲート引出し線を拡大して示す。図6は図5中、VI-VI 線に沿う拡大断面図である。図4乃至図6中、図1及び図2に示す構成部分には添字「B」を付した同一符号を付す。
【0022】
液晶表示装置10Bは、大略、下側ガラス板11Bと、これに重なっている上側ガラス板12Bと、左端(X2方向端)に沿って並んでいる第1乃至第4の走査用駆動ICチップ13B−1〜13B−4と、上端(Y1方向端)に沿って並んでいる複数の信号用駆動ICチップ14とよりなる。第1乃至第4の走査用駆動ICチップ13B−1〜13B−4は夫々第1乃至第4のTAB15B−1〜15B−4の中央に実装してある。信号用駆動ICチップ14BはTAB16Bの中央に実装してある。下側ガラス板11B上には、走査線20Bと信号線21Bとが交差して形成してある。走査線20BはX1,X2方向に延在しており、Y1、Y2方向に並んでいる。信号線21BはY1、Y2方向に延在しており、X1、X2方向に並んでいる。隣合う走査線20Bと隣合う信号線21Bとで囲まれた部分が一つの画素22Bを形成し、各画素22B毎にトランジスタ23Bが作り込まれている。25Bは画素領域であり、多数の画素22Bがマトリクス状に並んでいる。
【0023】
11Baはフレーム部であり、下側ガラス板11Bのうち画素領域25Bより外側の部分であり、図1中、液晶表示装置10Bの左端(X2方向端である走査側)に沿う走査線側フレーム部11Ba1と、液晶表示装置10Bの上端(Y1方向端である信号側)に沿う信号線側フレーム部11Ba2とよりなり、逆L字形状を有している。
【0024】
走査線側フレーム部11Ba1について見ると、左端側にTAB15B−1〜15B−4の一端側が実装されるTAB実装領域30Bを有し、TAB実装領域30Bと画素領域25Bとの間にゲート引出し線形成領域31Bを有する。TAB実装領域30Bには、第1乃至第4の端子群部32B−1,32B−2(他は図示せず)が間隔をおいて形成してあり、ゲート引出し線形成領域31Bには、各端子群部32B−1,32B−2(他は図示せず)の各端子33Bとこれに対応する走査線20Bとを結ぶゲート引出し線34Bが形成してある。ゲート引出し線34Bが特許請求の範囲の欄記載の「配線」に対応する。
【0025】
走査線側フレーム部11Ba1のTAB実装領域30Bには、各TAB15B−1〜15B−4の一端側が各端子群部32B−1,32B−2(他は図示せず)に接続されて実装してある。各TAB15Bの他端側は、ゲートドライバ用プリント基板35Bに接続されている。ゲートドライバ用プリント基板35Bの長さが下側ガラス板11BのY1,Y2方向の長さより短い理由で、並んでいる4つのTAB15B−1〜15−4Bが中央に偏っており、第1乃至第4の端子群部32B−1,32B−2(他は図示せず)が中央に偏って配されている。
【0026】
信号線側フレーム部11Ba2についてみると、走査線側フレーム部11Ba1と同じく、端子群部を有し、且つ、端子群部と画素領域25Bとの間に各端子とこれと対応する信号線とをむすぶゲート引出し線40Bが形成してある。TAB16Bの一端側が信号線側フレーム部11Ba2の端子群部と接続してあり、他端側がプリント基板41Bに接続されている。
【0027】
液晶表示装置10Bは、走査線20Bの並び方向(Y1,Y2方向)が第1乃至第4の4つのTABブロック50B−1〜50B−4に分割されており、画素領域25は4つの走査区画部51B−1〜51B−4に分割されている。走査用駆動ICチップ13Bと信号用駆動ICチップ14Bとが動作することによって、液晶表示装置10は、各走査区画部51B−1〜51B−4毎に動作して、画素領域25Bに画像が表示される。
【0028】
ここで、走査線側フレーム部11Ba1のゲート引出し線34Bについてみる。
図5を参照するに、20B−nは、走査区画部51B−1のうち走査区画部51B−2との境界に沿う走査線である。20B−(n+1)は、走査区画部51B−2のうち走査区画部51B−1との境界に沿う走査線である。34B−(n+1)は、端子群部32B−2のうち端子群部32B−1側の端の端子33B−(n+1)と走査線20B−(n+1)とを結ぶゲート引出し線である。34B−nは、端子群部32B−1のうち端子群部32B−2側の端の端子33B−nと走査線20B−nとを結ぶゲート引出し線である。ゲート引出し線34B−n及びゲート引出し線34B−(n+1)は、第1のTABブロック50B−1と第2のTABブロック50B−2との間の境界に沿うゲート引出し線である。
【0029】
ゲート引出し線34B−nは、図3に示すゲート引出し線34A−nとは異なって、直線である。ゲート引出し線34B−nよりY1方向側のゲート引出し線34B−(n−1),34B−(n−2)…も直線である。
よって、ゲート引出し線34B−n、34B−(n−1),34B−(n−2)等には、図3に示すような尖った形状の屈曲部が存在せず、よって、ゲート引出し線34B−n、34B−(n−1),34B−(n−2)等は正常にエッチングされて形成される。よって、パターンが形成された下側ガラス板11Bは歩留り良く製造され、よって、液晶表示装置11Bは歩留り良く製造される。
【0030】
また、ゲート引出し線34B−n、34B−(n−1),34B−(n−2)…等が直線であるため、第1乃至第4のTAB15B−1〜15B−4の位置についての制約、及び第1乃至第4の端子群部32B−1,32B−2(他は図示せず)の位置についての制約が緩和され、液晶表示装置11Bの設計は容易となる。
【0031】
しかし、このまま(図7(B)に示す状態)では、以下の理由によって、走査区画部51B−1と走査区画部51B−2との境界の部分に輝度むらが現れる。
ゲート引出し線34B−n、34B−(n−1),34B−(n−2)…等が直線であるため、第1のTABブロック50B−1と第2のTABブロック50B−2との境界に沿うゲート引出し線34B−nの長さLBnとゲート引出し線34B−(n+1)の長さLBn+1との間には、ΔLB(約15mm)の差がある。各ゲート引出し線34B−n、34B−(n+1)等は、クロム製であり、厚さが1500Åであり、幅が17μmである。ゲート引出し線34B−nの電気抵抗Rn とゲート引出し線34B−(n+1)の電気抵抗Rn+1 間には、R1 =1.41kΩの電気抵抗差がある。即ち、第1のTABブロック50B−1と第2のTABブロック50B−2との境界に沿うゲート引出し線34B−nとゲート引出し線34B−(n+1)とは断継ぎとなっている。
【0032】
図7(B)に示すように、端子33B−nと端子33B−(n+1)とに矩形パルス信号200を入力させた場合の、矩形パルス信号は線を伝わるにつれてなまる。
端子33B−nに入力された矩形パルス信号200は、最初にゲート引出し線34B−nを通過し、符号201で示す波形となり、次いで、走査線20B−nを伝わり、符号202で示す波形となる。
【0033】
端子33B−(n+1)に入力された矩形パルス信号200は、最初にゲート引出し線34B−(n+1)を通過し、符号201aで示す波形となり、次いで、走査線20B−(n+1)を伝わり、符号202aで示す波形となる。
走査線20B−n及び走査線20B−(n+1)の同じ位置における波形を比べてみると、走査線20B−n上の波形202はなまりの程度は小さいのに対して、走査線20B−(n+1)上の波形202aはなまりの程度が大きい。よって、波形202と波形202aとの差が目立つ程大きい。よって、これが原因で、走査区画部51B−1と走査区画部51B−2との境界の部分に輝度むらが現れる。
【0034】
この輝度むらは、走査線20B−n、20B−(n+1)の電気抵抗が高い場合により起こり易い。本実施例において、各走査線20B−n、20B−(n+1)は幅が10μmと狭く、よって、電気抵抗R0 は27kΩと高い。よって、輝度むらは起きやすい。また、各走査線20B−n、20B−(n+1)とこれらと対向する電極パターンとの間に成形されている静電容量C0 は150pFである。
【0035】
そこで、本実施例の液晶表示装置10Bにおいては、第1のTABブロック50B−1と第2のTABブロック50B−2との境界に沿うゲート引出し線34B−nとゲート引出し線34B−(n+1)とが断継ぎとなっていることに対処するため、以下に述べる構成が追加されている。
この構成は、要約すると、走査線20B−n上の波形を、よりなまっている波形202aに揃えようとするものである。
【0036】
図4中、60、61は静電容量形成用電極パターンであり、夫々、第1のTABブロック50B−1のゲート引出し線形成領域31Bと第4のTABブロック50B−4のゲート引出し線形成領域31Bとに形成してある。
図5及び図6に示すように、静電容量形成用電極パターン60は、ゲート引出し線34B−nからゲート引出し線34B−mにかけての領域に、ゲート引出し線34B−n〜34B−mを覆うように形成してある。静電容量形成用電極パターン60とゲート引出し線34B−n〜34B−mとの間には、絶縁層62が存在している。絶縁層62は、厚さが4000ÅのSiN膜である。SiN膜は、誘電率ε=7.0である。静電容量形成用電極パターン60は、引出しパターン62を経て、補助電位Csに接続してある。これによって、図7(A)に示すように、ゲート引出し線34B−nには、配線負荷としての静電容量C1 が付加されている。
【0037】
静電容量形成用電極パターン60は、長さ(Y1、Y2方向)が30mmであり、幅(X1,X2方向)がY1方向に向かって3mmから0mmに減少する、Y1方向に向かって先細の細長い三角形状である。
ここで、C0 :走査線20B−n(20B−(n+1))とこれと対向する電極パターンとの間に成形されている静電容量、
C1 :配線負荷としての静電容量、
R0 :走査線20B−n(20B−(n+1))の電気抵抗、
R1 :ゲート引出し線34B−(n+1)の電気抵抗Rn+1 とゲート引出し線34B−nの電気抵抗Rn との差、とすると、
画素22への書き込み時の電位eo は、
で表され、
画素22のコンデンサからの放電時の電位ec は、
ec =E*exp (−t/((R0 +R1 )*(C0 +C1 ))
で表される。
【0038】
静電容量C1 は、(R0 +R1 )*(C0 +C1 )が一定となるように定めてある。具体的には、静電容量C1 は、7.8pFである。
上記の静電容量C1 が付加されたことによって、図7(A)に示すように、端子33B−nに入力された矩形パルス信号200は、ゲート引出し線34B−nを通過した時点で、符号201Baで示すようになまった波形となる。この波形201Baは、端子33B−(n+1)に入力された矩形パルス200がゲート引出し線34B−(n+1)を通過してなまった、符号201aで示す波形と同じくなる。
【0039】
符号201Baで示す波形のパルス信号は、走査線20B−nを伝わり、更になまって符号202Baで示す波形となる。符号201aで示す波形のパルス信号は、走査線20B−(n+1)を伝わり、更になまって符号202aで示す波形となる。走査線20B−n及び走査線20B−(n+1)の同じ位置における波形を比べてみると、符号202Baで示す波形は符号202aで示す波形と略一致する。
【0040】
よって、走査査線20B−n上の輝度と走査線20B−(n+1)上の輝度とは同じくなり、走査区画部51B−1と走査区画部51B−2との境界の部分に輝度むらは現れない。
静電容量形成用電極パターン60は、ゲート引出し線34B−nからゲート引出し線34B−mにかけての領域に設けてあり、Y1方向に向かって先細の細長い三角形状である。よって、静電容量C1 は、ゲート引出し線34B−nの隣のゲート引出し線34B−(n−1),34B−(n−2)…にも、形成され、静電容量C1 の値は、順次小さくなっている。よって、走査線20B−(n−1)上の波形は走査線20B−n上の波形に略一致したものとなり、走査線20B−(n−2)上の波形は走査線20B−(n−1)上の波形に略一致したものとなる。走査線20B−(n−3)以降走査線20B−mまでの各走査線についても、走査線上の波形は一つY2方向側の走査線上の波形と略一致する。
【0041】
よって、走査区画部51B−1のうち走査区画部51B−2との境界に近い部分についても輝度むらは現れない。
同じく、静電容量形成用電極パターン61を設けたことによって、走査区画部51B−4のうち走査区画部51B−3との境界の部分及び境界に近い部分にも輝度むらは現れない。
【0042】
よって、液晶表示装置10Bは良好は品質の画像を表示することが出来る。
なお、静電容量C1 は、ゲート引出し線34B−n自体を利用して形成したものであるため、静電容量C1 は、静電容量形成用電極パターン60を設けるだけで簡単に形成されている。
なお、上記の静電容量形成用電極パターン60、61は、下側ガラス板11B上に、信号線21Bを形成するフォトリソ工程において、信号線21Bを形成すると同時に形成される。よって、静電容量形成用電極パターン60、61を形成するためだけのフォトリソ工程は不要であり、工程の追加は無く、よって、液晶表示装置10Bは従来に比べて製造コストを上げずに製造出来る。
【0043】
また、ゲート引出し線34B−nに静電容量C1 を付加する代わりに、ゲート引出し線34B−nに電気抵抗を付加してもよい。静電容量及び電気抵抗を総称して、「配線負荷」と定義する。
なお、静電容量形成用電極パターン60、61を、下側ガラス板11B上に、信号線21B以外の要素、例えば、対向電極、又は、画素電極を形成するフォトリソ工程において形成されるようにしてもよい。
【0044】
また、本発明は、隣り合うTABブロックの境界に沿うゲート引出し線が断継ぎとなっている場合に適用されるものであり、ゲート引出し線34B−nは直線に限らない。
また、静電容量形成用電極パターン60は、補助電位Csに代えて、コモン電位、又はグランド電位に接続してもよい。
【0045】
また、走査線側が複数のICブロックに分割されている構成のものにも適用可能である。
また、本発明を必要に応じて信号線側に適用することも出来る。
また、本発明は、信号線と走査線とを有する表示装置に適用され、液晶表示装置に限らず、プラズマ表示装置にも適用可能である。また、液晶表示装置にあっては、アクティブマトリクス型に限らない。
【0046】
また、本発明を必要に応じて信号線側に適用することも出来る。
【0047】
【発明の効果】
以上説明したように、請求項1の発明によれば、走査線側が、複数のブロックで分割されている表示装置において、隣接するブロックの境界に沿う隣り合う各配線は、共に直線で且つ幅が同じであり、該隣り合う配線のうちの長さの短い方の配線については、固定の電位に接続された電極パターンが、間に絶縁膜を介して形成されており、信号の波形のなまりの程度が長さが長い方配線を伝送される信号の波形のなまり程度と同じになるように、所定の静電容量が配線負荷として付加してある構成としたものであり、隣り合う配線のうちの一方の配線について配線負荷を付加した構成としたことによって、各ブロックの配線が、隣接するブロックの境界に沿う隣り合う配線間で配線負荷に関して断継ぎがなくなるようにする必要がなく、よって、配線は、断継ぎを無くするようなパターン、即ち、エッチングがしにくい尖った形状の屈曲部等を有するパターンにする必要は無く、直線のパターンでよく、よって、配線は歩留り良く製造され、よって、表示装置を歩留り良く製造することが出来る。また、各ブロック毎に存在するTAB等の位置についての制約が緩和され、設計が容易である表示装置を実現出来る。
【0048】
また、隣り合う各配線上の信号の波形のなまりが同じになるように、隣り合う配線のうちの一方の配線について配線負荷を付加した構成としたため、画素領域の隣り合うブロックの境界の部分に輝度むらが現れないように出来、よって、良好な品質の画像を表示することが出来る表示装置を実現出来る。
また、断継ぎを無くするという配線の条件が無くなったことによって、画素領域より外側に張り出たフレーム部を狭くした小型の構成の表示装置に適用されて、特に効果を発揮することが出来る。
【0049】
また、静電容量を隣り合う配線のうちの一方である長さの短い方の配線自体に容量を形成したものであるため、静電容量を簡単に形成出来る。
請求項2の発明は、隣り合う配線のうちの長さが短い方の配線について静電容量を付加した構成としたことによって、各TABブロックの配線が、隣接するTABブロックの境界に沿う隣り合う配線間で配線負荷に関して断継ぎがなくなるようにする必要がなく、よって、配線は、断継ぎを無くするようなパターン、即ち、エッチングがしにくい尖った形状の屈曲部等を有するパターンにする必要は無く、直線のパターンでよく、よって、配線は歩留り良く製造され、よって、液晶表示装置を歩留り良く製造することが出来る。また、各ブロック毎に存在するTAB等の位置についての制約が緩和され、設計が容易である液晶表示装置を実現出来る。
【0050】
また、隣り合う各配線上の信号の波形のなまりが同じになるように、隣り合う配線のうちの長さの短い方の配線について静電容量を付加した構成としたため、画素領域の隣り合うブロックの境界の部分に輝度むらが現れないように出来、よって、良好な品質の画像を表示することが出来る液晶表示装置を実現出来る。
また、断継ぎを無くするという配線の条件が無くなったことによって、画素領域より外側に張り出たフレーム部を狭くした小型の構成の液晶表示装置に適用されて、特に効果を発揮することが出来る。
【0051】
請求項3の発明は、静電容量が隣接するTABブロックのうち一方のTABブロックの他のTABブロック寄りの複数の配線について形成してあるため、画素領域の隣り合うブロックの境界付近について輝度の変化が少しづつとなり、画素領域の隣り合うブロックの境界の部分及び境界の付近の部分についても、輝度むらが現れないように出来、よって、更に良好な品質の画像を表示することが出来る液晶表示装置を実現出来る。
【0052】
請求項4の発明は、電極パターンは、液晶表示装置を構成する要素を形成するのと同時に形成されたものである構成であるため、電極パターンを形成するためだけのフォトリソ工程は不要であり、工程の追加は無く、よって、液晶表示装置は従来に比べて製造コストを上げることなく製造出来る。
【図面の簡単な説明】
【図1】従来の液晶表示装置の1例を示す図である。
【図2】図1中、ゲート引出し線の一部を拡大して示す図である。
【図3】フレーム部の幅を狭くして液晶表示装置を小型化した場合の問題点を説明する図である。
【図4】本発明の一実施例になる液晶表示装置を示す図である。
【図5】図4中、ゲート引出し線の一部を拡大して示す図である。
【図6】図5中、VI-VI 線に沿う拡大断面図である。
【図7】パルス信号波形のなまりを説明する図である。
【符号の説明】
10B 液晶表示装置
11Ba1 走査線側フレーム部
15B−1〜15B−4 第1乃至第4のTAB
20B 走査線
21B 信号線
22B 画素
25 画素領域
31B ゲート引出し線形成領域
34B−n,34B−(n+1) ゲート引出し線(配線)
50B−1〜50B−4 第1乃至第4のTABブロック
51B−1〜51B−4 走査区画部
60 静電容量形成用電極パターン
62 絶縁層
C1 静電容量
Claims (4)
- 走査線側が、複数のブロックで分割されている表示装置において、
隣接するブロックの境界に沿う隣り合う各配線は、共に直線で且つ幅が同じであり、
該隣り合う配線のうちの長さの短い方の配線については、固定の電位に接続された電極パターンが、間に絶縁膜を介して形成されており、信号の波形のなまりの程度が長さが長い方配線を伝送される信号の波形のなまり程度と同じになるように、所定の静電容量が配線負荷として付加してある構成としたことを特徴とした表示装置。 - 走査線側が、複数のTABブロックで分割されている液晶表示装置において、
隣接するTABブロックの境界に沿う隣り合う各配線は、共に直線で且つ幅が同じであり、
該隣り合う配線のうちの長さの短い方の配線については、固定の電位に接続された電極パターンが、間に絶縁膜を介して形成されており、信号の波形のなまりの程度が長さが長い方配線を伝送される信号の波形のなまり程度と同じになるように、所定の静電容量が配線負荷として付加してある構成としたことを特徴とした液晶表示装置。 - 走査線側が、複数のTABブロックで分割されている液晶表示装置において、
隣接するTABブロックのうち一方のTABブロックの他のTABブロック寄りの複数の配線は、共に直線で且つ幅が同じであり、長さが少しずつ異なっており、共に、他のTABブロックの複数の配線のうち前記一方のTABブロック寄りの配線よりも短い長さであり、
前記一方のTABブロックの他のTABブロック寄りの複数の配線については、固定の電位に接続されている三角形状の電極パターンが、間に絶縁膜を介して形成されており、各配線についての信号の波形のなまりの程度が、前記他のTABブロックの複数の配線のうち前記一方のTABブロック寄りの配線を伝送される信号の波形のなまり程度と同じになるように、所定の静電容量が配線負荷として付加してある構成としたことを特徴とした液晶表示装置。 - 上記電極パターンは、該液晶表示装置を構成する要素を形成するのと同時に形成されたものである構成としたことを特徴とした請求項2又は3記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22082998A JP3964546B2 (ja) | 1998-08-04 | 1998-08-04 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22082998A JP3964546B2 (ja) | 1998-08-04 | 1998-08-04 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000056724A JP2000056724A (ja) | 2000-02-25 |
JP3964546B2 true JP3964546B2 (ja) | 2007-08-22 |
Family
ID=16757207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22082998A Expired - Fee Related JP3964546B2 (ja) | 1998-08-04 | 1998-08-04 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3964546B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003140181A (ja) | 2001-11-02 | 2003-05-14 | Nec Corp | 液晶表示装置 |
KR100831235B1 (ko) | 2002-06-07 | 2008-05-22 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
US6842200B1 (en) * | 2003-06-18 | 2005-01-11 | Hannstar Display Corporation | Liquid crystal panel having compensation capacitors for balancing RC delay effect |
KR20060065847A (ko) * | 2004-12-10 | 2006-06-14 | 에스케이씨 주식회사 | 유기 전계 발광 표시소자 |
TWI327671B (en) * | 2005-11-14 | 2010-07-21 | Au Optronics Corp | Electrical connector and method thereof and electronic module |
JP5101161B2 (ja) * | 2006-06-21 | 2012-12-19 | 三菱電機株式会社 | 表示装置 |
KR101249246B1 (ko) * | 2006-06-27 | 2013-04-01 | 삼성디스플레이 주식회사 | 표시 기판 및 이를 구비한 표시 장치 |
JP2008091895A (ja) * | 2006-09-05 | 2008-04-17 | Mitsui Mining & Smelting Co Ltd | プリント配線基板 |
TWI401493B (zh) | 2008-12-24 | 2013-07-11 | Au Optronics Corp | 液晶顯示面板 |
JP5029670B2 (ja) | 2009-09-28 | 2012-09-19 | カシオ計算機株式会社 | 表示装置 |
CN102798994B (zh) * | 2011-05-25 | 2016-05-18 | 上海中航光电子有限公司 | 液晶显示器阵列基板配线结构 |
CN103293728B (zh) * | 2012-09-28 | 2016-08-31 | 上海中航光电子有限公司 | 一种液晶显示装置 |
TWI612364B (zh) * | 2017-05-03 | 2018-01-21 | 友達光電股份有限公司 | 陣列基板 |
-
1998
- 1998-08-04 JP JP22082998A patent/JP3964546B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000056724A (ja) | 2000-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100846464B1 (ko) | 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법 | |
US6292237B1 (en) | Active-matrix liquid-crystal display device and substrate therefor | |
US7304710B2 (en) | Liquid crystal display device | |
KR100242741B1 (ko) | 표시장치 및 이것에 사용되는 ic 칩 | |
KR101365055B1 (ko) | 표시 장치 | |
JP3964546B2 (ja) | 表示装置 | |
JP4966481B2 (ja) | Rc遅延のばらつきを抑制する補償キャパシタを有する液晶パネル | |
JP3036512B2 (ja) | 液晶表示装置 | |
WO2023005235A1 (zh) | 阵列基板、显示模组及显示装置 | |
EP2249199A1 (en) | Display device | |
US6587176B2 (en) | Display device comprises a plurality of first data drive circuits connected to N data lines and second data driving circuit connected to M data lines, wherein M<N | |
JP2003162265A (ja) | 液晶表示装置 | |
JP3050738B2 (ja) | 表示装置の駆動回路 | |
CN110231741B (zh) | 有源矩阵基板以及显示面板 | |
JPH11326928A (ja) | 液晶表示装置 | |
JP2001281690A (ja) | 液晶表示装置及びその修復方法 | |
KR100531388B1 (ko) | 표시 장치 | |
WO2019017301A1 (ja) | タッチパネル付き表示装置 | |
KR20020095203A (ko) | 디스플레이 디바이스 | |
KR100631301B1 (ko) | 액정표시장치 | |
TW484024B (en) | Liquid crystal display device and repair process for the same | |
JP4024604B2 (ja) | 液晶表示装置 | |
KR101048710B1 (ko) | 액정 표시 장치 | |
KR20030042603A (ko) | 액정 표시 장치 | |
KR19990009398A (ko) | 액정표시장치의 데이터 인가부의 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050204 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070524 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |