TWI401493B - 液晶顯示面板 - Google Patents

Description

液晶顯示面板

本發明是有關於一種液晶顯示面板(liquid crystal display panel)，且特別是有關於一種可降低顯示區邊緣漏光之液晶顯示面板。

針對多媒體社會之急速進步，多半受惠於半導體元件或顯示裝置的飛躍性進步。就顯示器而言，具有高畫質、空間利用效率佳、低消耗功率、無輻射等優越特性之薄膜電晶體液晶顯示器(Thin Film Transistor Liquid Crystal Display, TFT-LCD)已逐漸成為市場之主流。

圖1為習知之液晶顯示面板之薄膜電晶體陣列基板的結構示意圖。請參考圖1，液晶顯示面板之薄膜電晶體陣列基板100具有一顯示區102以及一非顯示區103，其中，顯示區102為顯示畫面之區域，而非顯示區103用以設置驅動晶片以控制畫面影像。於顯示區102內，薄膜電晶體陣列基板100包括多個畫素結構110、多條掃描線112以及多條資料線114。其中，畫素結構110用以顯示影像單元，而掃描線112及資料線114與對應之畫素結構110電性連接，並用以傳遞訊號至畫素結構110。

一般而言，薄膜電晶體陣列基板的非顯示區103內配置有多個驅動晶片113，以透過金屬繞線130將訊號由對應之掃描線112或資料線114傳遞至畫素結構110。然而，在習知技藝中，利用雙層金屬繞線結構將訊號傳遞至畫素 結構110，雖可維持金屬繞線130為等阻抗，但雙層金屬繞線結構容易在金屬繞線130的線與線之間形成背光穿透區域，造成漏光，且各金屬繞線130的電阻電容乘積值差異甚大，會使顯示畫面產生如帶狀不均勻(band mura)的情形，嚴重影響顯示器的顯示品質。

本發明提供一種液晶顯示面板，其拉線組具有適當的繞線方式，可有效降低顯示區邊緣漏光，並提昇面板顯示品質。

本發明提供一種液晶顯示面板，其具有一顯示區、一拉線區以及一外接電路區。外接電路區位於顯示區外圍，而拉線區位於顯示區與外接電路區之間。液晶顯示面板包括多個畫素結構、多個外部接墊以及多個拉線組。畫素結構陣列配置於顯示區內。外部接墊配置於外接電路區內。 拉線組配置於拉線區內，並電性連接於相應的畫素結構與外部接墊之間。每一個拉線組包括位於一第一平面上的多條下層主拉線以及位於一第二平面上的多條上層主拉線，其中第一平面與第二平面平行。每一條上層主拉線對應於一條下層主拉線，且上層主拉線在第一平面上的垂直投影會與其所對應的下層主拉線部份重疊。

在本發明之一實施例中，上述之每一上層主拉線與其所對應的下層主拉線為相同的圖案。

在本發明之一實施例中，上述之每一上層主拉線為直線，且每一下層主拉線為直線。

在本發明之一實施例中，上述之中每一上層主拉線為連續彎折線，且每一下層主拉線為連續彎折線。

在本發明之一實施例中，上述之每一連續彎折線包括多條第一線段、多條第二線段以及多條第三線段(圖4B)。 每一第三線段等長並相互平行且等間隔配置。第一線段依序連接第2n-1條第三線段與第2n條第三線段，且第二線段依序連接第2n條第三線段與第2n+1條第三線段，n為正整數。

在本發明之一實施例中，上述之每一第三線段的寬度等於第一、二線段寬度。

在本發明之一實施例中，上述之每一上層主拉線在第一平面上的垂直投影相對於其所對應的下層主拉線偏移一個第三線段的寬度。

在本發明之一實施例中，上述之每一上層主拉線在第一平面上的垂直投影相對於其所對應的該下層主拉線偏移一個距離，且偏移的距離大於或小於一個第三線段的寬度。

在本發明之一實施例中，上述之每一個拉線組內的上層主拉線的長度或下層主拉線的長度是由拉線組的中央區域朝向兩側遞減。

在本發明之一實施例中，上述之每一拉線組更包括多條附屬拉線，其中部分的上層主拉線以及部分的下層主拉線是藉由附屬拉線連接到所對應的畫素結構。

在本發明之一實施例中，上述之每一拉線組內的上層主拉線的寬度以及下層主拉線的寬度是由拉線組的中央區 域朝向兩側遞增。

在本發明之一實施例中，上述之每一拉線組內的上層主拉線與下層主拉線所佔之聯集面積大小，由中央區域朝向兩側遞減(圖2C的聯集面積=斜線面積＋下方露出面積)。

本發明之液晶顯示面板因其拉線區內之主拉線組採用上下兩層交錯配置的雙層繞線結構，因此可降低顯示區邊緣漏光以及降低扇出區的電阻電容乘積值之差異。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。

本發明提供一種液晶顯示面板，其拉線區內採用適當的繞線結構來形成拉線組。以下內容將針對本發明之技術手段與其功效來做一詳加描述，給本發明相關領域之技術人員參詳。

圖2A為本發明之一實施例之液晶顯示面板之薄膜電晶體陣列基板的結構示意圖。請參考圖2A，液晶顯示面板之薄膜電晶體陣列基板200具有一顯示區202、一拉線區204以及一外接電路區206。其中，顯示區202為顯示畫面之區域，而外接電路區206位於顯示區202之外圍並用以設置驅動晶片以控制畫面影像。在顯示區202內，薄膜電晶體陣列基板200包括多個畫素結構210、多條掃描線212以及多條資料線214。其中，畫素結構210用以顯示影像單元，而掃描線212及資料線214與對應之畫素結構210 電性連接，並用以傳遞訊號至畫素結構210。

圖2B為圖2A之薄膜電晶體陣列基板的扇出區215的放大示意圖。請同時參照圖2A與圖2B，外接電路區206內具有多個晶片接合區213，其中晶片接合區213內配置有多個外部接墊220。拉線區204位於顯示區202與外接電路區206之間，且多個拉線組230配置於拉線區204內，並電性連接於相應的畫素結構210與外部接墊220之間。 當配置數個驅動晶片於晶片接合區213後，驅動晶片便可以透過拉線區204之拉線組230將訊號由對應之掃描線212或資料線214傳遞至畫素結構210。

圖2C為圖2B之拉線組部份繞線佈局示意圖。請同時參照圖2B與圖2C，每一個拉線組230包括位於一下平面(未繪示)上的多條下層主拉線234以及位於一上平面(未繪示)上的多條上層主拉線232，其中上平面與下平面互相平行。圖2C僅繪示圖2B之拉線組230中虛線區域A內之主拉線232、234之繞線佈局示意圖。每一條上層主拉線232對應於一條下層主拉線234，且上層主拉線232在下平面上的垂直投影會與其所對應的下層主拉線部份重疊。另外，每一拉線組230更包括多條附屬拉線236，其中部分的上層主拉線232以及部分的下層主拉線234是藉由附屬拉線236連接到所對應的畫素結構210。

在本實施例中，每一上層主拉線232對應於一條下層主拉線234，且每一組相互對應的主拉線232、234例如是相同的圖案。本實施例之主拉線232、234的圖形是以直線 為例，但並不用來侷限本發明，也就是說每一組相互對應的主拉線232、234不須限定為直線。在本實施例中，每一個拉線組內的上層主拉線的長度Lt或下層主拉線的長度Lb是由拉線組的中央區域朝向兩側遞減，但主拉線的寬度Wt、Wb則是由拉線組的中央區域朝向兩側遞增。上述主拉線組的繞線佈局方式可使拉線組230維持等阻抗繞線，可降低扇出區215的中央區域至兩側之電阻電容值的差異。

圖2D為圖2B之另一實施例之拉線組部份繞線佈局示意圖。請同時參照圖2B與圖2D，本實施例之主拉線232'、234'與圖2C之主拉線232、234相似，惟二者主要差異之處在於：每一個主拉線232'、234'內的上層主拉線的長度Lt或下層主拉線的長度Lb是由拉線組的中央區域朝向兩側遞減，寬度固定，但主拉線232'、234'的聯集面積I(聯集面積=上層主拉線面積＋露出的下層主拉線面積)的大小則是由拉線組的中央區域朝向兩側遞減。

上述之扇出區、拉線組之型態以及不同拉線組之繞線組合可以有多種變化，而圖2C及2D所繪示之型態僅是用以舉例說明，以讓此領域具有通常知識者能夠據以實施本發明，然其並非用以限定本發明所欲涵蓋之範疇。

圖3為本發明之另一實施例之主拉線組之繞線佈局示意圖，其中圖3僅繪示一個主拉線組作為示例。請參照圖3，本實施例之主拉線332、334之繞線佈局方式與上述實施例之主拉線232、234相似，惟二者主要差異之處在於主 拉線332、334為形狀相同且交錯配置之連續「S」形曲線，如圖3所示。每一條上層主拉線332對應於一條下層主拉線334，且上層主拉線332在下平面上的垂直投影會與其所對應的下層主拉線334部份重疊，如圖3所示之區域B。

類似地，為了維持拉線組為等阻抗繞線，並降低扇出區的中央區域至兩側之電阻電容乘積值的差異，設計者可調整每一主拉線組之寬度、長度以及主拉線組聯集面積的大小，以達成上述之目的。除此之外，調整每一主拉線組之寬度、長度以及聯集面積的大小可改變孔洞C之大小，以降低顯示區邊緣漏光。

圖4A為本發明之另一實施例之主拉線組之繞線佈局示意圖，其中圖4A僅繪示一個主拉線組作為示例。請參照圖4A，本實施例之主拉線432、434之繞線佈局方式與上述實施例之主拉線232、234相似，惟二者主要差異之處在於主拉線432、434為形狀相同且交錯配置之連續彎折線。

圖4B為圖4A之上層主拉線之繞線佈局示意圖。請參照圖4B，以上層主拉線432為例，每一連續彎折線包括多條線段S1、S2、S3。每一線段S3等長並相互平行且等間隔配置。每一線段S1依序連接線段S3之第2n-1條與第2n條，且每一線段S2依序連接線段S3之第2n條與第2n+1條，其中n為正整數。也就是說，線段S1連接第奇數條線段S3 (2n-1)之上端與第偶數條線段S3 (2n)之下端，反之，線段S2連接第偶數條線段S3 (2n)之上端與第奇 數條線段S3 (2n+1)之下端。在本實施例中，每一線段S3的寬度Wt等於S1及S2。

由圖4A可知，上層主拉線432相對於其所對應的下層主拉線434偏移一個距離d，且偏移的距離d大於線段S3的寬度Wt、Wb。在其他實施例中，偏移的距離d也可以是等於或小於線段S3的寬度Wt、Wb。隨著偏移距離d的不同，上層主拉線432在下平面上的垂直投影與其所對應的下層主拉線434部分重疊區域B之面積大小亦會改變。

圖4C與圖4D分別為圖4A之主拉線組在不同偏移距離之繞線佈局示意圖，其中圖4C與圖4D僅繪示一個主拉線組作為示例。圖5A與圖5B分別為以圖4C與圖4D為主拉線組拉線之液晶顯示面板每一扇出區之電阻電容乘積值分布圖，請同時參照圖4C、4D、5A與5B。

圖4C之上層主拉線432與下層主拉線434之偏移的距離d為0。也就是說，上層主拉線432在下平面上的垂直投影與其所對應的下層主拉線434完全重疊，並未交錯配置，形成一連續「弓」形的主拉線組之繞線圖形。雖然以此連續「弓」形之雙層金屬繞線結構可維持各拉線組為等阻抗繞線，但上層主拉線432與其所對應的下層主拉線434並未交錯配置，使得整體拉線(拉線組＋扇出區)的電阻電容乘積值RC由中央區域朝向兩側遞增，且中央區域與兩側的電阻電容值RC差異甚大(如圖5A所示)。

由圖4D可知，本發明之另一實施例為上層主拉線432 與下層主拉線434交錯配置，且上層主拉線432偏移的距離d等於線段S3的寬度Wt、Wb。以此種主拉線組之繞線佈局除了可維持拉線組為等阻抗繞線之外，還可藉由提升各拉線組的電阻電容乘積值，使整體拉線(拉線組＋扇出區)的電阻電容乘積值RC由中央區域朝向兩側遞增的程度減緩(如圖5B所示)，達到較為平衡的狀況。另外，上層主拉線432偏移的距離d等於線段S3的寬度Wt、Wb，因此以本實施例之主拉線組之繞線佈局並未有圖4A之主拉線組中之孔洞C，以避免背光源由孔洞C穿透面板，可有效降低顯示區邊緣漏光。

綜上所述，本發明提供一種液晶顯示面板，其拉線區內採用適當的繞線結構形成拉線組。在一些實施例中，利用多種主拉線組之型態以及不同主拉線組之繞線組合，可降低扇出區的中央區域至兩側之電阻電容值的差異，提升面板的顯示品質。在其他實施例中，利用不同形狀之主拉線組及其配置方式，可避免背光源由主拉線組穿透面板，有效降低顯示區邊緣漏光。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200‧‧‧薄膜電晶體陣列基板

102、202‧‧‧顯示區

103‧‧‧非顯示區

110、210‧‧‧畫素結構

112、212‧‧‧掃描線

113、213‧‧‧晶片接合區

114、214‧‧‧資料線

215‧‧‧扇出區

220‧‧‧外部接墊

230‧‧‧拉線組

204‧‧‧拉線區

206‧‧‧外接電路區

232、232'、332、432‧‧‧上層主拉線

234、234'、334、434‧‧‧下層主拉線

236‧‧‧附屬拉線

A、B‧‧‧區域

I‧‧‧聯集面積

C‧‧‧孔洞

d‧‧‧距離

Lt、Lb‧‧‧長度

Wt、Wb、W‧‧‧寬度

S1、S2、S3‧‧‧線段

RC‧‧‧電阻電容乘積值

圖1為習知之液晶顯示面板之薄膜電晶體陣列基板的 結構示意圖。

圖2A為本發明之一實施例之液晶顯示面板之薄膜電晶體陣列基板的結構示意圖。

圖2B為圖2A之薄膜電晶體陣列基板的扇出區放大示意圖。

圖2C為圖2B之拉線組之部份繞線佈局示意圖。

圖2D為圖2B之另一實施例之拉線組部份繞線佈局示意圖。

圖3為本發明之另一實施例之主拉線組之繞線佈局示意圖。

圖4A為本發明之另一實施例之主拉線組之繞線佈局示意圖。

圖4B為圖4A之上層主拉線之繞線佈局示意圖。

圖4C與圖4D分別為圖4A之主拉線組在不同偏移距離之繞線佈局示意圖。

圖5A與圖5B分別為以圖4C與圖4D為主拉線組拉線之液晶顯示面板中每一扇出區之電阻電容乘積值分布圖。

432‧‧‧上層主拉線

434‧‧‧下層主拉線

B‧‧‧區域

C‧‧‧孔洞

d‧‧‧距離

Wt、Wb‧‧‧寬度

Claims (11)

1. 一種液晶顯示面板，具有一顯示區、一拉線區以及一外接電路區，該外接電路區位於該顯示區外圍，而該拉線區位於該顯示區與該外接電路區之間，該液晶顯示面板包括：多個畫素結構，陣列配置於該顯示區內；多個外部接墊，配置於該外接電路區內；以及多個拉線組，配置於該拉線區內，並電性連接於相應的該些畫素結構與該些外部接墊之間，每一個拉線組包括位於一第一平面上的多條下層主拉線以及位於一第二平面上的多條上層主拉線，其中該第一平面與該第二平面平行，每一條上層主拉線對應於一條下層主拉線，且該上層主拉線在該第一平面上的垂直投影會與其所對應的該下層主拉線部份重疊，每一上層主拉線在該第一平面上的垂直投影面積與其所對應的該下層主拉線相對露出的部份具有一聯集面積，且每一拉線組內的該些上層主拉線與其所對應的該些下層主拉線所形成的該些聯集面積是由該拉線組的中央區域朝向兩側遞減。
2. 如申請專利範圍第1項所述之液晶顯示面板，其中每一上層主拉線與其所對應的該下層主拉線為相同的圖案。
3. 如申請專利範圍第2項所述之液晶顯示面板，其中每一上層主拉線為直線，且每一下層主拉線為直線。
4. 如申請專利範圍第2項所述之液晶顯示面板，其中 每一上層主拉線為連續彎折線，且每一下層主拉線為連續彎折線。
5. 如申請專利範圍第4項所述之液晶顯示面板，其中每一連續彎折線包括多條第一線段、多條第二線段以及多條第三線段，該些第三線段等長並相互平行且等間隔配置，該些第一線段依序連接第2n-1條第三線段與第2n條第三線段，且該些第二線段依序連接第2n條第三線段與第2n+1條第三線段，n為正整數。
6. 如申請專利範圍第5項所述之液晶顯示面板，其中每一第三線段的寬度等於兩相鄰的第三線段之間的距離。
7. 如申請專利範圍第6項所述之液晶顯示面板，其中每一上層主拉線在該第一平面上的垂直投影相對於其所對應的該下層主拉線偏移一個第三線段的寬度。
8. 如申請專利範圍第6項所述之液晶顯示面板，其中每一上層主拉線在該第一平面上的垂直投影相對於其所對應的該下層主拉線偏移一個距離，且該偏移的距離大於或小於一個第三線段的寬度。
9. 如申請專利範圍第1項所述之液晶顯示面板，其中每一個拉線組內的該些上層主拉線的長度或該些下層主拉線的長度是由該拉線組的中央區域朝向兩側遞減。
10. 如申請專利範圍第9項所述之液晶顯示面板，其中每一拉線組更包括多條附屬拉線，其中部分的該些上層主拉線以及部分的該些下層主拉線是藉由該些附屬拉線連接到所對應的該些畫素結構。
11. 如申請專利範圍第1項所述之液晶顯示面板，其中每一拉線組內的該些上層主拉線的寬度以及該些下層主拉線的寬度是由該拉線組的中央區域朝向兩側遞增。