JP4394855B2 - 液晶ディスプレイパネル及びその製造方法 - Google Patents
液晶ディスプレイパネル及びその製造方法 Download PDFInfo
- Publication number
- JP4394855B2 JP4394855B2 JP2001378229A JP2001378229A JP4394855B2 JP 4394855 B2 JP4394855 B2 JP 4394855B2 JP 2001378229 A JP2001378229 A JP 2001378229A JP 2001378229 A JP2001378229 A JP 2001378229A JP 4394855 B2 JP4394855 B2 JP 4394855B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- liquid crystal
- forming
- crystal display
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Description
【０００１】
【発明の属する技術分野】
本発明は、ディスプレイ装置に関するもので、特に、液晶ディスプレイパネル及びその製造方法に関する。
【０００２】
【従来の技術】
情報通信分野の急速な発展に伴い、視認情報の為の薄形、軽量かつ低コストのディスプレイ装置の重要性が日増しに増加しつつある。これらに応える為に平面型ディスプイへの開発に重点を置き換えつつある。現在まで情報ディスプレイ装置のうち、 テレビ、コンピュータモニタなどに代表されるＣＲＴ(Cathod Ray Tube)は多様な色相を表示でき、画面の明るさも優れているという長所から今まで汎用されている。しかしながら、大型で高解像度で満足するものの、小型、携帯性のよさ、低い電力消費量という欲求を満たすことはできない。この為ディスプレイ産業では重さと体積の大きいＣＲＴに代えて平板ディスプレイの開発が実に求められている実状である。かかる平板ディスプレイはコンピュータモニタから航空機及び宇宙船などに用いられるディスプレイに至るまで応用分野が広く多様である。
【０００３】
現在生産又は開発しつつある平板ディスプレイの例としては液晶ディスプレイ(LCD)、ＥＬディスプレイ(ELD)、電界放射ディスプレイ(FED)、プラズマディスプレイ(PDP)などがあり、望ましい平板ディスプレイになるためには軽重量、高輝度、高効率、高解像度、高速応答特性、低駆動電圧、省エネルギー、低コスト及び天然色ディスプレイ特性などが求められている。
【０００４】
一般にＣＲＴでは、外部から与えられるディスプレイタイミング信号と外部から与えられるデータ信号に基づきアナログ的にＣＲＴの表面上の蛍光物質を発光させて電子ビームの軌跡を制御することによってディスプレイしている。一方、液晶ディスプレイ装置（ＬＣＤ）では各ディスプレイに配置されているＬＣＤに与える電界を制御して光の透過率を調整することでディスプレイする。
【０００５】
現在、薄膜トランジスタ（ＴＦＴ）−ＬＣＤ産業の急速な発展とその応用は大きさの増加、解像度の増加が当然要求されており、それに伴う生産性の増加のために製造工程の単純化及び収率向上の観点から多くの努力が続いている。
また、前記各パッド間のピッチは高解像度の液晶ディスプレイパネルの実現に重要なパラメーターとなる。従って、パッド間のピッチをどの位減少できるかによって高解像度の液晶ディスプレイパネルの実現可否が決められると言える。
【０００６】
以下、添付図面を参照して従来液晶ディスプレイパネルを説明する。
図１は従来技術による液晶ディスプレイパネルの平面図であり、図２は図１のＩ−Ｉ’部の断面図である。
図１及び図２に示すように、従来液晶ディスプレイパネルは大きくセル領域Ｃとパッド領域Ｐから分ける２枚のガラス基板とその間に封入されている液晶とからなる。
前記セル領域Ｃの第１ガラス基板１上には複数のゲート配線(Ｇ１、Ｇ２,...,Ｇｎ)とデータ配線(Ｄ１、Ｄ２,...,Ｄｎ)とが交差して配置されている。これらにより複数の画素領域を画定し、前記各画素領域内には画素電極３が配置され、前記ゲート配線(Ｇ１、Ｇ２,...,、Ｇｎ)とデータ配線(Ｄ１、Ｄ２,...,Ｄｎ)とが交差する部位には薄膜トランジスタ(図示せず)が配置されている。
【０００７】
前記パッド領域Ｐは複数のゲートパッド(Ｇ１、Ｇ２,...,Ｇｎ)と複数のデータパッド(Ｄ１、Ｄ２,...,Ｄｎ)とを備えている。これらのゲートパッドはゲート駆動ＩＣから出力されるゲート信号を前記ゲート配線(Ｇ１、Ｇ２,...,Ｇｎ)に伝え、これらのデータパッドはデータ駆動ＩＣから出力される伝えられるデータ信号を前記データ配線(Ｄ１、Ｄ２,...,Ｄｎ)に伝える。
【０００８】
図示してはいないが、前記セル領域の第２ガラス基板上には画素電極及び薄膜トランジスタへの光の透過を防止するためのブラックマトリックス層と、Ｒ（赤）、Ｇ(緑)、Ｂ(青)の色を表示するためのカラーフィルター層が配置されている。このブラックマトリックス層は画素電極を薄膜トランジスタから光が透過しないように作用する。前記カラーフィルター層の上部には画素電極３に共通電圧を与えるための共通電極が配置されている。
【０００９】
ここで、前記データパッドを図２を参照して説明すると次のようである。
図２に示すように、パッド領域Ｐの第１基板１上のゲート絶縁膜２の上方にはセル領域Ｃのデータ配線(Ｄ１、Ｄ２、Ｄ３)から延長されるデータパッド(Ｄｐ１、Ｄｐ２、Ｄｐ３)が互いに一定の距離をもって隔てて形成されている。前記データパッド(Ｄｐ１、Ｄｐ２、Ｄｐ３)の上部には保護膜４を介して前記データパッド(Ｄｐ１、Ｄｐ２、Ｄｐ３)と電気的に連結される透明導電膜６が形成されている。透明導電膜６は外部の駆動ＩＣから伝えられる駆動信号をＴＣＰやＣＯＦを介して各々のデータ配線に伝える。
【００１０】
前記各々のデータ配線(Ｄ１、Ｄ２、Ｄ３)同士の距離（例えば、Ｄ１の中央からＤ２の中央までの間隔）をピッチとするとき、このピッチＰは約５０μｍ程度となる。前記各透明導電膜６間には駆動回路との電気的連結手段のＴＣＰ(Tape Carrier Package)との接続に必要とする最小限の幅（距離としてのＷ）が要求される。
しかしながら、高解像度の液晶ディスプレイパネル即ち、２００ＰＰＩ以上のクラスの液晶ディスプレイパネルを実現するためには前記ピッチが５０μｍよりも小さい略４２μｍ程度が要求される。従って、図２のような構造では２００ＰＰＩ以上のクラスの高解像度液晶ディスプレイパネルを実現することができなかった。
【００１１】
従って、隣接したパッド間のピッチを確保するための多数の方法が提案され、そのうち、一つがパッドをパネルを中心に両側に分離して配置するいわゆるダブルバンク(Double Bank)構造である。
即ち、図３は前記ダブルバンク構造のパッドを説明するための平面図であって、奇数番のパッド（Ｄｐ１、Ｄｐ３,...,Ｄｐｎ−１；ｎ＝２，４，６、、）は液晶パネルの下側又は上側に配置し、偶数番目のパッド（Ｄｐ２、Ｄｐ４,...,Ｄｐｎ）はパネルの上側(又は下側)に配置して隣り合っているパッド間のピッチ（Ｐ）を確保している。
即ち、セル領域には複数のゲート配線(Ｇ１、Ｇ２,...,Ｇｎ)及びデータ配線(Ｄ１、Ｄ２,...,Ｄｎ)が互いに交差して形成され、パッド領域には前記データ配線（Ｄ１、Ｄ２,...,Ｄｎ）から延在するデータパッド（Ｄｐ１、Ｄｐ２、Ｄｐ３,...,Ｄｐｎ−１；Ｄｐｎ）は液晶パネルの上側と下側に交互に配置されている。
【００１２】
しかしながら、前記従来の液晶ディスプレイパネルは次のような問題があった。
第一に、図１のようなシングルバンク構造の場合、駆動回路との電気的な接続のために必要な最小限のパッド幅を確保すべきの状態で隣り合っているパッド間の間隔のピッチを減少させるのに限界があって２００ＰＰＩ級以上の高解像度液晶ディスプレイパネルを実現することができなかった。
第二に、図３のようなダブルバンク構造の場合にはピッチを減少させても駆動回路との電気的な接続のために必要な最小限のパッド幅を確保することができるが、パッドをパネルの両側に分離して配置すべきであるのでモジュール化工程や駆動の方式が複雑となる。
従って、ダブルバンク構造の場合にはパネルのコンパクト化を行うことができず、製造コストが増加するという問題があった。
【００１３】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題点を解決するためのもので、画素ピッチを減少させて高解像度のＬＣＤを得ることができる大面積の液晶ディスプレイパネル及びその製造方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
上記目的を達成するための本発明の一実施形態による液晶ディスプレイパネルは、セル領域及びパッド領域とに画定された絶縁基板と、前記セル領域内で交差するように配置され画素領域を定義する複数のゲート配線及び複数のデータ配線と、前記パッド領域上に形成され前記データ配線のうち奇数番のデータ配線から延長される第１パッドと、偶数番のデータ配線に各々連結され、前記データ配線の長手方向に沿って前記第１パッドと平行に配置された第２パッドとを備えることを特徴とする。
【００１５】
また、本発明の他の実施形態による液晶ディスプレイパネルの製造方法は、セル領域の第１基板上にゲート配線を形成し、ゲートパッド領域に複数の導電性パターンを形成する工程と、前記導電性パターンを含む第１基板表面の全体にゲート絶縁膜を形成する工程と、前記セル領域のゲート絶縁膜上に複数のデータ配線を形成する工程と、前記導電性パターン上部のゲート絶縁膜上に前記データ配線のうち奇数番のデータ配線から延びる第１パッドを形成する工程と、前記導電性パターンとつながって前記第１パッドと平行な第２パッドを形成する工程とを備えることを特徴とする。
【００１６】
本発明の他の実施形態による液晶ディスプレイパネルは、セル領域とパッド領域とに画定された絶縁基板と、前記セル領域内に形成された複数のゲート配線と、前記ゲート配線と交差し、前記パッド領域までの延長長さが交互に異なる複数のデータ配線と、前記データ配線に電気信号を与えられるデータパッドとを備えることを特徴とする。
【００１７】
また、本発明の他の実施形態による液晶ディスプレイパネルの製造方法は、
セル領域とパッド領域とに画定された第１基板上に複数のゲート配線を形成する工程と、前記ゲート配線と交差し、前記パッド領域までの延長長さが交互に異なる複数のデータ配線を形成する工程と、各データ配線に電気信号を与えるためのデータパッドを形成する工程と、前記データ配線と前記データパッドとを含んでいる表面上の全体に保護膜を形成する工程と、前記各々のデータパッドに連結される透明導電膜を形成する工程とを備えることを特徴とする。
【００１８】
このような本発明の液晶ディスプレイパネルにおいて、偶数番のデータ配線に連結される導電性パターンはゲート配線パターニング時に前記ゲート配線と同一工程によって同一材質で形成される。そして、ゲート絶縁層、データ配線、保護膜を順に形成する。
【００１９】
この時、前記ゲート絶縁膜の形成後、薄膜トランジスタのチャネルに用いられる半導体層が形成される。そして、前記データ配線の形成時に薄膜トランジスタのソース／ドレイン電極をも形成する。
前記保護膜及びゲート絶縁膜が同時にパターニングされる。そしてコンタクトを形成して、奇数番のデータ配線の端部（パッド領域）と、前記導電性パターンの一側端部（セル領域）と、それに隣接する前記偶数番のデータ配線の端部（セル領域）と、前記導電性パターンの反対側端部（パッド領域）とを露出される。
【００２０】
以後、画素領域に画素電極を形成すると共に前記コンタクトホールを介して奇数番のデータ配線に連結される透明導電膜が形成され、それにより第１パッドが形成される。同時に前記導電性パターンの一側端部とそれに接する偶数番のデータ配線の端部を電気的に連結する透明導電膜及び前記導電性パターンの反対側の端部に連結される透明導電膜を形成して第２パッドを形成する。
【００２１】
この時、前記導電性パターンはパッド領域内で前記偶数番のデータ配線の下部を経て又はその一の側部を経て通過するようにパターニングされる。
前記奇数番のデータ配線の下部を通過するようにパターニングする場合にはセル領域へまで形成されている偶数番のデータ配線に連結された上で前記奇数番のデータ配線側に屈折するように形態の導電性パターンを形成する。
【００２２】
このような、本発明の液晶ディスプレイパネルでは、前記導電性パターンは、偶数番目のデータ配線に連結されるように導電性パターンが屈折するようにパターニングする。また前記導電性パターンが奇数番のデータ配線に延長されている第１パッドの下部を経て通過するように形成した。
【００２３】
本発明の他の実施形態による液晶ディスプレイパネルは別の導電性パターンを形成することなく、奇数番目のデータ配線に延長される第１パッドの延長長さより偶数番目のデータ配線に延長される第２パッドの延長長さを更に長くした。これにより第１パッドと第２パッドとが隣り合って配置されず一平面で上方と下方とに相互交番に配置されるようにした。
【００２４】
【発明の実施の形態】
以下、添付の図面を参照して本発明を更に詳細に説明する。
【００２５】
（実施例１）
図４ａは本発明の第１実施例による液晶ディスプレイパネルの平面図であって、下板を示すものであり、図４ｂは図４ａのデータパッド領域の一部(Ａ部)を拡大して示した平面図である。
また、図５ａは図４ｂのＩ−Ｉ’線による断面図であり、図５ｂは図４ｂのＩＩ−ＩＩ’線による断面図であり、図５ｃは図４ｂのＩＩＩ−ＩＩＩ’線による断面図である。
【００２６】
まず、図４ａに示すように、本発明の液晶ディスプレイパネルは大きくセル領域Ｃとパッド領域Ｐとに画定された第１基板４１を備えている。前記セル領域Ｃには一方向に形成される複数のゲート配線(Ｇ1、Ｇ２、...、Ｇｎ；ｎ＝２，４，６＝)と、前記各ゲート配線（Ｇ１，Ｇ２,...,Ｇｎ）から延長されてゲートパッド領域に形成されている複数のゲートパッド(Ｇp1,Ｇｐ２、...、Ｇｐｎ)と、前記ゲート配線(Ｇp1,Ｇｐ２、...、Ｇｐｎ)と交差する方向に形成された複数のデータ配線(Ｄ1,Ｄ２、...、Ｄｎ)と、前記データ配線(Ｄ1,Ｄ２、...、Ｄｎ)のうち奇数番のデータ配線(Ｄ1,Ｄ３、...、Ｄｎ−１)から延長されてデータパッド領域に形成された第１データパッド(Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１)と、各々偶数番目のデータ配線(Ｄ２,Ｄ４、...、Ｄｎ)に連結され前記第１データパッド(Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１)などの下部を経て前記データ配線(Ｄ1,Ｄ２、...、Ｄｎ)の延長線上に沿って前記第１データパッド(Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１)と平行に形成される第２データパッド(Ｄｐ２,Ｄｐ４、...、Ｄｐｎ)とを備えている。ここで、前記各々のゲートパッド及びデータパッドはＴＣＰ(Tape Carrier Package)及びＣＯＦとの電気的な連結のための透明導電膜５１と連結するように構成される。本発明では説明の便宜のため奇数番目のデータパッドに連結される透明導電膜を第１透明導電膜５１ａとし、偶数番のデータ配線と導電性のパターン６１とを電気的に連結する透明導電膜を第２透明導電膜５１ｂと称し、前記導電性パターン６１の端部に連結された透明導電膜を第３透明導電膜５１ｃと称する。
【００２７】
図４ｂに示すように、偶数番目のデータ配線Ｄ２はセル領域Ｃまで形成され、前記偶数番目のデータ配線Ｄ２に連結された導電性パターン６１が前端の奇数番目のデータ配線Ｄ１側に屈折されてパッド領域Ｐまで延長され、前記屈折された導電性パターン６１は第１データパッドＤｐ１の下部を経る。
【００２８】
図４ａから第１データパッド(Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１)などと第２データパッド(Ｄｐ２,Ｄｐ４、...、Ｄｐｎ)が上側または下側に配置されていることが明らかであり、上側に配置されて隣り合っている第１データパッド(Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１)などの間隔は少なくとも隣り合うデータ配線(Ｄ1,Ｄ２、...、Ｄｎ)などの間隔に比べて２倍以上の距離となる。これはパッドによってデータ配線間のピッチを減少させることができなかった従来に比べてデータ配線間のピッチを著しく減少させることができ高精細化できるパネルが製作できることを意味している。
【００２９】
ここで、前記第１データパッド（Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１）において、奇数番のデータ配線（Ｄ1,Ｄ３、...、Ｄｎ−１）と一体に形成され、前記データ配線の（Ｄ1,Ｄ３、...、Ｄｎ−１）の端部１００は第１透明導電膜５１ａに連結された構造を有している。第２データパッド（Ｄｐ２,Ｄｐ４、...、Ｄｐｎ）は偶数番のデータ配線（Ｄ２,Ｄ４、...、Ｄｎ）がセル領域（Ｃ）まで延在している。導電性パターン６１が前記偶数番のデータ配線（Ｄ２,Ｄ４、...、Ｄｎ）の端部（１００ａ）とオーバーラップされたまた延長されて第１データパッド（Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１）側に屈折し、前記第１データパッド（Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１）の下部を経て通過する構造を有する。
【００３０】
この時偶数番のデータ配線（Ｄ２,Ｄ４、...、Ｄｎ）の端部１００ａと導電性パターン６１は第２透明導電膜５１ｂによって電気的に連結されている。前記導電性パターン６１の反対側の端部もコンタクトホールを介して第３透明導電膜５１ｃにコンタクトホールを介して連結される。
ここで、前記第１透明導電膜５１ａ、第２透明導電膜５１ｂ、第３透明導電膜５１ｃはセル領域に画素電極４７を形成するとき同時に形成される。
このようなデータパッドの構造に対して図５ａ乃至図５ｃを参照して詳細に説明する。
図５ａ乃至図５ｃに示すように、第１基板４１上に形成されたゲート配線Ｇｎと、偶数番目のデータ配線に連結される導電性パターン６１と、前記導電性パターン６１を含んでいる第１基板４１上の面上全体に形成されたゲート絶縁層４３と、前記ゲート絶縁層４３上で前記ゲート配線Ｇｎと交差する方向に形成されたデータ配線Ｄ２と、前記データ配線Ｄ２の前端に形成されたデータ配線Ｄ１から延長されたデータパッドＤｐ１と備えている。
【００３１】
前記データ配線Ｄ２とデータパッドＤｐ１を含む面上の全体には保護膜４５が形成されている。保護膜４５の上側には第１透明導電膜５１ａ、第２導電膜５１ｂ、第３導電膜５１ｃが形成されている。第１透明導電膜５１ａは奇数番のデータパッドＤｐ１の端部１００と連結し、第２透明導電膜５１ｂは前記奇数番目のデータ配線Ｄ２の端部１００ａ及びそれと隣接する導電性パターン６１の端部を連結し、第３透明導電膜５１ｃは前記導電性パターン６１の反対側の端部と連結される。
【００３２】
次に、このような本発明の第１実施形態による液晶ディスプレイパネルの製造方法を図６ａ乃至図６ｃに示したレイアウト工程図を参照して説明する。
図６ａに示すように、第１基板４１上にゲート配線（Ｇ１、Ｇ２、..、Ｇｎ）及びゲート電極７１、また、偶数番のデータ配線に連結される導電性パターン６１を形成させる。
この時、前記導電性パターン６１はパッド領域Ｐから前記パッド領域Ｐに隣接するセル領域Ｃの所定部位に至るまで形成される。導電性パターン６１は奇数番のデータ配線側に屈折した形状を有する。
【００３３】
また、図６ｂに示すように、前記ゲート配線（Ｇ１、Ｇ２、..、Ｇｎ）および導電性パターン６１を含む面上全体にゲート絶縁層（図示せず）を形成した後、前記ゲート電極７１上部のゲート絶縁層上に半導体層７２を形成し、前記ゲート配線（Ｇ１、Ｇ２、..、Ｇｎ）と交差する方向にデータ配線（Ｄ１、Ｄ２、Ｄ３、..、Ｄｎ）及びソース／ドレイン電極（Ｓ／Ｄ）を形成する。
次に、図面には図示されていないが、前記データ配線（Ｄ１、Ｄ２、Ｄ３、...、Ｄｎ）とソース／ドレイン電極（Ｓ／Ｄ）とを含む全面に保護膜を形成した後、前記奇数番のデータ配線（Ｄ１、Ｄ３、..、Ｄｎー１）の端部１００と、前記偶数番の配線の端部１００ａ及びそれに隣接する導電性パターン６１の端部、また前記導電性パターン６１の反対側の端部が露出されるように前記保護膜をパターニングする。
【００３４】
最後に、図６ｃに示すように、前記ゲート配線（Ｇ１、Ｇ２、..、Ｇｎ）とデータ配線（Ｄ１、Ｄ２、Ｄ３、..、Ｄｎ）によって画定される画素領域に画素電極４７を形成し、前記奇数番データ配線（Ｄ１、Ｄ３、...、Ｄｎ−１）の端部１００と連結される第１透明導電膜５１ａと、前記偶数番のデータ配線（Ｄ２、Ｄ４、...、Ｄｎ）の端部１００ａ及びそれに隣接する導電性パターン６１の端部を電気的に連結する第２透明導電膜５１ｂと、前記導電性パターン６１の反対側の端部と連結される第３透明導電膜５１ｃとを形成して本発明の第１実施形態による液晶ディスプレイパネルの製造方法の各工程が完了する。
【００３５】
（実施例２）
図７は本発明の第２実施例による液晶ディスプレイパネルの平面図であって、本発明の第１実施例と比較して説明すると次のようである。
先ず、本発明の第１実施例では偶数番のデータ配線がセル領域までだけ形成され、導電性パターン６１によってパッド領域にまで延長される。この第１実施例では、前記導電性パターン６１が前端の奇数番のデータ配線（Ｄ１、Ｄ３,...,Ｄｎ−１）に延長される第１データパッドの（Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１）の下部を経る構造を有するが、第２実施例では導電性パターン６１が第１データパッド（Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１）の下部を経ることなくその一の側部を経て通過するようにした。
【００３６】
この時、前記導電性パターン６１の長さたる延長長さは前記奇数番のデータ配線の長さたる延長長さに比べて更に長くし、奇数番のデータ配線から延長される第１データパッドパッド（Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１））を経る地点で奇数番のデータ配線側に屈折されて前記導電性パターン６１から延長される第２データパッド（Ｄｐ２,Ｄｐ４、...、Ｄｐｎ）が第１データパッド（Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１）と並んで配置されるようにした。
【００３７】
このような本発明の第２実施例は前記の第１実施例に比べて精細なピッチは必要はない。しかし、導電性パターン６１が奇数番のデータ配線の下部を経ることないので第１データパッドと第２データパッド間の信号干渉をなくすことができる利点がある。
【００３８】
図８ａは図７のＩ−Ｉ’線による断面図であり、図８ｂは図７のＩＩ−ＩＩ’線による断面図である。
図８ａおよび図８ｂに示すように、第１基板４１上のセル領域Ｃには相互一定間隔を隔てて複数のゲート配線（Ｇ１、Ｇ２、...、Ｇｎ）が形成され、パッド領域Ｐでは導電性パターン６１が形成される。
前記導電性パターン６１及びゲート配線を含む面全体にゲート絶縁層４２が形成され、前記ゲート絶縁層４２上には前記ゲート配線と交差する方向にデータ配線などが形成される。
【００３９】
以後、前記データ配線Ｄ１を含む全面に保護膜４５を形成し、前記データ配線Ｄ１の端部１００と連結される第１透明導電膜５１ａ及び前記導電性パターン６１と前記データ配線Ｄ２を電気的に連結する第２透明導電膜５１ｂ及び導電性パタン６１の端部と連結される第３透明導電膜５１ｃが形成される。
【００４０】
図９は本発明の第３実施例の液晶ディスプレイパネルの平面図である。
まず、本発明の第１実施例および第２実施例ではゲート配線形成時別の導電性パターンを配置して偶数番のデータ配線から延長される偶数番のデータパッドがデータ配線の延長線上に沿って奇数番のデータパッドと平行に配置される。これに対し、本発明の第３実施例では前記導電性パターンを形成することなく、偶数番のデータ配線の延長長さを奇数番のデータ配線の延長長さより更に長くし、偶数番のデータパッドを奇数番のデータ配線の延長線上に沿って並んで配置して隣り合っているデータ配線間の距離を最大の距離として確保しモジュール化工程の便宜性及び精密度を確保することになっている。
【００４１】
前記のように、データ配線の幅に比べてＴＣＰ(Tape Carrier Package)とＣＯＦ(Chip On Film)との電気的な連結のための透明導電膜の幅が更に広いので透明導電膜をゲート配線の延長線上に沿って平行に配置する手法に比べて本発明の第３実施例ではデータ配線の延長線上に沿って上下に分離配置することで、データ配線間のピッチを減少させても隣り合う透明導電膜間の間隔距離を確保できる。
【００４２】
以上の実施形態では偶数番のデータ配線に連結されるデータパッドの位置を変化させて精細なピッチ（Fine Pitch）を実現しているが、反対に前記偶数番のデータパッドの位置を変化させてファインピッチを実現することができる。
【００４３】
【発明の効果】
以上説明したように、本発明の液晶ディスプレイパネル及びその製造方法によると次のような効果がある。
第一に超高解像度の液晶ディスプレイパネルを十分に満たすことができる精細なピッチ（Fine Pitch）の設計が可能となる。
第二にパネルの一の側部にパッドを配置する（シングルバンク構造を有するので）両側に配置するダブルバンクの構造に比べてモジュール工程及び駆動が簡単であり、パネルのコンパクト化を実現することができ、さらには製造コストを低減することができる。
【図面の簡単な説明】
【図１】従来技術による液晶ディスプレイパネルの平面図である。
【図２】図１のＩ−Ｉ’線による断面図である。
【図３】従来技術における他の実施形態による液晶ディスプレイパネルの平面図である。
【図４ａ】本発明の第１実施形態による液晶ディスプレイパネルの平面図である。
【図４ｂ】本発明の第１実施形態による液晶ディスプレイパネルの平面図である。
【図５ａ】図４ｂのＩ−Ｉ’線による液晶ディスプレイパネルの断面図である。
【図５ｂ】図４ｂのＩＩ−ＩＩ’線による液晶ディスプレイパネルの断面図である。
【図５ｃ】図４ｂのＩＩＩ−ＩＩＩ’線による液晶ディスプレイパネルの断面図である。
【図６ａ】本発明の第１実施形態による液晶ディスプレイパネルの製造方法を説明するための工程図である。
【図６ｂ】本発明の第１実施形態による液晶ディスプレイパネルの製造方法を説明するための工程図である。
【図６ｃ】本発明の第１実施形態による液晶ディスプレイパネルの製造方法を説明するための工程図である。
【図７】本発明の第２実施形態による液晶ディスプレイパネルの平面図である。
【図８ａ】図７のＩ−Ｉ’線による液晶ディスプレイパネルの断面図である。
【図８ｂ】図７のＩＩ−ＩＩ’線による液晶ディスプレイパネルの断面図である。
【図９】本発明の第３実施形態による液晶ディスプレイパネルの平面図である。
【符号の説明】
４１ 第１基板 ４３ 絶縁層
４５ 保護膜
５１ａ 第１透明導電膜
５１ｂ 第２透明導電膜
５１ｃ 第３透明導電膜
６１ 導電性パターン
７２ 半導体層
【発明の属する技術分野】
本発明は、ディスプレイ装置に関するもので、特に、液晶ディスプレイパネル及びその製造方法に関する。
【０００２】
【従来の技術】
情報通信分野の急速な発展に伴い、視認情報の為の薄形、軽量かつ低コストのディスプレイ装置の重要性が日増しに増加しつつある。これらに応える為に平面型ディスプイへの開発に重点を置き換えつつある。現在まで情報ディスプレイ装置のうち、 テレビ、コンピュータモニタなどに代表されるＣＲＴ(Cathod Ray Tube)は多様な色相を表示でき、画面の明るさも優れているという長所から今まで汎用されている。しかしながら、大型で高解像度で満足するものの、小型、携帯性のよさ、低い電力消費量という欲求を満たすことはできない。この為ディスプレイ産業では重さと体積の大きいＣＲＴに代えて平板ディスプレイの開発が実に求められている実状である。かかる平板ディスプレイはコンピュータモニタから航空機及び宇宙船などに用いられるディスプレイに至るまで応用分野が広く多様である。
【０００３】
現在生産又は開発しつつある平板ディスプレイの例としては液晶ディスプレイ(LCD)、ＥＬディスプレイ(ELD)、電界放射ディスプレイ(FED)、プラズマディスプレイ(PDP)などがあり、望ましい平板ディスプレイになるためには軽重量、高輝度、高効率、高解像度、高速応答特性、低駆動電圧、省エネルギー、低コスト及び天然色ディスプレイ特性などが求められている。
【０００４】
一般にＣＲＴでは、外部から与えられるディスプレイタイミング信号と外部から与えられるデータ信号に基づきアナログ的にＣＲＴの表面上の蛍光物質を発光させて電子ビームの軌跡を制御することによってディスプレイしている。一方、液晶ディスプレイ装置（ＬＣＤ）では各ディスプレイに配置されているＬＣＤに与える電界を制御して光の透過率を調整することでディスプレイする。
【０００５】
現在、薄膜トランジスタ（ＴＦＴ）−ＬＣＤ産業の急速な発展とその応用は大きさの増加、解像度の増加が当然要求されており、それに伴う生産性の増加のために製造工程の単純化及び収率向上の観点から多くの努力が続いている。
また、前記各パッド間のピッチは高解像度の液晶ディスプレイパネルの実現に重要なパラメーターとなる。従って、パッド間のピッチをどの位減少できるかによって高解像度の液晶ディスプレイパネルの実現可否が決められると言える。
【０００６】
以下、添付図面を参照して従来液晶ディスプレイパネルを説明する。
図１は従来技術による液晶ディスプレイパネルの平面図であり、図２は図１のＩ−Ｉ’部の断面図である。
図１及び図２に示すように、従来液晶ディスプレイパネルは大きくセル領域Ｃとパッド領域Ｐから分ける２枚のガラス基板とその間に封入されている液晶とからなる。
前記セル領域Ｃの第１ガラス基板１上には複数のゲート配線(Ｇ１、Ｇ２,...,Ｇｎ)とデータ配線(Ｄ１、Ｄ２,...,Ｄｎ)とが交差して配置されている。これらにより複数の画素領域を画定し、前記各画素領域内には画素電極３が配置され、前記ゲート配線(Ｇ１、Ｇ２,...,、Ｇｎ)とデータ配線(Ｄ１、Ｄ２,...,Ｄｎ)とが交差する部位には薄膜トランジスタ(図示せず)が配置されている。
【０００７】
前記パッド領域Ｐは複数のゲートパッド(Ｇ１、Ｇ２,...,Ｇｎ)と複数のデータパッド(Ｄ１、Ｄ２,...,Ｄｎ)とを備えている。これらのゲートパッドはゲート駆動ＩＣから出力されるゲート信号を前記ゲート配線(Ｇ１、Ｇ２,...,Ｇｎ)に伝え、これらのデータパッドはデータ駆動ＩＣから出力される伝えられるデータ信号を前記データ配線(Ｄ１、Ｄ２,...,Ｄｎ)に伝える。
【０００８】
図示してはいないが、前記セル領域の第２ガラス基板上には画素電極及び薄膜トランジスタへの光の透過を防止するためのブラックマトリックス層と、Ｒ（赤）、Ｇ(緑)、Ｂ(青)の色を表示するためのカラーフィルター層が配置されている。このブラックマトリックス層は画素電極を薄膜トランジスタから光が透過しないように作用する。前記カラーフィルター層の上部には画素電極３に共通電圧を与えるための共通電極が配置されている。
【０００９】
ここで、前記データパッドを図２を参照して説明すると次のようである。
図２に示すように、パッド領域Ｐの第１基板１上のゲート絶縁膜２の上方にはセル領域Ｃのデータ配線(Ｄ１、Ｄ２、Ｄ３)から延長されるデータパッド(Ｄｐ１、Ｄｐ２、Ｄｐ３)が互いに一定の距離をもって隔てて形成されている。前記データパッド(Ｄｐ１、Ｄｐ２、Ｄｐ３)の上部には保護膜４を介して前記データパッド(Ｄｐ１、Ｄｐ２、Ｄｐ３)と電気的に連結される透明導電膜６が形成されている。透明導電膜６は外部の駆動ＩＣから伝えられる駆動信号をＴＣＰやＣＯＦを介して各々のデータ配線に伝える。
【００１０】
前記各々のデータ配線(Ｄ１、Ｄ２、Ｄ３)同士の距離（例えば、Ｄ１の中央からＤ２の中央までの間隔）をピッチとするとき、このピッチＰは約５０μｍ程度となる。前記各透明導電膜６間には駆動回路との電気的連結手段のＴＣＰ(Tape Carrier Package)との接続に必要とする最小限の幅（距離としてのＷ）が要求される。
しかしながら、高解像度の液晶ディスプレイパネル即ち、２００ＰＰＩ以上のクラスの液晶ディスプレイパネルを実現するためには前記ピッチが５０μｍよりも小さい略４２μｍ程度が要求される。従って、図２のような構造では２００ＰＰＩ以上のクラスの高解像度液晶ディスプレイパネルを実現することができなかった。
【００１１】
従って、隣接したパッド間のピッチを確保するための多数の方法が提案され、そのうち、一つがパッドをパネルを中心に両側に分離して配置するいわゆるダブルバンク(Double Bank)構造である。
即ち、図３は前記ダブルバンク構造のパッドを説明するための平面図であって、奇数番のパッド（Ｄｐ１、Ｄｐ３,...,Ｄｐｎ−１；ｎ＝２，４，６、、）は液晶パネルの下側又は上側に配置し、偶数番目のパッド（Ｄｐ２、Ｄｐ４,...,Ｄｐｎ）はパネルの上側(又は下側)に配置して隣り合っているパッド間のピッチ（Ｐ）を確保している。
即ち、セル領域には複数のゲート配線(Ｇ１、Ｇ２,...,Ｇｎ)及びデータ配線(Ｄ１、Ｄ２,...,Ｄｎ)が互いに交差して形成され、パッド領域には前記データ配線（Ｄ１、Ｄ２,...,Ｄｎ）から延在するデータパッド（Ｄｐ１、Ｄｐ２、Ｄｐ３,...,Ｄｐｎ−１；Ｄｐｎ）は液晶パネルの上側と下側に交互に配置されている。
【００１２】
しかしながら、前記従来の液晶ディスプレイパネルは次のような問題があった。
第一に、図１のようなシングルバンク構造の場合、駆動回路との電気的な接続のために必要な最小限のパッド幅を確保すべきの状態で隣り合っているパッド間の間隔のピッチを減少させるのに限界があって２００ＰＰＩ級以上の高解像度液晶ディスプレイパネルを実現することができなかった。
第二に、図３のようなダブルバンク構造の場合にはピッチを減少させても駆動回路との電気的な接続のために必要な最小限のパッド幅を確保することができるが、パッドをパネルの両側に分離して配置すべきであるのでモジュール化工程や駆動の方式が複雑となる。
従って、ダブルバンク構造の場合にはパネルのコンパクト化を行うことができず、製造コストが増加するという問題があった。
【００１３】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題点を解決するためのもので、画素ピッチを減少させて高解像度のＬＣＤを得ることができる大面積の液晶ディスプレイパネル及びその製造方法を提供することを目的としている。
【００１４】
【課題を解決するための手段】
上記目的を達成するための本発明の一実施形態による液晶ディスプレイパネルは、セル領域及びパッド領域とに画定された絶縁基板と、前記セル領域内で交差するように配置され画素領域を定義する複数のゲート配線及び複数のデータ配線と、前記パッド領域上に形成され前記データ配線のうち奇数番のデータ配線から延長される第１パッドと、偶数番のデータ配線に各々連結され、前記データ配線の長手方向に沿って前記第１パッドと平行に配置された第２パッドとを備えることを特徴とする。
【００１５】
また、本発明の他の実施形態による液晶ディスプレイパネルの製造方法は、セル領域の第１基板上にゲート配線を形成し、ゲートパッド領域に複数の導電性パターンを形成する工程と、前記導電性パターンを含む第１基板表面の全体にゲート絶縁膜を形成する工程と、前記セル領域のゲート絶縁膜上に複数のデータ配線を形成する工程と、前記導電性パターン上部のゲート絶縁膜上に前記データ配線のうち奇数番のデータ配線から延びる第１パッドを形成する工程と、前記導電性パターンとつながって前記第１パッドと平行な第２パッドを形成する工程とを備えることを特徴とする。
【００１６】
本発明の他の実施形態による液晶ディスプレイパネルは、セル領域とパッド領域とに画定された絶縁基板と、前記セル領域内に形成された複数のゲート配線と、前記ゲート配線と交差し、前記パッド領域までの延長長さが交互に異なる複数のデータ配線と、前記データ配線に電気信号を与えられるデータパッドとを備えることを特徴とする。
【００１７】
また、本発明の他の実施形態による液晶ディスプレイパネルの製造方法は、
セル領域とパッド領域とに画定された第１基板上に複数のゲート配線を形成する工程と、前記ゲート配線と交差し、前記パッド領域までの延長長さが交互に異なる複数のデータ配線を形成する工程と、各データ配線に電気信号を与えるためのデータパッドを形成する工程と、前記データ配線と前記データパッドとを含んでいる表面上の全体に保護膜を形成する工程と、前記各々のデータパッドに連結される透明導電膜を形成する工程とを備えることを特徴とする。
【００１８】
このような本発明の液晶ディスプレイパネルにおいて、偶数番のデータ配線に連結される導電性パターンはゲート配線パターニング時に前記ゲート配線と同一工程によって同一材質で形成される。そして、ゲート絶縁層、データ配線、保護膜を順に形成する。
【００１９】
この時、前記ゲート絶縁膜の形成後、薄膜トランジスタのチャネルに用いられる半導体層が形成される。そして、前記データ配線の形成時に薄膜トランジスタのソース／ドレイン電極をも形成する。
前記保護膜及びゲート絶縁膜が同時にパターニングされる。そしてコンタクトを形成して、奇数番のデータ配線の端部（パッド領域）と、前記導電性パターンの一側端部（セル領域）と、それに隣接する前記偶数番のデータ配線の端部（セル領域）と、前記導電性パターンの反対側端部（パッド領域）とを露出される。
【００２０】
以後、画素領域に画素電極を形成すると共に前記コンタクトホールを介して奇数番のデータ配線に連結される透明導電膜が形成され、それにより第１パッドが形成される。同時に前記導電性パターンの一側端部とそれに接する偶数番のデータ配線の端部を電気的に連結する透明導電膜及び前記導電性パターンの反対側の端部に連結される透明導電膜を形成して第２パッドを形成する。
【００２１】
この時、前記導電性パターンはパッド領域内で前記偶数番のデータ配線の下部を経て又はその一の側部を経て通過するようにパターニングされる。
前記奇数番のデータ配線の下部を通過するようにパターニングする場合にはセル領域へまで形成されている偶数番のデータ配線に連結された上で前記奇数番のデータ配線側に屈折するように形態の導電性パターンを形成する。
【００２２】
このような、本発明の液晶ディスプレイパネルでは、前記導電性パターンは、偶数番目のデータ配線に連結されるように導電性パターンが屈折するようにパターニングする。また前記導電性パターンが奇数番のデータ配線に延長されている第１パッドの下部を経て通過するように形成した。
【００２３】
本発明の他の実施形態による液晶ディスプレイパネルは別の導電性パターンを形成することなく、奇数番目のデータ配線に延長される第１パッドの延長長さより偶数番目のデータ配線に延長される第２パッドの延長長さを更に長くした。これにより第１パッドと第２パッドとが隣り合って配置されず一平面で上方と下方とに相互交番に配置されるようにした。
【００２４】
【発明の実施の形態】
以下、添付の図面を参照して本発明を更に詳細に説明する。
【００２５】
（実施例１）
図４ａは本発明の第１実施例による液晶ディスプレイパネルの平面図であって、下板を示すものであり、図４ｂは図４ａのデータパッド領域の一部(Ａ部)を拡大して示した平面図である。
また、図５ａは図４ｂのＩ−Ｉ’線による断面図であり、図５ｂは図４ｂのＩＩ−ＩＩ’線による断面図であり、図５ｃは図４ｂのＩＩＩ−ＩＩＩ’線による断面図である。
【００２６】
まず、図４ａに示すように、本発明の液晶ディスプレイパネルは大きくセル領域Ｃとパッド領域Ｐとに画定された第１基板４１を備えている。前記セル領域Ｃには一方向に形成される複数のゲート配線(Ｇ1、Ｇ２、...、Ｇｎ；ｎ＝２，４，６＝)と、前記各ゲート配線（Ｇ１，Ｇ２,...,Ｇｎ）から延長されてゲートパッド領域に形成されている複数のゲートパッド(Ｇp1,Ｇｐ２、...、Ｇｐｎ)と、前記ゲート配線(Ｇp1,Ｇｐ２、...、Ｇｐｎ)と交差する方向に形成された複数のデータ配線(Ｄ1,Ｄ２、...、Ｄｎ)と、前記データ配線(Ｄ1,Ｄ２、...、Ｄｎ)のうち奇数番のデータ配線(Ｄ1,Ｄ３、...、Ｄｎ−１)から延長されてデータパッド領域に形成された第１データパッド(Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１)と、各々偶数番目のデータ配線(Ｄ２,Ｄ４、...、Ｄｎ)に連結され前記第１データパッド(Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１)などの下部を経て前記データ配線(Ｄ1,Ｄ２、...、Ｄｎ)の延長線上に沿って前記第１データパッド(Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１)と平行に形成される第２データパッド(Ｄｐ２,Ｄｐ４、...、Ｄｐｎ)とを備えている。ここで、前記各々のゲートパッド及びデータパッドはＴＣＰ(Tape Carrier Package)及びＣＯＦとの電気的な連結のための透明導電膜５１と連結するように構成される。本発明では説明の便宜のため奇数番目のデータパッドに連結される透明導電膜を第１透明導電膜５１ａとし、偶数番のデータ配線と導電性のパターン６１とを電気的に連結する透明導電膜を第２透明導電膜５１ｂと称し、前記導電性パターン６１の端部に連結された透明導電膜を第３透明導電膜５１ｃと称する。
【００２７】
図４ｂに示すように、偶数番目のデータ配線Ｄ２はセル領域Ｃまで形成され、前記偶数番目のデータ配線Ｄ２に連結された導電性パターン６１が前端の奇数番目のデータ配線Ｄ１側に屈折されてパッド領域Ｐまで延長され、前記屈折された導電性パターン６１は第１データパッドＤｐ１の下部を経る。
【００２８】
図４ａから第１データパッド(Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１)などと第２データパッド(Ｄｐ２,Ｄｐ４、...、Ｄｐｎ)が上側または下側に配置されていることが明らかであり、上側に配置されて隣り合っている第１データパッド(Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１)などの間隔は少なくとも隣り合うデータ配線(Ｄ1,Ｄ２、...、Ｄｎ)などの間隔に比べて２倍以上の距離となる。これはパッドによってデータ配線間のピッチを減少させることができなかった従来に比べてデータ配線間のピッチを著しく減少させることができ高精細化できるパネルが製作できることを意味している。
【００２９】
ここで、前記第１データパッド（Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１）において、奇数番のデータ配線（Ｄ1,Ｄ３、...、Ｄｎ−１）と一体に形成され、前記データ配線の（Ｄ1,Ｄ３、...、Ｄｎ−１）の端部１００は第１透明導電膜５１ａに連結された構造を有している。第２データパッド（Ｄｐ２,Ｄｐ４、...、Ｄｐｎ）は偶数番のデータ配線（Ｄ２,Ｄ４、...、Ｄｎ）がセル領域（Ｃ）まで延在している。導電性パターン６１が前記偶数番のデータ配線（Ｄ２,Ｄ４、...、Ｄｎ）の端部（１００ａ）とオーバーラップされたまた延長されて第１データパッド（Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１）側に屈折し、前記第１データパッド（Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１）の下部を経て通過する構造を有する。
【００３０】
この時偶数番のデータ配線（Ｄ２,Ｄ４、...、Ｄｎ）の端部１００ａと導電性パターン６１は第２透明導電膜５１ｂによって電気的に連結されている。前記導電性パターン６１の反対側の端部もコンタクトホールを介して第３透明導電膜５１ｃにコンタクトホールを介して連結される。
ここで、前記第１透明導電膜５１ａ、第２透明導電膜５１ｂ、第３透明導電膜５１ｃはセル領域に画素電極４７を形成するとき同時に形成される。
このようなデータパッドの構造に対して図５ａ乃至図５ｃを参照して詳細に説明する。
図５ａ乃至図５ｃに示すように、第１基板４１上に形成されたゲート配線Ｇｎと、偶数番目のデータ配線に連結される導電性パターン６１と、前記導電性パターン６１を含んでいる第１基板４１上の面上全体に形成されたゲート絶縁層４３と、前記ゲート絶縁層４３上で前記ゲート配線Ｇｎと交差する方向に形成されたデータ配線Ｄ２と、前記データ配線Ｄ２の前端に形成されたデータ配線Ｄ１から延長されたデータパッドＤｐ１と備えている。
【００３１】
前記データ配線Ｄ２とデータパッドＤｐ１を含む面上の全体には保護膜４５が形成されている。保護膜４５の上側には第１透明導電膜５１ａ、第２導電膜５１ｂ、第３導電膜５１ｃが形成されている。第１透明導電膜５１ａは奇数番のデータパッドＤｐ１の端部１００と連結し、第２透明導電膜５１ｂは前記奇数番目のデータ配線Ｄ２の端部１００ａ及びそれと隣接する導電性パターン６１の端部を連結し、第３透明導電膜５１ｃは前記導電性パターン６１の反対側の端部と連結される。
【００３２】
次に、このような本発明の第１実施形態による液晶ディスプレイパネルの製造方法を図６ａ乃至図６ｃに示したレイアウト工程図を参照して説明する。
図６ａに示すように、第１基板４１上にゲート配線（Ｇ１、Ｇ２、..、Ｇｎ）及びゲート電極７１、また、偶数番のデータ配線に連結される導電性パターン６１を形成させる。
この時、前記導電性パターン６１はパッド領域Ｐから前記パッド領域Ｐに隣接するセル領域Ｃの所定部位に至るまで形成される。導電性パターン６１は奇数番のデータ配線側に屈折した形状を有する。
【００３３】
また、図６ｂに示すように、前記ゲート配線（Ｇ１、Ｇ２、..、Ｇｎ）および導電性パターン６１を含む面上全体にゲート絶縁層（図示せず）を形成した後、前記ゲート電極７１上部のゲート絶縁層上に半導体層７２を形成し、前記ゲート配線（Ｇ１、Ｇ２、..、Ｇｎ）と交差する方向にデータ配線（Ｄ１、Ｄ２、Ｄ３、..、Ｄｎ）及びソース／ドレイン電極（Ｓ／Ｄ）を形成する。
次に、図面には図示されていないが、前記データ配線（Ｄ１、Ｄ２、Ｄ３、...、Ｄｎ）とソース／ドレイン電極（Ｓ／Ｄ）とを含む全面に保護膜を形成した後、前記奇数番のデータ配線（Ｄ１、Ｄ３、..、Ｄｎー１）の端部１００と、前記偶数番の配線の端部１００ａ及びそれに隣接する導電性パターン６１の端部、また前記導電性パターン６１の反対側の端部が露出されるように前記保護膜をパターニングする。
【００３４】
最後に、図６ｃに示すように、前記ゲート配線（Ｇ１、Ｇ２、..、Ｇｎ）とデータ配線（Ｄ１、Ｄ２、Ｄ３、..、Ｄｎ）によって画定される画素領域に画素電極４７を形成し、前記奇数番データ配線（Ｄ１、Ｄ３、...、Ｄｎ−１）の端部１００と連結される第１透明導電膜５１ａと、前記偶数番のデータ配線（Ｄ２、Ｄ４、...、Ｄｎ）の端部１００ａ及びそれに隣接する導電性パターン６１の端部を電気的に連結する第２透明導電膜５１ｂと、前記導電性パターン６１の反対側の端部と連結される第３透明導電膜５１ｃとを形成して本発明の第１実施形態による液晶ディスプレイパネルの製造方法の各工程が完了する。
【００３５】
（実施例２）
図７は本発明の第２実施例による液晶ディスプレイパネルの平面図であって、本発明の第１実施例と比較して説明すると次のようである。
先ず、本発明の第１実施例では偶数番のデータ配線がセル領域までだけ形成され、導電性パターン６１によってパッド領域にまで延長される。この第１実施例では、前記導電性パターン６１が前端の奇数番のデータ配線（Ｄ１、Ｄ３,...,Ｄｎ−１）に延長される第１データパッドの（Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１）の下部を経る構造を有するが、第２実施例では導電性パターン６１が第１データパッド（Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１）の下部を経ることなくその一の側部を経て通過するようにした。
【００３６】
この時、前記導電性パターン６１の長さたる延長長さは前記奇数番のデータ配線の長さたる延長長さに比べて更に長くし、奇数番のデータ配線から延長される第１データパッドパッド（Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１））を経る地点で奇数番のデータ配線側に屈折されて前記導電性パターン６１から延長される第２データパッド（Ｄｐ２,Ｄｐ４、...、Ｄｐｎ）が第１データパッド（Ｄｐ1,Ｄｐ３、...、Ｄｐｎ−１）と並んで配置されるようにした。
【００３７】
このような本発明の第２実施例は前記の第１実施例に比べて精細なピッチは必要はない。しかし、導電性パターン６１が奇数番のデータ配線の下部を経ることないので第１データパッドと第２データパッド間の信号干渉をなくすことができる利点がある。
【００３８】
図８ａは図７のＩ−Ｉ’線による断面図であり、図８ｂは図７のＩＩ−ＩＩ’線による断面図である。
図８ａおよび図８ｂに示すように、第１基板４１上のセル領域Ｃには相互一定間隔を隔てて複数のゲート配線（Ｇ１、Ｇ２、...、Ｇｎ）が形成され、パッド領域Ｐでは導電性パターン６１が形成される。
前記導電性パターン６１及びゲート配線を含む面全体にゲート絶縁層４２が形成され、前記ゲート絶縁層４２上には前記ゲート配線と交差する方向にデータ配線などが形成される。
【００３９】
以後、前記データ配線Ｄ１を含む全面に保護膜４５を形成し、前記データ配線Ｄ１の端部１００と連結される第１透明導電膜５１ａ及び前記導電性パターン６１と前記データ配線Ｄ２を電気的に連結する第２透明導電膜５１ｂ及び導電性パタン６１の端部と連結される第３透明導電膜５１ｃが形成される。
【００４０】
図９は本発明の第３実施例の液晶ディスプレイパネルの平面図である。
まず、本発明の第１実施例および第２実施例ではゲート配線形成時別の導電性パターンを配置して偶数番のデータ配線から延長される偶数番のデータパッドがデータ配線の延長線上に沿って奇数番のデータパッドと平行に配置される。これに対し、本発明の第３実施例では前記導電性パターンを形成することなく、偶数番のデータ配線の延長長さを奇数番のデータ配線の延長長さより更に長くし、偶数番のデータパッドを奇数番のデータ配線の延長線上に沿って並んで配置して隣り合っているデータ配線間の距離を最大の距離として確保しモジュール化工程の便宜性及び精密度を確保することになっている。
【００４１】
前記のように、データ配線の幅に比べてＴＣＰ(Tape Carrier Package)とＣＯＦ(Chip On Film)との電気的な連結のための透明導電膜の幅が更に広いので透明導電膜をゲート配線の延長線上に沿って平行に配置する手法に比べて本発明の第３実施例ではデータ配線の延長線上に沿って上下に分離配置することで、データ配線間のピッチを減少させても隣り合う透明導電膜間の間隔距離を確保できる。
【００４２】
以上の実施形態では偶数番のデータ配線に連結されるデータパッドの位置を変化させて精細なピッチ（Fine Pitch）を実現しているが、反対に前記偶数番のデータパッドの位置を変化させてファインピッチを実現することができる。
【００４３】
【発明の効果】
以上説明したように、本発明の液晶ディスプレイパネル及びその製造方法によると次のような効果がある。
第一に超高解像度の液晶ディスプレイパネルを十分に満たすことができる精細なピッチ（Fine Pitch）の設計が可能となる。
第二にパネルの一の側部にパッドを配置する（シングルバンク構造を有するので）両側に配置するダブルバンクの構造に比べてモジュール工程及び駆動が簡単であり、パネルのコンパクト化を実現することができ、さらには製造コストを低減することができる。
【図面の簡単な説明】
【図１】従来技術による液晶ディスプレイパネルの平面図である。
【図２】図１のＩ−Ｉ’線による断面図である。
【図３】従来技術における他の実施形態による液晶ディスプレイパネルの平面図である。
【図４ａ】本発明の第１実施形態による液晶ディスプレイパネルの平面図である。
【図４ｂ】本発明の第１実施形態による液晶ディスプレイパネルの平面図である。
【図５ａ】図４ｂのＩ−Ｉ’線による液晶ディスプレイパネルの断面図である。
【図５ｂ】図４ｂのＩＩ−ＩＩ’線による液晶ディスプレイパネルの断面図である。
【図５ｃ】図４ｂのＩＩＩ−ＩＩＩ’線による液晶ディスプレイパネルの断面図である。
【図６ａ】本発明の第１実施形態による液晶ディスプレイパネルの製造方法を説明するための工程図である。
【図６ｂ】本発明の第１実施形態による液晶ディスプレイパネルの製造方法を説明するための工程図である。
【図６ｃ】本発明の第１実施形態による液晶ディスプレイパネルの製造方法を説明するための工程図である。
【図７】本発明の第２実施形態による液晶ディスプレイパネルの平面図である。
【図８ａ】図７のＩ−Ｉ’線による液晶ディスプレイパネルの断面図である。
【図８ｂ】図７のＩＩ−ＩＩ’線による液晶ディスプレイパネルの断面図である。
【図９】本発明の第３実施形態による液晶ディスプレイパネルの平面図である。
【符号の説明】
４１ 第１基板 ４３ 絶縁層
４５ 保護膜
５１ａ 第１透明導電膜
５１ｂ 第２透明導電膜
５１ｃ 第３透明導電膜
６１ 導電性パターン
７２ 半導体層
Claims (12)
- セル領域とパッド領域に画定された絶縁基板と、
前記セル領域内で交差する様に配置され、画素領域を画定する複数のゲート配線及び複数のデータ配線と、
前記パッド領域上に形成され、前記データ配線のうち奇数番のデータ配線から延長される第１パッドと、
偶数番のデータ配線に各々連結され、前記奇数番のデータ配線の延長線方向に沿って前記第１パッドと平行に配置された第２パッドであって、前記第１パッドの絶縁層を介した下層を通り前記偶数番のデータ配線にそれぞれ連結されている導電性パターンと、前記導電性パターンの各々に連結されている透明導電膜とを備える第２パッドと、
を備えることを特徴とする液晶ディスプレイパネル。 - 前記導電性パターンは前記ゲート配線と同一面上に形成されていることを特徴とする請求項１に記載の液晶ディスプレイパネル。
- 前記導電性パターンは前記ゲート配線と同一の材質であることを特徴とする請求項１に記載の液晶ディスプレイパネル。
- 前記偶数番のデータ配線と前記導電性パターンは前記透明導電膜によって電気的に連結されていることを特徴とする請求項１に記載の液晶ディスプレイパネル。
- 第１パッド間の間隔はデータ配線間の間隔の少なくとも２倍の距離をもって離間して配置されていることを特徴とする請求項１に記載の液晶ディスプレイパネル。
- 前記各ゲート配線と前記データ配線とが交差する部位には薄膜トランジスタが更に備えられていることを特徴とする請求項１に記載の液晶ディスプレイパネル。
- 各画素領域には画素電極が更に備えられていることを特徴とする請求項１に記載の液晶ディスプレイパネル。
- セル領域の第１基板上にゲート配線を形成し、ゲートパッド領域に複数の導電性パターンを形成する工程と、
前記導電性パターンを含む第１基板の表面の全体上にゲート絶縁膜を形成する工程と、
前記セル領域のゲート絶縁膜上に複数のデータ配線を形成する工程と、
前記導電性パターン上部のゲート絶縁膜上に前記データ配線のうち奇数番のデータ配線から延びる第１パッドを形成する工程と、
前記導電性パターンとつながって、前記データ配線のうち偶数番のデータ配線から延びる第２パッドを形成する工程であって、前記第２パッドは前記奇数番のデータ配線の延長線方向に沿って前記第１パッドと平行に配置される第２パッドを形成する工程とを備え、
前記第１パッドと前記第２パッドとを形成する工程は、
前記保護膜を形成し、パターニングした後に前記奇数番のデータ配線の端部を露出させる第１コンタクトホールと、前記偶数番のデータ配線の端部およびそれに隣接し、前記第１パッドのゲート絶縁膜を介した下層を通る導電性パターンの端部を露出させる第２コンタクトホールと、前記導電性パターンの反対側の端部を露出させる第３コンタクトホールと、を形成する工程と、
前記第１コンタクトホールと第２コンタクトホールと第３コンタクトホールとを介して前記奇数番のデータ配線に連結される第１透明導電膜と、前記偶数番のデータ配線とそれに隣接する導電性パターンの端部とを連結する第２透明導電膜と、また前記導電性パターンの反対側の端部に連結される第３透明導電膜とを形成する工程とを備えることを特徴とする液晶ディスプレイパネルの製造方法。 - 前記データ配線を形成した後、第１基板の表面の全体上に保護膜を形成する工程を更に備えていることを特徴とする請求項８記載の液晶ディスプレイパネルの製造方法。
- 前記データ配線の形成の時、薄膜トランジスタのソース電極とドレイン電極とを形成する工程とを備えることを特徴とする請求項８に記載の液晶ディスプレイパネルの製造方法。
- 前記保護膜を形成した後に、前記ドレイン電極に連結される画素電極を形成する工程を更に備えることを特徴とする請求項９に記載の液晶ディスプレイパネルの製造方法。
- 前記第１透明導電膜と第２透明導電膜と第３透明導電膜とは、画素電極が形成されると同時に形成されることを特徴とする請求項８に記載の液晶ディスプレイパネルの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2000-076006 | 2000-12-13 | ||
| KR10-2000-0076006A KR100390456B1 (ko) | 2000-12-13 | 2000-12-13 | 액정 디스플레이 패널 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002202522A JP2002202522A (ja) | 2002-07-19 |
| JP4394855B2 true JP4394855B2 (ja) | 2010-01-06 |
Family
ID=19703020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001378229A Expired - Fee Related JP4394855B2 (ja) | 2000-12-13 | 2001-12-12 | 液晶ディスプレイパネル及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6700636B2 (ja) |
| JP (1) | JP4394855B2 (ja) |
| KR (1) | KR100390456B1 (ja) |
| CN (1) | CN1236352C (ja) |
| DE (1) | DE10159444B9 (ja) |
| GB (1) | GB2373623B (ja) |
Families Citing this family (66)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100806808B1 (ko) * | 2000-10-17 | 2008-02-22 | 엘지.필립스 엘시디 주식회사 | 등저항 배선을 위한 액정표시장치 |
| US6833900B2 (en) * | 2001-02-16 | 2004-12-21 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| JP2002296609A (ja) * | 2001-03-29 | 2002-10-09 | Nec Corp | 液晶表示装置及びその製造方法 |
| JPWO2003054621A1 (ja) * | 2001-12-11 | 2005-04-28 | ソニー株式会社 | 液晶表示装置 |
| KR100800318B1 (ko) * | 2001-12-20 | 2008-02-01 | 엘지.필립스 엘시디 주식회사 | 라인 온 글래스형 액정표시패널 및 그 제조방법 |
| JPWO2003069399A1 (ja) * | 2002-02-14 | 2005-06-09 | ソニー株式会社 | 液晶表示装置 |
| KR100923056B1 (ko) * | 2002-09-16 | 2009-10-22 | 삼성전자주식회사 | 표시 장치 및 이의 제조방법 |
| JP3726905B2 (ja) * | 2003-01-31 | 2005-12-14 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
| JP3767559B2 (ja) * | 2003-01-31 | 2006-04-19 | セイコーエプソン株式会社 | 表示ドライバ及び電気光学装置 |
| CN1303467C (zh) * | 2003-04-11 | 2007-03-07 | 广辉电子股份有限公司 | 液晶显示面板的制作方法 |
| US20040218133A1 (en) * | 2003-04-30 | 2004-11-04 | Park Jong-Wan | Flexible electro-optical apparatus and method for manufacturing the same |
| US7592239B2 (en) * | 2003-04-30 | 2009-09-22 | Industry University Cooperation Foundation-Hanyang University | Flexible single-crystal film and method of manufacturing the same |
| KR100913303B1 (ko) * | 2003-05-06 | 2009-08-26 | 삼성전자주식회사 | 액정표시장치 |
| US8035599B2 (en) * | 2003-06-06 | 2011-10-11 | Samsung Electronics Co., Ltd. | Display panel having crossover connections effecting dot inversion |
| JP4429779B2 (ja) * | 2004-03-31 | 2010-03-10 | 株式会社 日立ディスプレイズ | 表示装置 |
| JP2006030627A (ja) * | 2004-07-16 | 2006-02-02 | Sharp Corp | 表示装置用基板及びそれを用いた液晶表示装置 |
| JP2006071861A (ja) * | 2004-09-01 | 2006-03-16 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP4277777B2 (ja) * | 2004-09-28 | 2009-06-10 | セイコーエプソン株式会社 | 実装構造体、実装用基板、電気光学装置及び電子機器 |
| KR101147261B1 (ko) * | 2004-12-04 | 2012-05-18 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
| JP4747572B2 (ja) * | 2004-12-16 | 2011-08-17 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR101147830B1 (ko) * | 2004-12-23 | 2012-05-18 | 엘지디스플레이 주식회사 | 박막트랜지스터 어레이 기판 및 그 제조방법 |
| US20060139551A1 (en) * | 2004-12-27 | 2006-06-29 | Yohei Kimura | Display device |
| KR101167304B1 (ko) * | 2004-12-31 | 2012-07-19 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법 |
| KR101136298B1 (ko) * | 2005-05-13 | 2012-04-19 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| KR101127218B1 (ko) * | 2005-05-19 | 2012-03-30 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판과 그 제조방법 |
| KR101082893B1 (ko) * | 2005-08-24 | 2011-11-11 | 삼성전자주식회사 | 어레이 기판 및 이를 갖는 표시장치 |
| US7663728B2 (en) * | 2006-03-28 | 2010-02-16 | Tpo Displays Corp. | Systems for providing conducting pad and fabrication method thereof |
| US7589703B2 (en) * | 2006-04-17 | 2009-09-15 | Au Optronics Corporation | Liquid crystal display with sub-pixel structure |
| JP4851255B2 (ja) * | 2006-07-14 | 2012-01-11 | 株式会社 日立ディスプレイズ | 表示装置 |
| KR101282401B1 (ko) | 2006-09-26 | 2013-07-04 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| KR101395282B1 (ko) * | 2006-12-04 | 2014-05-15 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조방법 |
| TWI363210B (en) * | 2007-04-04 | 2012-05-01 | Au Optronics Corp | Layout structure for chip coupling |
| WO2009022517A1 (ja) * | 2007-08-10 | 2009-02-19 | Sharp Kabushiki Kaisha | 配線基板、及び、液晶表示装置 |
| US8319932B2 (en) * | 2007-08-10 | 2012-11-27 | Sharp Kabushiki Kaisha | Wiring board and liquid crystal display device |
| JP4448535B2 (ja) * | 2007-12-18 | 2010-04-14 | 株式会社 日立ディスプレイズ | 表示装置 |
| CN101226902B (zh) * | 2008-02-01 | 2010-06-23 | 友达光电股份有限公司 | 液晶显示面板的像素结构及其制造方法 |
| WO2009157247A1 (ja) * | 2008-06-25 | 2009-12-30 | シャープ株式会社 | 配線基板、及び、液晶表示装置 |
| KR20100055709A (ko) * | 2008-11-18 | 2010-05-27 | 삼성전자주식회사 | 표시 기판 및 이를 구비한 표시 장치 |
| US20110222001A1 (en) * | 2008-11-21 | 2011-09-15 | Sharp Kabushiki Kaisha | Display panel substrate and display panel |
| RU2474006C1 (ru) * | 2008-11-21 | 2013-01-27 | Шарп Кабусики Кайся | Подложка панели отображения и панель отображения |
| EP2352138A4 (en) | 2008-11-26 | 2012-07-11 | Sharp Kk | DISPLAY DEVICE |
| EP2355074A4 (en) * | 2008-12-05 | 2012-05-30 | Sharp Kk | DISPLAY DEVICE SUBSTRATE AND DISPLAY DEVICE |
| TW201022779A (en) * | 2008-12-12 | 2010-06-16 | Au Optronics Corp | Pixel array and manufacturing method thereof |
| KR101758297B1 (ko) * | 2010-06-04 | 2017-07-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 전자 기기 |
| JP5730062B2 (ja) | 2011-02-21 | 2015-06-03 | 株式会社ジャパンディスプレイ | 表示装置 |
| TWI484641B (zh) * | 2011-03-03 | 2015-05-11 | E Ink Holdings Inc | 主動元件陣列基板 |
| WO2012157724A1 (ja) * | 2011-05-18 | 2012-11-22 | シャープ株式会社 | アレイ基板、表示装置、液晶パネルおよび液晶表示装置 |
| US20140078185A1 (en) * | 2012-09-14 | 2014-03-20 | Chuan Pu | Systems, devices, and methods for improving image quality of a display |
| TWI478327B (zh) * | 2012-11-01 | 2015-03-21 | Sipix Technology Inc | 顯示裝置 |
| KR101656307B1 (ko) * | 2013-03-25 | 2016-09-12 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| WO2015092945A1 (ja) * | 2013-12-20 | 2015-06-25 | パナソニック液晶ディスプレイ株式会社 | 表示装置 |
| CN103956365B (zh) | 2014-04-30 | 2017-02-22 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| JP2016057616A (ja) * | 2014-09-05 | 2016-04-21 | 株式会社半導体エネルギー研究所 | 表示パネル、入出力装置、情報処理装置 |
| US20160247879A1 (en) * | 2015-02-23 | 2016-08-25 | Polar Semiconductor, Llc | Trench semiconductor device layout configurations |
| JP6627447B2 (ja) * | 2015-11-19 | 2020-01-08 | 三菱電機株式会社 | 液晶表示装置 |
| WO2018003795A1 (ja) * | 2016-06-27 | 2018-01-04 | シャープ株式会社 | 表示装置 |
| KR102555729B1 (ko) | 2016-07-15 | 2023-07-17 | 삼성디스플레이 주식회사 | 연성 필름, 회로기판 조립체 및 표시장치 |
| US10353254B2 (en) * | 2016-07-26 | 2019-07-16 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
| KR102593485B1 (ko) * | 2016-12-02 | 2023-10-24 | 삼성디스플레이 주식회사 | 표시 장치 |
| TWI634467B (zh) * | 2017-02-22 | 2018-09-01 | 敦泰電子有限公司 | 觸控顯示整合驅動電路以及使用其之觸控顯示裝置 |
| JP2019086628A (ja) * | 2017-11-06 | 2019-06-06 | 株式会社ジャパンディスプレイ | 表示装置 |
| CN110095889B (zh) * | 2018-01-30 | 2022-06-17 | 瀚宇彩晶股份有限公司 | 显示面板及其制作方法 |
| KR102592957B1 (ko) * | 2018-10-31 | 2023-10-24 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN110647070A (zh) * | 2019-09-05 | 2020-01-03 | 国家计算机网络与信息安全管理中心 | 一种用于超大规模数据中心的动力环境监控系统 |
| KR20210131508A (ko) | 2020-04-23 | 2021-11-03 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN111613634B (zh) * | 2020-05-26 | 2023-05-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5965825A (ja) * | 1982-10-08 | 1984-04-14 | Hitachi Ltd | 液晶表示素子 |
| JPS60111226A (ja) * | 1983-11-21 | 1985-06-17 | Hitachi Ltd | 液晶表示素子の端子構造 |
| JPS61126226A (ja) | 1984-11-22 | 1986-06-13 | Eniwa Kensetsu Kk | 浚渫設備 |
| JP2610328B2 (ja) * | 1988-12-21 | 1997-05-14 | 株式会社東芝 | 液晶表示素子の製造方法 |
| JPH05150263A (ja) | 1991-11-29 | 1993-06-18 | Toshiba Corp | アクテイブマトリツクス型液晶表示素子 |
| JPH06250197A (ja) | 1993-02-23 | 1994-09-09 | Fujitsu Ltd | アクティブマトリクス型液晶表示パネル |
| JP3281167B2 (ja) | 1994-03-17 | 2002-05-13 | 富士通株式会社 | 薄膜トランジスタの製造方法 |
| JP2595484B2 (ja) * | 1995-07-13 | 1997-04-02 | セイコープレシジョン株式会社 | 液晶パネルとその駆動用集積回路との接続構造 |
| KR0149309B1 (ko) * | 1995-09-06 | 1998-10-15 | 김광호 | 수리선을 가지고 있는 액정 표시 장치 |
| JPH09258249A (ja) * | 1996-03-26 | 1997-10-03 | Citizen Watch Co Ltd | 半導体集積回路 |
| KR100244181B1 (ko) | 1996-07-11 | 2000-02-01 | 구본준 | 액정표시장치의리페어구조및그를이용한리페어방법 |
| KR100255592B1 (ko) * | 1997-03-19 | 2000-05-01 | 구본준 | 액정 표시 장치 구조 및 그 제조 방법 |
| JP3386977B2 (ja) * | 1997-06-05 | 2003-03-17 | 新光電気工業株式会社 | 多層回路基板 |
| KR100280889B1 (ko) * | 1998-06-30 | 2001-02-01 | 구본준, 론 위라하디락사 | 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치 |
| JP3718355B2 (ja) * | 1998-11-26 | 2005-11-24 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| JP2000321591A (ja) * | 1999-05-14 | 2000-11-24 | Nec Corp | 液晶表示装置 |
| JP4132580B2 (ja) * | 1999-08-06 | 2008-08-13 | シャープ株式会社 | 配線構造および基板の製造方法ならびに液晶表示装置およびその製造方法 |
-
2000
- 2000-12-13 KR KR10-2000-0076006A patent/KR100390456B1/ko active IP Right Grant
-
2001
- 2001-11-23 GB GB0128179A patent/GB2373623B/en not_active Expired - Lifetime
- 2001-12-04 DE DE10159444A patent/DE10159444B9/de not_active Expired - Lifetime
- 2001-12-07 CN CNB011402482A patent/CN1236352C/zh not_active Expired - Lifetime
- 2001-12-12 US US10/012,395 patent/US6700636B2/en not_active Expired - Lifetime
- 2001-12-12 JP JP2001378229A patent/JP4394855B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-21 US US10/688,920 patent/US7414692B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1359097A (zh) | 2002-07-17 |
| DE10159444B9 (de) | 2008-09-25 |
| GB2373623B (en) | 2003-07-30 |
| US7414692B2 (en) | 2008-08-19 |
| JP2002202522A (ja) | 2002-07-19 |
| GB0128179D0 (en) | 2002-01-16 |
| DE10159444A1 (de) | 2002-07-04 |
| KR100390456B1 (ko) | 2003-07-07 |
| DE10159444B4 (de) | 2008-04-10 |
| US20040085504A1 (en) | 2004-05-06 |
| KR20020047535A (ko) | 2002-06-22 |
| GB2373623A (en) | 2002-09-25 |
| US6700636B2 (en) | 2004-03-02 |
| US20020071086A1 (en) | 2002-06-13 |
| CN1236352C (zh) | 2006-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4394855B2 (ja) | 液晶ディスプレイパネル及びその製造方法 | |
| KR100846464B1 (ko) | 비정질실리콘 박막 트랜지스터-액정표시장치 및 그 제조방법 | |
| US5162931A (en) | Method of manufacturing flat panel backplanes including redundant gate lines and displays made thereby | |
| US8648786B2 (en) | Liquid crystal display device | |
| CN103383512B (zh) | 液晶显示装置及其制造方法 | |
| JP2007058174A (ja) | アレイ基板及びそれを有する表示装置 | |
| KR101644055B1 (ko) | 외곽영역이 최소화된 액정표시장치 | |
| CN112310140B (zh) | Led背板的像素结构、led显示面板及其制作方法 | |
| KR100685916B1 (ko) | 액정 디스플레이 패널 | |
| CN100385324C (zh) | 液晶显示器件及其制造方法 | |
| JPS59210419A (ja) | 液晶表示体装置 | |
| JP2008309825A (ja) | 液晶表示装置 | |
| JP3645667B2 (ja) | 液晶表示装置 | |
| KR101182302B1 (ko) | 액정표시장치 및 이의 제조방법 | |
| KR101890734B1 (ko) | 액정표시패널 | |
| JPH10133232A (ja) | 液晶表示装置 | |
| KR100995638B1 (ko) | 액정 표시 장치 | |
| JP2024056691A (ja) | アレイ基板、表示パネル、スプライシング表示パネル、及び表示駆動方法 | |
| KR20040056818A (ko) | 액정표시장치 | |
| JP2001330854A (ja) | 液晶表示装置 | |
| KR200257070Y1 (ko) | 액정표시장치 | |
| KR101023345B1 (ko) | 액정표시장치 | |
| CN116171074A (zh) | 一种显示面板及显示装置 | |
| KR20040061543A (ko) | 액정 디스플레이 패널 및 그 제조방법 | |
| JP2001100239A (ja) | 液晶表示パネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040621 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20071017 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20071022 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080326 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091016 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4394855 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |