CN1303467C - 液晶显示面板的制作方法 - Google Patents

Abstract

先于基板之像素数组区内形成多个扫描线与栅极电极，于栅极连接垫区内形成多个下垫电极电连接于相对应之扫描线，于源极连接垫区内形成多个下垫电极，再于基板上形成绝缘层与多个主动层，于像素数组区内形成多个讯号线与源极/汲极电极，于栅极连接垫区内形成多个上垫电极电连接于相对应之讯号线，于源极连接垫区内形成多个上垫电极，进行电路测试步骤，于像素数组区内形成有多个介层洞之保护层，于栅极连接垫区与源极连接垫区内形成多个接触洞，于基板上形成图案化透明导电层，且图案化透明导电层填入介层洞与接触洞中。

Description

液晶显示面板的制作方法

技术领域

本发明涉及一种液晶显示面板(liquid crystal display panel，LCD panel)的制作方法，尤指一种薄膜晶体管(thin film transistor，TFT)液晶显示面板之连接垫(pad)的制作方法。

背景技术

薄膜晶体管液晶显示面板主要是利用呈矩阵状排列的薄膜晶体管，配合适当的电容、连接垫等电子组件来驱动液晶像素(pixel)，以产生丰富亮丽的图形。由于薄膜晶体管液晶显示面板具有外型轻薄、耗电量少以及无辐射污染等特性，因此被广泛地应用在笔记本计算机、个人数字助理(PDA)等携带式信息产品上，甚至已有逐渐取代传统台式计算机之监视器(CRT)的趋势。

一般而言，薄膜晶体管液晶显示面板包含有一上基板、一下基板以及填充于该上基板与该下基板之间的液晶材料。下基板上具有多条相互垂直交错的扫瞄线(scan line)以及讯号线(signal line)，以及多个连接垫电连接于驱动集成电路(driving IC)，且各扫描线与各讯号线的交会处均设置有至少一薄膜晶体管，用来作为一像素之开关组件(switchdevice)。

请参考图1至图7，图1至图7为现有液晶显示面板10的制程示意图，其中图6为图5之液晶显示面板10沿线I-I’的剖面示意图，图7为图5之液晶显示面板10沿线II-II’的剖面示意图。如图1所示，现有方法是先提供一玻璃基板(glass substrate)12，并于玻璃基板12表面定义一像素数组区(pixel array area)14、一栅极连接垫(gate pad)区16，以及一源极连接垫区18，以分别用来形成多个像素、多个栅极连接垫，以及多个源极连接垫。

如图2所示，接着于玻璃基板10表面全面沉积一第一金属层(未显示于图2中)，再对该第一金属层进行一第一微影暨蚀刻制程(photo-etching process，PEP)，以于玻璃基板12表面之像素数组区14内形成多条相互平行之扫描线20与多个栅极电极(gate electrode)22，于栅极连接垫区16内形成一短路带(shorting bar)24，并同时于源极连接垫区18内形成一梳形结构的短路带26。其中，每一扫描线20均延伸至栅极连接垫16区内并电连接于短路带24，且形成于栅极连接垫区16内之扫描线20是用来当作栅极连接垫的垫电极28，而形成于源极连接垫区18内之梳形结构的部分短路带26是用来当作源极连接垫的垫电极38，短路带24与26的设置主要是为了进行后续每一扫描线20与每一讯号线(未显示于图2中)的电路测试(circuit testing)步骤。之后于玻璃基板12上方依序形成一绝缘层25(如图6与图7所示)与一掺杂非晶硅(dopedamorphous silicon)层(未显示于图2中)，然后进行一第二微影暨蚀刻制程，以于像素数组区14之该掺杂非晶硅层中形成多个主动层(activelayer)30覆盖于每一栅极电极22上，并同时去除像素数组区14外之该掺杂非晶硅层与绝缘层25。

在完成第二微影暨蚀刻制程之后，如图3所示，于玻璃基板12上方全面沉积一第二金属层(未显示于图3中)，再对该第二金属层进行一第三微影暨蚀刻制程，以于玻璃基板12上之像素数组区14内形成多条相互平行并与扫描线20垂直的讯号线32、多个源极电极34，以及多个汲极电极36，其中每一讯号线32均部分重叠于其下方相对应的垫电极38。

如图4所示，然后于玻璃基板12上方形成一保护(passivation)层39(如图6与图7所示)，再进行一第四微影暨蚀刻制程，以于每一汲极电极36之保护层39中形成至少一介层洞(via hole)40，于每一扫描线32与垫电极38的重叠部分内形成至少一接触洞(contact hole)42，并同时去除像素数组区14外之保护层39。随后于玻璃基板12上方全面沉积一透明导电层(未显示于图4中)，例如氧化铟锡(indium tin oxide，ITO)层，并使得该透明导电层填入每一介层洞40与每一接触洞42之内，接着对该透明导电层进行一第五微影暨蚀刻制程，以于每一像素内形成一图案化透明导电层44，于栅极连接垫区16之垫电极28上形成多个图案化透明导电层45，并同时于源极连接垫区18内形成多个图案化透明导电层46电连接于相对应的讯号线32与源极垫电极38，使得每一讯号线32均电连接于短路带26。接着，为了得到品质稳定的液晶显示面板10，并避免因为扫描线20或讯号线32的断线而使得像素无法正常发光，需进行一电路测试步骤，例如探针(probe)法，先将两探针通以电流，以量测并比较任两相邻之扫描线20或任两相邻之讯号线32之电压，再将电压除以电流再乘上校正因子，即可得每一扫描线20或每一讯号线32之片阻值(sheet resistance)，若是某一扫描线20或讯号线32所测得之片阻值过大，则表示可能为断线，且若是整片液晶显示面板10的断线情况过于严重，则这片液晶显示面板10则必须以报废处理。

接着如图5所示，在进行完电路测试步骤之后，若是整片液晶显示面板10的品质良好，则进行下一步骤，利用激光或其它不损伤电子组件的方法切断栅极连接垫区16与源极连接垫区18内之短路带24与26，以区隔每一扫描线20与每一讯号线32，完成现有液晶显示面板10的制作。

现有方法主要利用五道微影暨蚀刻制程来同时形成液晶显示面板10之像素48，以及具有双层结构之栅极连接垫50与源极连接垫52。然而由于利用现有方法所形成的源极垫电极38与讯号线32必须透过后续形成的图案化透明导电层46电连接，如图6与图7所示，因此必须要于图案化透明导电层46制作完成之后才能进行电路测试步骤。然而若是当液晶显示面板10制作完毕之后，才检测出有过多的扫描线20或讯号线32的断线情况，这时整片液晶显示面板就必须要报废，那么之前制程所花费的人力、物力全都白费，不但浪费且会增加制程步骤与成本，因此如何提前检测出液晶显示面板的制作不良问题，对于现今液晶显示面板的制程是非常重要的。

发明内容

因此，本发明的目的在于提供一种液晶显示面板的制作方法，可以在不增加制程步骤的前提下，有效地避免断线问题，以增加产品合格率。

本发明的另一目的在于提供一种液晶显示面板的制作方法，可以提前检测出液晶显示面板之扫描线与讯号线有可能产生的断线问题，以避免增加制程成本。

在本发明的优选实施例中，先提供一基板，且该基板表面包含有一像素数组区、一栅极连接垫区，以及一源极连接垫区，系分别用来形成多个像素、多个栅极连接垫，以及多个源极连接垫。接着于该基板上沉积一第一金属层，对该第一金属层进行一第一微影暨蚀刻制程，以于该像素数组区、该栅极连接垫区，以及该源极连接垫区内分别形成多个栅极电极、多个栅极下垫电极，以及多个源极下垫电极，再于该基板上方依序形成一绝缘层与一掺杂半导体层(n+layer)，进行一第二微影暨蚀刻制程，以于该像素数组区之该掺杂半导体层中形成多个主动层，并同时去除该栅极连接垫区与该源极连接垫区内之该掺杂半导体层，然后于该基板上方沉积一第二金属层，对该第二金属层进行一第三微影暨蚀刻制程，以于该像素数组区内形成多个源极电极与多个汲极电极，并同时于该栅极连接垫区与该源极连接垫区内分别形成多个栅极上垫电极与多个源极上垫电极，再于该基板上方形成一保护层，进行一第四微影暨蚀刻制程，以于该像素数组区之该保护层中形成多个介层洞，并同时去除该栅极连接垫区与该源极连接垫区内之该保护层，之后于该栅极连接垫区与该源极连接垫区内分别形成多个接触洞，再于该基板上方形成一透明导电层，并使得该透明导电层填入该多个介层洞与该多个接触洞中，最后进行一第五微影暨蚀刻制程，以定义该透明导电层之图案；在进行该第一微影暨蚀刻制程时，另包含有多条彼此平行的扫描线同时形成于该基板上的该第一金属层中，各条扫描线与其相对应的栅极下垫电极电连接，并延伸至该栅极连接垫区内，且各条扫描线相互电连接；以及在进行该第三微影暨蚀刻制程时，另包含有多条与该多条扫描线相互垂直的讯号线形成于该基板上的该第二金属层中，各条讯号线与其相对应的源极上垫电极电连接，并延伸至该源极连接垫区内，且各条讯号线相互电连接，而且其中各条讯号线部分重叠于其下方相对应的源极下垫电极，各个栅极上垫电极是部分重叠于其下方相对应的各条扫描线。

由于本发明方法同样利用五道微影暨蚀刻制程即可制作出具有三层结构之栅极连接垫与源极连接垫，因此有助于后续驱动集成电路的贴附制程。此外，由于本发明之扫描线与讯号线不需要藉由后续形成的透明导电层电连接，因此本发明可于形成讯号线之后，即可进行电路测试步骤，亦即进行每一扫描线与每一讯号线的阻值量测，可提前检出不良，避免后续制程的浪费。

附图说明

图1至图7为现有液晶显示面板的制程示意图。

图8至图13为本发明液晶显示面板的制程示意图。

具体实施方式

在本发明之优选实施例中，主要是以薄膜晶体管液晶显示面板，并以一具有下栅极(bottom gate)结构之低温多晶硅(low temperaturepolysilicon，LTPS)薄膜晶体管设于每一像素内为例来说明本发明之精神，然本发明方法并不限于此，例如具有上栅极结构之低温多晶硅薄膜晶体管或其它显示面板皆适用于本发明之制作方法。请参考图8至图13，图8至图13为本发明液晶显示面板60的制程示意图，其中图11为图10之液晶显示面板60沿线III-III’的剖面示意图，图12为图10之液晶显示面板60沿线IV-IV’的剖面示意图。如图8所示，本发明是先提供一基板62，例如玻璃基板、石英基板或塑料基板，并于基板62表面定义一像素数组区64、一栅极连接垫区66，以及一源极连接垫区68，分别用来形成多个像素、多个栅极连接垫，以及多个源极连接垫，其中栅极连接垫是用来电连接于一栅极驱动集成电路，源极连接垫是用来电连接于一源极驱动集成电路。

如图9所示，本发明方法是先于基板62表面沉积一金属层(未显示于图9中)，再对该金属层进行一第一微影暨蚀刻制程，以于像素数组区64内形成多条彼此平行之扫描线70与多个栅极电极72，于栅极连接垫区66内形成一短路带76，并同时于源极连接垫区68内形成一梳形结构的短路带78。其中，每一扫描线70均延伸至栅极连接垫区66内并电连接于短路带76，且形成于栅极连接垫区66内之扫描线70是用来当作栅极连接垫的栅极下垫电极74，形成于源极连接垫区68内之梳型结构的部分短路带78则是用来当作源极连接垫的源极下垫电极79，又短路带76与78的设置主要是为了进行后续每一扫描线70与每一讯号线(未显示于图9中)的电路测试步骤。接着于基板62上方依序形成一绝缘层75(如图11与图12所示)与一掺杂半导体层(n+layer，未显示于图9中)，进行一第二微影暨蚀刻制程，以于像素数组区64之该掺杂半导体层中形成多个主动层80覆盖于每一栅极电极72上，并同时去除像素数组区64外之掺杂半导体层。

接着如图10所示，于基板62上方沉积另一金属层(未显示于图10中)，再对该金属层进行一第三微影暨蚀刻制程，以于像素数组区64内形成多条相互平行并与扫描线70垂直的讯号线82、多个源极电极84，以及多个汲极电极86，于栅极连接垫区66内形成一梳形结构88部分重叠于栅极下垫电极74与短路带76，并同时于源极连接垫区68内形成一梳形结构90部分重叠于短路带78与源极下垫电极79。其中，每一讯号线82皆延伸至源极连接垫区68内并电连接于梳形结构90，且覆盖于源极下垫电极79上之部分梳形结构90是用来当作源极连接垫的源极上垫电极92，而覆盖于栅极下垫电极74上之部分梳形结构88是用来当作栅极连接垫的栅极上垫电极91。

一般而言，用来形成扫描线70与讯号线82的金属层可以为单层结构，例如钨(W)、铬(Cr)、铜(Cu)或钼(Mo)，可以为双层结构，例如铝覆盖于钛上(Al/Ti)、铝覆盖于铬上、铝覆盖于钼上、钕铝合金(AlNd)覆盖于钼上、铝覆盖于钨钼合金(MoW)上，或钕/铝合金覆盖于钨钼合金上，或为三层结构，例如钼/铝/钼(Mo/Al/Mo)或钛/铝/钛(Ti/Al/Ti)。形成绝缘层75之材料可以为氧化硅(SiOx)、氮化硅(SiNy)或氮氧化硅(oxynitride，SiON)，而形成该掺杂半导体层之材料可以为掺杂非晶硅或掺杂多晶硅，视制程、显示面积等条件而定。

接着，为了得到品质稳定的液晶显示面板60，并避免因为扫描线70或讯号线82的断线而使得像素无法正常发光，可以进行一电路测试步骤，例如以探针法来量测每一扫描线70或每一讯号线82是否为断线，若是断线的情况严重，则整片液晶显示面板60就必须报废。

完成第三微影暨蚀刻制程之后，于基板62上方形成一保护层93，如图11与图12所示，例如氧化硅层或氮化硅层，再进行一第四微影暨蚀刻制程，以于像素数组区64之每一汲极电极86上方的保护层93中形成多个介层洞94(如图10所示)，并去除像素数组区64外之保护层93，再于栅极连接垫区66与源极连接垫区68内分别形成多个接触洞95与96。接着于基板62上方形成一透明导电层(未显示于图11与图12中)，并使得该透明导电层填入像素数组区64内的介层洞94、栅极连接垫区66与源极连接垫区68之接触洞95与96，然后进行一第五微影暨蚀刻制程，定义该透明导电层之图案，以于每一像素内形成一图案化透明导电层97，于栅极连接垫区66内形成多个图案化透明导电层98，以及于源极连接垫区68内形成多个图案化透明导电层100，如图13所示，使得设于像素数组区64、栅极连接垫区66，以及源极连接垫区68上方之该透明导电层间隔成彼此电性隔绝的区块，最后切断栅极连接垫区66内的梳形结构88与短路带76，并切断源极连接垫区68内的短路带78与梳形结构90，以区隔每一扫描线70与讯号线82，完成本发明之液晶显示面板60的制作。

在本发明之优选实施例中，用来形成讯号线82的金属层是以双层结构，例如铝金属覆盖于钛金属上为例来说明，然而若是铝金属与后续形成的透明导电层相接触时则会产生电化学反应，有可能影响产品的电性表现，为了避免这种情况，本发明方法需于第四微影暨蚀刻制程之后再进行一湿蚀刻制程，用以去除像素数组区64内之每一介层洞94下方之汲极电极86的上层金属结构(亦即铝金属)，并同时去除栅极连接垫区66与源极连接垫区68内之栅极上垫电极91与源极上垫电极92的上层金属结构(亦即铝金属)，以避免后续形成的透明导电层与铝金属接触。然本发明并不局限于此，该金属层也可以是单层结构、三层结构，甚至为多层结构，且若是该金属层的最上层结构并不包含有铝金属，则可以省略上述制程步骤，再者，为了避免后续因湿蚀刻制程有可能造成的铝金属外露的问题，可于后段制程中涂胶保护，以避免外露的铝金属与其它电子组件相接触。

此外，在本发明之优选实施例中，电路测试步骤是进行于形成栅极上垫电极91与源极上垫电极92之后(亦即第三微影暨蚀刻制程之后)，而切断短路带76与78的步骤是进行于进行第五微影暨蚀刻制程之后。然本发明并不局限于此，本发明方法之切断短路带76与78的步骤亦可以进行于电路测试步骤之后，或者电路测试步骤也可以进行于第五微影暨蚀刻制程之后，再进行切断短路带76与78的步骤，视制程需求而定。

综上所述，相对于现有制作液晶显示面板的方法，本发明方法同样利用五道微影暨蚀刻制程即可制作出液晶显示面板60之像素102，以及具有三层结构之栅极连接垫104与源极连接垫106，因此在不增加制程步骤的前提下，可使得本发明之栅极连接垫104与源极连接垫106的结构均为透明导电层/上垫电极/下垫电极，不但有助于后段制程的栅极与源极驱动集成电路的贴附，更可使得液晶显示面板具有较佳的电性表现(electrical performance)。此外，由于本发明之扫描线70与栅极连接垫104，以及讯号线82与源极连接垫106不需要藉由后续形成的透明导电层电连接，因此本发明于形成讯号线82之后，即可进行电路测试步骤，亦即进行每一扫描线70与每一讯号线82的阻值量测，相对于现有方法必须于整个液晶显示面板制作完毕之后才可进行电路测试步骤，本发明方法可提前检出不良，避免后续制程的浪费。

以上所述仅为本发明之优选实施例，凡依本发明权利要求范围所做的等同变换与修改，都应属本发明权利要求的范围所覆盖。

图标之符号说明

10    液晶显示面板        12    玻璃基板

14    像素数组区          16    栅极连接垫区

18    源极连接垫区        20    扫描线

22    栅极电极            24    短路带

25    绝缘层              26    短路带

28    栅极垫电极          30    主动层

32    讯号线              34    源极电极

36    汲极电极            38    源极垫电极

39    保护层              40    介层洞

42    接触洞              44    图案化透明导电层

45    图案化透明导电层    46    图案化透明导电层

48    像素                50    栅极连接垫

52    源极连接垫

60    液晶显示面板            62    基板

64    像素数组区              66    栅极连接垫区

68    源极连接垫区            70    扫描线

72    栅极电极                74    栅极下垫电极

75    绝缘层                  76    短路带

78    短路带                  79    源极下垫电极

80    主动层                  82    讯号线

84    源极电极                86    汲极电极

88    梳形结构                90    梳形结构

91    栅极上垫电极            92    源极上垫电极

93    保护层                  94    介层洞

95    接触洞                  96    接触洞

97    图案化透明导电层        98    图案化透明导电层

100   图案化透明导电层        102   像素

104   栅极连接垫              106   源极连接垫

Claims (35)

1.一种液晶显示面板的制作方法，该制作方法包含有下列步骤：

提供一基板，且该基板表面包含有一像素数组区、一栅极连接垫区，以及一源极连接垫区，它们分别用来形成多个像素、多个栅极连接垫，以及多个源极连接垫；

于该基板上沉积一第一金属层；

对该第一金属层进行一第一微影暨蚀刻制程，以于该像素数组区、该栅极连接垫区，以及该源极连接垫区内分别形成多个栅极电极、多个栅极下垫电极，以及多个源极下垫电极；

于该基板上方依序形成一绝缘层与一掺杂半导体层；

进行一第二微影暨蚀刻制程，以于该像素数组区的该掺杂半导体层中形成多个主动层，并同时去除该栅极连接垫区与该源极连接垫区内的该掺杂半导体层；

于该基板上方沉积一第二金属层；

对该第二金属层进行一第三微影暨蚀刻制程，以于该像素数组区内形成多个源极电极与多个汲极电极，并同时于该栅极连接垫区与该源极连接垫区内分别形成多个栅极上垫电极与多个源极上垫电极；

于该基板上方形成一保护层；

进行一第四微影暨蚀刻制程，以于该像素数组区的该保护层中形成多个介层洞，并同时去除该像素数组内的该保护层；

于该栅极连接垫区与该源极连接垫区内分别形成多个接触洞；

于该基板上方形成一透明导电层，并使得该透明导电层填入该像素数组区的该多个介层洞，以及该栅极连接垫区与该源极连接垫区的该多个接触洞中；

进行一第五微影暨蚀刻制程，以定义该透明导电层的图案；

在进行该第一微影暨蚀刻制程时，另包含有多条彼此平行的扫描线同时形成于该基板上的该第一金属层中，各条扫描线与其相对应的栅极下垫电极电连接，并延伸至该栅极连接垫区内，且各条扫描线相互电连接；以及

在进行该第三微影暨蚀刻制程时，另包含有多条与该多条扫描线相互垂直的讯号线形成于该基板上的该第二金属层中，各条讯号线与其相对应的源极上垫电极电连接，并延伸至该源极连接垫区内，且各条讯号线相互电连接，而且其中各条讯号线部分重叠于其下方相对应的源极下垫电极，各个栅极上垫电极是部分重叠于其下方相对应的各条扫描线。

2.如权利要求1所述的制作方法，其特征在于，该基板是一玻璃基板、一石英基板或一塑料基板。

3.如权利要求1所述的制作方法，其特征在于，该多个栅极连接垫是用来电连接于一栅极驱动集成电路，且该多个源极连接垫是用来电连接于一源极驱动集成电路。

4.如权利要求1所述的制作方法，其特征在于，各条扫描线与各条讯号线在该基板上定义各个像素，且各个像素皆另包含有一具有下栅极结构的低温多晶硅薄膜晶体管。

5.如权利要求1所述的制作方法，其特征在于，该制作方法另包含有一电路测试步骤，用来检测各条扫描线与各条讯号线是否为断线或呈短路现象。

6.如权利要求5所述的制作方法，其特征在于，该电路测试步骤在该第三微影暨蚀刻制程之后进行。

7.如权利要求5所述的制作方法，其特征在于，该电路测试步骤在该第五微影暨蚀刻制程之后进行。

8.如权利要求5所述的制作方法，其特征在于，在该电路测试步骤之后另包含有一切断步骤，用来去除该多条扫描线与该多条讯号线的相连部分。

9.如权利要求1所述的制作方法，其特征在于，该第一金属层与该第二金属层均为一单层金属结构，且形成该第一金属层与该第二金属层的材料系包含有钨、铬、铜或钼。

10.如权利要求1所述的制作方法，其特征在于，该第一金属层与该第二金属层均为一双层金属结构，且形成该第一金属层与该第二金属层的材料系包含有铝覆盖于钛上、铝覆盖于铬上、铝覆盖于钼上、钕铝合金覆盖于钼上、铝覆盖于钨钼合金上，或钕/铝合金覆盖于钨钼合金上。

11.如权利要求10所述的制作方法，其特征在于，在该第四微影暨蚀刻制程之后另包含有一湿蚀刻制程，用以去除该像素数组区的该多个介层洞下方的该第二金属层的上层金属结构，并同时去除该栅极连接垫区与该源极连接垫区内的该栅极上垫电极与该源极上垫电极的上层金属结构，以避免该第二金属层之该上层金属结构与后续形成的该透明导电层电连接。

12.如权利要求1所述的制作方法，其特征在于，该第一金属层与该第二金属层均为一三层金属结构，且形成该第一金属层与该第二金属层的材料包含有钼/铝/钼或钛/铝/钛。

13.如权利要求1所述的制作方法，其特征在于，形成该绝缘层的材料包含有氧化硅、氮化硅或氮氧化硅，形成该掺杂半导体层的材料包含有掺杂非晶硅或掺杂多晶硅，形成该保护层的材料包含有氧化硅或氮化硅，且形成该透明导电层的材料系包含有氧化铟锡或氧化铟锌。

14.一种液晶显示面板的制作方法，该制作方法包含有下列步骤：

提供一基板，该基板表面包含有一像素数组区、一栅极连接垫区，以及一源极连接垫区；

于该基板之该像素数组区上形成多条彼此平行的扫描线，并同时于该基板的该源极连接垫区上形成多个源极下垫电极，其中各条扫描线系延伸至该栅极连接垫区内且为相互电连接，且形成于该栅极连接垫区内的该多条扫描线是用来当作多个栅极下垫电极；

于该基板上方形成一绝缘层；

于该基板的该像素数组区上方形成多条与该多条扫描线相互垂直的讯号线，并同时于该基板的该栅极连接垫区上形成多个栅极上垫电极部分重叠于其下方相对应的栅极下垫电极，其中各条讯号线是延伸至该源极连接垫区内且为相互电连接，且形成于该源极连接垫区内的该多条讯号线是用来当作多个源极上垫电极并部分重叠于其下方相对应的源极下垫电极；

于该栅极连接垫区与该源极连接垫区内分别形成多个接触洞；以及

于该基板上方形成一图案化透明导电层。

15.如权利要求14所述的制作方法，其特征在于，该基板是一玻璃基板、一石英基板或一塑料基板。

16.如权利要求14所述的制作方法，其特征在于，该栅极连接垫区是用来形成多个栅极连接垫，且该多个栅极连接垫均是用来电连接于一栅极驱动集成电路。

17.如权利要求14所述的制作方法，其特征在于，该源极连接垫区是用来形成多个源极连接垫，且该等源极连接垫均是用来电连接于一源极驱动集成电路。

18.如权利要求14所述的制作方法，其特征在于，该多条扫描线与该多条讯号线在该像素数组区上定义多个像素，且各个像素皆另包含有一具有下栅极结构的低温多晶硅薄膜晶体管。

19.如权利要求18所述的制作方法，其特征在于，形成该多条扫描线与该多个源极下垫电极的制作方法另包含有下列步骤：

于该基板上沉积一第一金属层；以及

对该第一金属层进行一第一微影暨蚀刻制程，以于该基板的该像素数组区上形成该多条彼此平行的扫描线，并同时于该基板的该源极连接垫区上形成该多个源极下垫电极，其中各条扫描线是延伸至该栅极连接垫区内且为相互电连接。

20.如权利要求19所述的制作方法，其特征在于，在进行该第一微影暨蚀刻制程时，另包含有一栅极电极同时形成于各个像素内。

21.如权利要求20所述的制作方法，其特征在于，在形成该绝缘层之后另包含有一图案化掺杂半导体层形成于该绝缘层之上，且形成该图案化掺杂半导体层的材料系包含有掺杂非晶硅或掺杂多晶硅。

22.如权利要求21所述的制作方法，其特征在于，形成该图案化掺杂半导体层的制作方法另包含有下列步骤：

于该绝缘层上形成一掺杂半导体层；以及

进行一第二微影暨蚀刻制程，以于该像素数组区的该掺杂半导体层中形成多个主动层，并同时去除该栅极连接垫区与该源极连接垫区内的该掺杂半导体层。

23.如权利要求22所述的制作方法，其特征在于，形成该多条讯号线与该等栅极上垫电极的制作方法另包含有下列步骤：

于该基板上沉积一第二金属层；以及

对该第二金属层进行一第三微影暨蚀刻制程，以该基板的该像素数组区上方形成该多条与各条扫描线相互垂直的讯号线，并同时于该基板的该栅极连接垫区上形成各个栅极上垫电极，其中各条讯号线延伸至该源极连接垫区内且为相互电连接，且各个栅极上垫电极是部分重叠于与其下方相对应的栅极下垫电极，各个源极上垫电极是部分重叠于其下方相对应的源极下垫电极。

24.如权利要求23所述的制作方法，其特征在于，该第一金属层与该第二金属层均为一单层金属结构，且形成该第一金属层与该第二金属层的材料包含有钨、铬、铜或钼。

25.如权利要求23所述的制作方法，其特征在于，该第一金属层与该第二金属层均为一双层金属结构，且形成该第一金属层与该第二金属层的材料包含有铝覆盖于钛上、铝覆盖于铬上、铝覆盖于钼上、钕铝合金覆盖于钼上、铝覆盖于钨钼合金上，或钕/铝合金覆盖于钨钼合金上。

26.如权利要求25所述的制作方法，其特征在于，在形成该图案化透明导电层之前另包含有一湿蚀刻制程，用以去除该栅极连接垫区的各个栅极上垫电极与该源极连接垫之各个源极上垫电极的上层金属结构，以避免各个栅极上垫电极与各个源极上垫电极的上层金属结构与后续形成的该图案化透明导电层电连接。

27.如权利要求23所述的制作方法，其特征在于，该第一金属层与该第二金属层均为一三层金属结构，且形成该第一金属层与该第二金属层的材料包含有钼/铝/钼或钛/铝/钛。

28.如权利要求23所述的制作方法，其特征在于，在去除该绝缘层之前另包含有一保护层形成于该基板上方，且形成该保护层的材料包含有氧化硅或氮化硅。

29.如权利要求28所述的制作方法，其特征在于，形成该保护层的制作方法另包含有下列步骤：

于该基板上方形成一保护层；以及

进行一第四微影暨蚀刻制程，以于该像素数组区的该保护层中形成多个介层洞，并同时去除该像素数组区外的该保护层。

30.如权利要求29所述的制作方法，其特征在于，形成该图案化透明导电层的制作方法另包含有下列步骤：

于该基板上方形成一透明导电层，并使得该透明导电层填入该像素数组区的该多个介层洞，以及该栅极连接垫区与该源极连接垫区的该多个接触洞中；以及

进行一第五微影暨蚀刻制程，定义该透明导电层的图案，以形成该图案化透明导电层。

31.如权利要求14所述的制作方法，其特征在于，形成该绝缘层的材料包含有氧化硅、氮化硅或氮氧化硅，且形成该透明导电层的材料包含有氧化铟锡或氧化铟锌。

32.如权利要求14所述的制作方法，其特征在于，另包含有一电路测试步骤，用来检测各条扫描线与各条讯号线是否为断线或呈短路现象。

33.如权利要求32所述的制作方法，其特征在于，该电路测试步骤在该第三微影暨蚀刻制程之后进行。

34.如权利要求32所述的制作方法，其特征在于，该电路测试步骤在该第五微影暨蚀刻制程之后进行。

35.如权利要求32所述的制作方法，其特征在于，该电路测试步骤之后另包含有一切断步骤，用来去除该多条扫描线与该多条讯号线的相连部分。

Images