CN101593731B - 有源元件阵列基板及其制作方法与液晶显示装置 - Google Patents

Abstract

本发明公开了有源元件阵列基板及其制作方法与液晶显示装置。该有源元件阵列基板的制作方法包括：在绝缘基板上形成第一图案化导电层，其具有多条扫描线；在绝缘基板上形成覆盖第一图案化导电层的绝缘层；在绝缘层上形成图案化半导体层；在绝缘层上形成图案化绝缘垫层；在绝缘层上形成第二图案化导电层，其具有多条数据线与对应连接这些数据线的多个源极/漏极，数据线在图案化绝缘垫层上方与扫描线互相交错，这些源极/漏极、图案化半导体层、绝缘层与这些扫描线构成多个有源元件。本发明的有源元件阵列基板的阻容延迟现象获得改善。

Description

有源元件阵列基板及其制作方法与液晶显示装置

技术领域

本发明涉及一种阵列基板及其制作方法与显示装置，且特别涉及一种有源元件阵列基板(active component array substrate)及其制作方法与液晶显示装置(Liquid Crystal Display，LCD)。

背景技术

针对多媒体社会的急速进步，多半受惠于半导体元件或人机显示装置的飞跃性进步。就显示装置而言，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的平面显示装置已逐渐成为市场的主流。而在各种平面显示装置中，薄膜晶体管(Thin Film Transistor，TFT)液晶显示装置又为目前技术最为成熟的平面显示装置。

然而，液晶显示装置发展至今，仍有一些待改善的问题，其中之一是有源元件阵列基板上的数据线与扫描线交错之处会有寄生电容存在而造成阻容延迟(RC delay)。图1A绘示一已知薄膜晶体管液晶显示装置的有源元件阵列基板的俯视图。图1B为图1A中沿I-I线的剖面图。请参照图1A与图1B，有源元件阵列基板具有绝缘基板100、多条连接栅极102的扫描线104、多条连接源极/漏极106的数据线108以及多个像素电极110。已知技术中，仅以薄薄一层绝缘层112分隔扫描线104与数据线108，以避免扫描线104与数据线108互相导通。但是，当对扫描线104与数据线108施加电压时，其交错处114仍会有寄生电容产生，造成阻容延迟而影响液晶显示装置的显示效果。随着液晶显示装置的大型化，数据传输速度势必增加，对于阻容延迟的容忍度相对的变差。而且信号线的长度也因为尺寸的变大而增加，进而造成阻抗上升，因此产生较高的阻容延迟。

发明内容

本发明提供一种有源元件阵列基板的制作方法，其可在既有的光掩模工艺中，降低数据线与扫描线交错处的寄生电容效应而减少阻容延迟。

本发明提供一种有源元件阵列基板，其在数据线与扫描线交错处的寄生电容效应较小而不易产生阻容延迟的问题。

本发明提供一种液晶显示装置，其可改善数据线与扫描线交错处的阻容延迟。

本发明的有源元件阵列基板的一种制作方法是先在绝缘基板上形成第一图案化导电层，其具有多条扫描线。接着，在绝缘基板上形成覆盖第一图案化导电层的绝缘层。之后，在绝缘层上形成图案化半导体层。此外，在绝缘层上形成图案化绝缘垫层。接着，在绝缘层上形成第二图案化导电层，其具有多条数据线与对应连接这些数据线的多个源极/漏极。其中，与数据线连接的可以是源极或是漏极。数据线在图案化绝缘垫层上方与扫描线互相交错，且数据线与扫描线交错处的面积大小可以不等于图案化绝缘垫层的面积大小。这些源极/漏极、图案化半导体层、绝缘层与这些扫描线构成多个有源元件。

在此有源元件阵列基板的制作方法的一实施例中，形成图案化半导体层与图案化绝缘垫层的方法包括：在绝缘层上全面形成半导体层；在半导体层上形成一暂时图案化绝缘垫层，其中暂时图案化绝缘垫层具有多个第一区与多个第二区，而且第一区的暂时图案化绝缘垫层的厚度大于第二区的暂时图案化绝缘垫层的厚度，第一区位于数据线与扫描线的交错处；以暂时图案化绝缘垫层为掩模而蚀刻半导体层，以形成图案化半导体层；以及移除暂时图案化绝缘垫层的第二区，以形成图案化绝缘垫层。

本发明的有源元件阵列基板的另一种制作方法是先在绝缘基板上形成一第一图案化导电层，其具有多条扫描线。并且，在第一图案化导电层上形成一图案化绝缘垫层。之后，在绝缘基板上形成覆盖第一图案化导电层与图案化绝缘垫层的一绝缘层。然后，在绝缘层上形成一图案化半导体层。接着，在绝缘层上形成一第二图案化导电层，其中第二图案化导电层具有多条数据线与对应连接这些数据线的多个源极/漏极。其中，与数据线连接的可以是源极或是漏极。数据线在图案化绝缘垫层上方与扫描线互相交错且数据线与扫描线交错处的面积大小可以不等于图案化绝缘垫层的面积大小。这些源极/漏极、图案化半导体层、绝缘层与这些扫描线构成多个有源元件。

在此有源元件阵列基板的制作方法的一实施例中，形成第一图案化导电层与图案化绝缘垫层的方法包括：在绝缘基板上全面形成一第一导电层；在第一导电层上形成一暂时图案化绝缘垫层，其中暂时图案化绝缘垫层具有多个第一区与多个第二区，这些第一区的暂时图案化绝缘垫层的厚度大于这些第二区的暂时图案化绝缘垫层的厚度，这些第一区位于这些数据线与这些扫描线的交错处；以暂时图案化绝缘垫层为掩模而蚀刻第一导电层，以形成第一图案化导电层；以及移除暂时图案化绝缘垫层的第二区，以形成图案化绝缘垫层。

在上述两种有源元件阵列基板的制作方法的一实施例中，还包括在绝缘基板上形成一保护层，其具有暴露源极/漏极的部分区域的多个接触窗开口。然后，在保护层上形成多个像素电极，其中这些像素电极经由这些接触窗开口而对应地电性连接这些源极/漏极。

在上述两种有源元件阵列基板的制作方法的一实施例中，暂时图案化绝缘垫层可以是使用一半调式光掩模所形成。另外，移除暂时图案化绝缘垫层的第二区的方法可包括全面减少暂时图案化绝缘垫层的厚度，直到暂时图案化绝缘垫层的第二区被移除。再者，减少暂时图案化绝缘垫层的厚度的方法可包括进行一光阻烧退(ashing)工艺。

在上述两种有源元件阵列基板的制作方法的一实施例中，在形成图案化半导体层的步骤中更可包括在图案化半导体层上形成一图案化欧姆接触层。

本发明的一种有源元件阵列基板包括一绝缘基板、一第一图案化导电层、一绝缘层、一图案化半导体层、一图案化绝缘垫层、一第二图案化导电层。第一图案化导电层配置于绝缘基板上，且具有多条扫描线。绝缘层配置于绝缘基板上，并覆盖第一图案化导电层。图案化半导体层配置于绝缘层上。图案化绝缘垫层配置于绝缘层上或绝缘层与扫描线之间。第二图案化导电层配置于绝缘层上，且具有多条数据线与对应连接数据线的多个源极/漏极。数据线在图案化绝缘垫层上方与扫描线互相交错，且图案化绝缘垫层的面积大小可以不等于数据线与扫描线交错处的面积大小。源极/漏极、图案化半导体层、绝缘层与扫描线构成多个有源元件。

在此有源元件阵列基板的一实施例中，还包括一保护层以及多个像素电极。保护层配置于绝缘基板上，并具有暴露源极/漏极的部分区域的多个接触窗开口。像素电极配置于保护层上，并经由接触窗开口而对应地电性连接源极/漏极。

本发明的一种液晶显示装置包括上述的有源元件阵列基板、一保护层、多个像素电极、一对向基板以及一液晶层。保护层配置于绝缘基板上，并具有暴露源极/漏极的部分区域的多个接触窗开口。像素电极配置于保护层上，并经由接触窗开口而对应地电性连接源极/漏极。液晶层配置于有源元件阵列基板与对向基板之间。

在此液晶显示装置的一实施例中，还包括一背光模块，而有源元件阵列基板、对向基板与液晶层配置于背光模块上方。

在本发明的有源元件阵列基板与液晶显示装置的一实施例中，图案化绝缘垫层配置于绝缘层与数据线之间，而且部分的图案化半导体层位于绝缘层与图案化绝缘垫层之间。

在本发明的有源元件阵列基板与液晶显示装置的一实施例中，有源元件阵列基板还包括一图案化欧姆接触层，其配置于图案化半导体层与源极/漏极之间。

在本发明的有源元件阵列基板与液晶显示装置的一实施例中，图案化绝缘垫层的材料为有机材料。

本发明的另一种有源元件阵列基板具有多个有源元件、多条扫描线、多条数据线与一图案化绝缘垫层。其中，扫描线实质上与数据线互相交错。各有源元件的栅极电性连接对应的扫描线，而各有源元件的源极/漏极电性连接对应的数据线。图案化绝缘垫层实质上仅位于扫描线与数据线的交错处且介于扫描线以及数据线之间。

本发明的另一种液晶显示装置包括一有源元件阵列基板、一对向基板以及一液晶层。其中，有源元件阵列基板具有多个有源元件、多个像素电极、多条扫描线、多条数据线与一图案化绝缘垫层。扫描线实质上与数据线互相交错。各有源元件的栅极电性连接对应的扫描线，而各有源元件的源极/漏极电性连接对应的数据线与对应的像素电极。图案化绝缘垫层实质上仅位于扫描线与数据线的交错处且介于扫描线以及数据线之间。此外，液晶层配置于有源元件阵列基板与对向基板之间。

在本发明的液晶显示装置的一实施例中，还包括一背光模块，有源元件阵列基板、对向基板与液晶层配置于背光模块上方。

在本发明的有源元件阵列基板与液晶显示装置的一实施例中，有源元件为底栅极结构的薄膜晶体管。

在本发明的有源元件阵列基板与液晶显示装置的一实施例中，有源元件为顶栅极结构的薄膜晶体管。

综上所述，本发明的有源元件阵列基板及其制作方法是在既有的光掩模工艺中，在数据线与扫描线之间额外加入一图案化绝缘垫层以降低数据线与扫描线之间的寄生电容效应，进而降低阻容延迟且提升有源元件阵列基板的效能。本发明的液晶显示装置配置有上述有源元件阵列基板，因此亦具有相同优点而得以提升液晶显示装置的效能。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合所附图示，作详细说明如下。

附图说明

图1A绘示一已知薄膜晶体管液晶显示装置的有源元件阵列基板的俯视图。

图1B为图1A中沿A-A线的剖面图。

图2A～图2I所绘示为本发明一实施例的一种有源元件阵列基板的工艺步骤的局部剖面图。

图3A～3F所绘示为图2A～图2I的工艺中部分步骤的俯视图。

图4所绘示为本发明一实施例的另一种有源元件阵列基板的局部俯视图。

图5所绘示为本发明一实施例的又一种有源元件阵列基板的局部俯视图。

图6A～图6I所绘示为本发明一实施例的另一种有源元件阵列基板的工艺剖面图。

图7A～图7F所绘示为图6A～图6I的工艺中部分步骤的局部俯视图。

图8所绘示为本发明一实施例的另一种有源元件阵列基板的局部俯视图。

图9所绘示为本发明一实施例的又一种有源元件阵列基板的局部俯视图。

图10所绘示为本发明一实施例的液晶显示装置的剖示图。

附图标记说明

100、200、400：绝缘基板

102、214、414：栅极

104、212、412：扫描线

106、264、264a、464、464a：源极/漏极

108、262、462：数据线

110、280、280a、480、480a：像素电极

112、220、430：绝缘层

114：交错处

210、410：第一图案化导电层

230、440：图案化半导体层

230’：半导体层

240、450：图案化欧姆接触层

240’：欧姆接触层

250、250a、420、420a：图案化绝缘垫层

250’、420’：暂时图案化绝缘垫层

252、422：第一区

254、424：第二区

260、460：第二图案化导电层

270、470：保护层

272、472：接触窗

410’：第一导电层

600：液晶显示装置

602：有源元件阵列基板

604：对向基板

606：液晶层

608：背光模块

具体实施方式

在下面叙述的内容中，各材料层前面所附加的“第一”与“第二”等用语仅用于区隔不同材料层，并不代表工艺步骤的先后顺序或是其他意义。

图2A～图2I所绘示为本发明一实施例的有源元件阵列基板的工艺步骤的局部剖面图，而图3A～3F所绘示为图2A～图2I的工艺中部分步骤的俯视图。

请参照图2A与图3A，在一绝缘基板200上形成一第一图案化导电层210。图2A是图3A中沿A-A线的剖面图。在第一图案化导电层210的形成方式中，例如是先在绝缘基板200上以溅镀或其他适当工艺形成完整的导电层，再进行第一道光掩模工艺而将导电层图案化以形成第一图案化导电层210。第一图案化导电层210具有多条扫描线212。此外，这些扫描线212可延伸有多个栅极214。当然，在其他的实施例中，栅极也可以是扫描线的一部分。

接着请参照图2B，在绝缘基板200上形成绝缘层220。绝缘层220完整覆盖绝缘基板200与第一图案化导电层210。绝缘层220的材料例如是硅氧化物、硅氮化物或是其他绝缘材料。

请参照图2F与图3C，在绝缘层220上形成图案化半导体层230与图案化绝缘垫层250。图2F是图3C中沿A-A线的剖面图。在形成图案化半导体层230的步骤之后与形成图案化绝缘垫层250之前，可还包括形成一图案化欧姆接触层240。举例而言，可利用离子掺杂(ion doping)的方式在图案化半导体层230的表面掺杂N型离子而形成图案化欧姆接触层240。或者，可以化学气相沉积(chemical vapor deposition，CVD)的方式，在成膜气体中加入适当的反应气体，例如三氢化磷(PH₃)以形成一全面的欧姆接触层(未绘示)。然后在形成图案化半导体层230的同时，形成图案化欧姆接触层240。图案化欧姆接触层240可减少图案化半导体层230与之后将形成的第二图案化导电层之间的接触阻抗。

图2C～图2F绘示形成图案化半导体层230与图案化绝缘垫层250的其中一种方法，但并非用以限定本发明。请参照图2C，在绝缘层220上形成一半导体层230’。半导体层230’全面覆盖绝缘层220。接着请参照图2D与图3B，在半导体层230’上形成暂时图案化绝缘垫层250’。图2D是图3B中沿A-A线的剖面图。暂时图案化绝缘垫层250’具有多个第一区252与多个第二区254(图2D中仅各绘示一个)。第一区252的暂时图案化绝缘垫层250’的厚度大于第二区254的暂时图案化绝缘垫层250’的厚度，并且第一区252位于扫描线212与之后将形成的第二图案化导电层的数据线交错之处。暂时图案化绝缘垫层250’例如是使用半调式光掩模所形成。之后请参照图2E，以暂时图案化绝缘垫层250’为掩模而蚀刻半导体层230’。若存在欧姆接触层240’则一并进行蚀刻。请参照图2F与图3C，移除第二区254的暂时图案化绝缘垫层250’以形成图案化绝缘垫层250。图2F是图3C中沿A-A线的剖面图。移除第二区254的暂时图案化绝缘垫层250’的方法例如是全面减少暂时图案化绝缘垫层250’的厚度，直到这些第二区254的暂时图案化绝缘垫层250’被移除。其中，减少暂时图案化绝缘垫层250’的厚度的方法包括进行光阻烧退工艺。

接着请参照图2G与图3D，在绝缘层220上形成第二图案化导电层260。随的，可以此第二图案化导电层260或是形成此第二图案化导电层的光阻(未绘示)为掩模，进行背沟道蚀刻工艺(back channel etching，BCE)以移除栅极214上方的部分图案化欧姆接触层240，而暴露出部分的图案化半导体层230。图2G是图3D中沿A-A线的剖面图。第二图案化导电层260具有多条数据线262以及与多条数据线262对应连接的多个源极/漏极264。源极264与漏极264位于栅极214的相对两侧。其中，与数据线262连接的可以是源极264也可以是漏极264。数据线262在图案化绝缘垫层250上方与扫描线212互相交错。在本实施例中，为方便说明本发明，所绘示的图案化绝缘垫层250的面积等于数据线262与扫描线212的交错处面积，然本发明并不限定图案化绝缘垫层250的面积。举例来说，请参照图4，图案化绝缘垫层250a的面积也可以是大于数据线262与扫描线212的交错处面积，以确保完全隔绝数据线262与扫描线212。图4所绘示为本发明一实施例的另一种有源元件阵列基板的局部俯视图。这些源极/漏极264、图案化半导体层230、绝缘层220与这些扫描线212构成多个有源元件。在本实施例中，有源元件为底栅极结构的薄膜晶体管。在本发明的另一实施例中，有源元件也可以是顶栅极结构的薄膜晶体管。

请参照图2H与图3E，在绝缘基板200上更可以形成一保护层270，其具有暴露源极/漏极264的部分区域的多个接触窗开口272。当数据线262例如是和对应的源极264相连时，接触窗开口272暴露出漏极264的部分区域。当数据线262例如是和对应的漏极264相连时，接触窗开口272暴露出源极264的部分区域。图2H是图3E中沿A-A线的剖面图。

请参照图2I与图3F，在保护层270上形成多个像素电极280，其经由这些接触窗开口272而对应地电性连接这些源极264或漏极264。图2I是图3F中沿B-B线的剖面图。此外，由于像素电极280的位置与面积可因应不同的需求而有所不同，因此源极264或漏极264可延伸至像素电极280下方以与像素电极280电性连接。举例来说，请参照图5，源极264a或漏极264a可延伸至像素电极280a下方以与像素电极280a电性连接。图5所绘示为本发明一实施例的又一种有源元件阵列基板的局部俯视图。

承上所述，在本实施例的有源元件阵列基板及其制作方法中，是在形成图案化半导体层230与第二图案化导电层260的步骤之间形成图案化绝缘垫层250，并以此图案化绝缘垫层250增加数据线262与扫描线212在交错处的距离并且减少交错处的寄生电容效应。因此，本实施例的有源元件阵列基板的制作方法可改善阻容延迟的缺点，进而提升有源元件阵列基板的效能。此外，图案化绝缘垫层250可由一般工艺中用于定义图案化半导体层230的光阻层形成，因此不会增加额外的工艺设备与成本。

另外，绝缘基板200的材料例如是玻璃或是其他透明材料。第一图案化导电层210与第二图案化导电层260的材料可包括铝、铝钕合金、铝锗钆合金、钼、氮化钼、钛、金、铜与其他适当材料。绝缘层220与保护层270的材料可包括氮化硅或其他适当材料。图案化半导体层230的材料可包括非晶硅半导体或其他适当材料。图案化绝缘垫层250例如是有机光阻层或其他适当材料层。像素电极280的材料可包括铟锡氧化物(Indium Tin Oxide，ITO)、铟锌氧化物(Indium Zinc Oxide，IZO)或其他适当材料。

图6A～图6I所绘示为本发明另一实施例的有源元件阵列基板的工艺剖面图，而图7A～图7F所绘示为图6A～图6I的工艺中部分步骤的局部俯视图。

请参照图6D与图7C，在一绝缘基板400上形成一第一图案化导电层410，并在第一图案化导电层410上形成一图案化绝缘垫层420。图6D是图7C中沿A-A线的剖面图。第一图案化导电层410具有多条扫描线412。此外，这些扫描线412可延伸有多个栅极414。当然，在其他的实施例中，栅极也可以是扫描线的一部分。

图6A～图6D绘示形成第一图案化导电层410与图案化绝缘垫层420的其中一种方法。请参照图6A，在绝缘基板400上全面形成第一导电层410’。接着请参照图6B与图7A，在第一导电层410’上形成暂时图案化绝缘垫层420’。图6B是图7A中沿A-A线的剖面图。暂时图案化绝缘垫层420’具有多个第一区422与多个第二区424。第一区422的暂时图案化绝缘垫层420’的厚度大于第二区424的暂时图案化绝缘垫层420’的厚度，而且第一区422位于之后将由第一导电层410’所形成的扫描线以及之后将形成的第二导电层的数据线的交错处。暂时图案化绝缘垫层420’例如是使用半调式光掩模所形成。请参照图6C与图7B，以暂时图案化绝缘垫层420’为掩模而蚀刻第一导电层410’，以形成第一图案化导电层410。图6C是图7B中沿B-B线的剖面图。请参照图6D与图7C，移除暂时图案化绝缘垫层420’的第二区424，以形成图案化绝缘垫层420。图6D是图7C中沿A-A线的剖面图。移除暂时图案化绝缘垫层420’的第二区424的方法例如是全面减少暂时图案化绝缘垫层420’的厚度，直到这些第二区424被移除。其中减少暂时图案化绝缘垫层420’的厚度的方法例如是进行光阻烧退工艺。

请参照图6E，在绝缘基板上形成绝缘层430，其覆盖第一图案化导电层410与图案化绝缘垫层420。

接着请参照图6F，在绝缘层430上形成图案化半导体层440。在形成图案化半导体层440的步骤之后，可还包括形成一图案化欧姆接触层450。举例而言，可利用离子掺杂(ion doping)的方式在图案化半导体层440的表面掺杂N型离子而形成图案化欧姆接触层450。或者，可以化学气相沉积(chemicalvapor deposition，CVD)的方式，在成膜气体中加入适当的反应气体，例如三氢化磷(PH₃)以形成一全面的欧姆接触层(未标示)。然后在形成图案化半导体层440的同时，形成图案化欧姆接触层450。图案化欧姆接触层450可减少图案化半导体层440与之后将形成的第二图案化导电层之间的接触阻抗。

请参照图6G与图7D，在绝缘层430上形成第二图案化导电层460。随的，可以此第二图案化导电层460或是形成此第二图案化导电层的光阻(未绘示)为掩模，进行背沟道蚀刻工艺以移除栅极414上方的部分图案化欧姆接触层450，而暴露出部分的图案化半导体层440。图6G是图7D中沿A-A线的剖面图。第二图案化导电层460具有多条数据线462以及与多条数据线462对应连接的多个源极/漏极464。源极464与漏极464可位于栅极414的相对两侧。其中，与数据线462连接的可以是源极464也可以是漏极464。数据线462在图案化绝缘垫层420上方与扫描线412互相交错。在本实施例中，为方便说明本发明，所绘示的图案化绝缘垫层420的面积等于数据线462与扫描线412的交错处面积，然而本发明并不限定图案化绝缘垫层420的面积。举例来说，请参照图8，图案化绝缘垫层420a的面积也可以是大于数据线462与扫描线412的交错处面积，以确保完全隔绝数据线462与扫描线412。图8所绘示为本发明一实施例的另一种有源元件阵列基板的局部俯视图。这些源极/漏极464、图案化半导体层440、绝缘层430与这些扫描线412构成多个有源元件。在本实施例中，有源元件为底栅极结构的薄膜晶体管。在本发明的另一实施例中，有源元件也可以是顶栅极结构的薄膜晶体管。

请参照图6H与图7E，更可以在绝缘基板400上形成一保护层470。图6H是图7E中沿A-A线的剖面图。保护层470具有暴露源极/漏极464的部分区域的多个接触窗口472。当数据线462例如是和对应的源极464相连时，接触窗开口472可暴露出漏极464的部分区域。当数据线462例如是和对应的漏极464相连时，接触窗开口472可暴露出源极464的部分区域。

接着请参照图6I与图7F，在保护层470上形成多个像素电极480。图6I是图7F中沿B-B线的剖面图。像素电极480经由接触窗口472而对应地电性连接源极464或漏极464。此外，由于像素电极480的位置与面积可因应不同的需求而有所不同，因此源极464或漏极464可延伸至像素电极480下方以与像素电极480电性连接。举例来说，请参照图9，源极464a或漏极464a可延伸至像素电极480a下方以与像素电极480a电性连接。图9所绘示为本发明一实施例的又一种有源元件阵列基板的局部俯视图。

承上所述，在本实施例的有源元件阵列基板及其制作方法中，是在形成第一图案化导电层410与绝缘层430的步骤之间形成图案化绝缘垫层420，并以此图案化绝缘垫层420增加数据线462与扫描线412在交错处的距离并且减少交错处的寄生电容效应。因此，本实施例的有源元件阵列基板的制作方法同样可改善阻容延迟的缺点，进而提升有源元件阵列基板的效能。此外，图案化绝缘垫层420可由一般工艺中用于定义第一图案化导电层410的光阻层形成，因此不会增加额外的工艺设备与成本。

另外，绝缘基板400的材料例如是玻璃或是其他透明材料。第一图案化导电层410与第二图案化导电层460的材料可包括铝、铝钕合金、铝锗钆合金、钼、氮化钼、钛、金、铜与其他适当材料。绝缘层430与保护层470的材料可包括氮化硅或其他适当材料。图案化半导体层440的材料可包括非晶硅半导体或其他适当材料。图案化绝缘垫层420例如是有机光阻层或其他适当材料层。像素电极480的材料可包括铟锡氧化物、铟锌氧化物或其他适当材料。

图10所绘示为本发明一实施例的液晶显示装置的剖示图。请参照图10，本实施例的液晶显示装置600包括有源元件阵列基板602、对向基板604以及液晶层606。有源元件阵列基板602可以是上述各实施例的有源元件阵列基板或是其他符合本发明的精神的有源元件阵列基板。亦即是，有源元件阵列基板602具有配置于绝缘层上或绝缘层与扫描线之间的图案化绝缘垫层，且图案化绝缘垫层位于数据线与扫描线的交错处。因此，有源元件阵列基板602的效能优选，也使液晶显示装置600的显示效能获得提升。对向基板604配置于有源元件阵列基板602上方，液晶层606则位于对向基板604与有源元件阵列基板602之间。此外，液晶显示装置600可还包括背光模块608，而有源元件阵列基板602、对向基板604与液晶层606可配置于背光模块608上方。

综上所述，本发明的有源元件阵列基板及其制作方法在既有的光掩模工艺中，在扫描线与数据线之间额外加入一层图案化绝缘垫层以增加扫描线与数据线的间距。由于导线间的寄生电容值与导线间距成反比，因此增加扫描线与数据线的间距可降低扫描线与数据线之间所产生的寄生电容效应，进而降低阻容延迟。另外，由于可在既有的光掩模工艺中进行，故此种制作方法不会增加额外的制造设备和成本。因为本发明的有源元件阵列基板的阻容延迟现象获得改善，所以当应用在液晶显示装置时亦能使得液晶显示装置的显示效能有所提升。

虽然本发明已以优选实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims (14)

1.一种有源元件阵列基板的制作方法，包括：

在一绝缘基板上形成一第一图案化导电层，其中该第一图案化导电层具有多条扫描线；

在该绝缘基板上形成覆盖该第一图案化导电层的一绝缘层；

在该绝缘层上全面形成一半导体层；

在该半导体层上形成一暂时图案化绝缘垫层，其中该暂时图案化绝缘垫层具有多个第一区与多个第二区，该些第一区的该暂时图案化绝缘垫层的厚度大于该些第二区的该暂时图案化绝缘垫层的厚度；

以该暂时图案化绝缘垫层为掩模而蚀刻该半导体层，以形成一图案化半导体层；

移除该暂时图案化绝缘垫层的该些第二区，以在该绝缘层上形成一图案化绝缘垫层；以及

在该绝缘层上形成一第二图案化导电层，其中该第二图案化导电层具有多条数据线与对应连接该些数据线的多个源极/漏极，该些数据线在该图案化绝缘垫层上方与该些扫描线互相交错，该些源极/漏极、该图案化半导体层、该绝缘层与该些扫描线构成多个有源元件。

2.如权利要求1所述的有源元件阵列基板的制作方法，还包括：

在该绝缘基板上形成一保护层，其中该保护层具有暴露该些源极/漏极的部分区域的多个接触窗开口；以及

在该保护层上形成多个像素电极，其中该些像素电极经由该些接触窗开口而对应地电性连接该些源极/漏极。

3.如权利要求1所述的有源元件阵列基板的制作方法，其中该暂时图案化绝缘垫层是使用一半调式光掩模所形成。

4.如权利要求1所述的有源元件阵列基板的制作方法，其中移除该些第二区的方法包括全面减少该暂时图案化绝缘垫层的厚度，直到该些第二区的该暂时图案化绝缘垫层被移除。

5.一种有源元件阵列基板的制作方法，包括：

在一绝缘基板上全面形成一第一导电层；

在该第一导电层上形成一暂时图案化绝缘垫层，其中该暂时图案化绝缘垫层具有多个第一区与多个第二区，该些第一区的该暂时图案化绝缘垫层的厚度大于该些第二区的该暂时图案化绝缘垫层的厚度；

以该暂时图案化绝缘垫层为掩模而蚀刻该第一导电层，以形成一第一图案化导电层，其中该第一图案化导电层具有多条扫描线；

移除该暂时图案化绝缘垫层的该些第二区，以在该第一图案化导电层上形成一图案化绝缘垫层；

在该绝缘基板上形成覆盖该第一图案化导电层与该图案化绝缘垫层的一绝缘层；

在该绝缘层上形成一图案化半导体层；以及

在该绝缘层上形成一第二图案化导电层，其中该第二图案化导电层具有多条数据线与对应连接该些数据线的多个源极/漏极，该些数据线在该图案化绝缘垫层上方与该些扫描线互相交错，该些源极/漏极、该图案化半导体层、该绝缘层与该些扫描线构成多个有源元件。

6.如权利要求5所述的有源元件阵列基板的制作方法，还包括：

在该绝缘基板上形成一保护层，其中该保护层具有暴露该些源极/漏极的部分区域的多个接触窗开口；以及

在该保护层上形成多个像素电极，其中该些像素电极经由该些接触窗开口而对应地电性连接该些源极/漏极。

7.如权利要求5所述的有源元件阵列基板的制作方法，其中该暂时图案化绝缘垫层是使用一半调式光掩模所形成。

8.如权利要求5所述的有源元件阵列基板的制作方法，其中移除该些第二区的方法包括全面减少该暂时图案化绝缘垫层的厚度，直到该些第二区的该暂时图案化绝缘垫层被移除。

9.一种有源元件阵列基板，包括：

一绝缘基板；

一第一图案化导电层，配置于该绝缘基板上，该第一图案化导电层具有多条扫描线；

一绝缘层，配置于该绝缘基板上，并完整覆盖该第一图案化导电层；

一图案化半导体层，配置于该绝缘层上；

一图案化绝缘垫层，配置于该绝缘层上或该绝缘层与该些扫描线之间；

以及

一第二图案化导电层，配置于该绝缘层上，该第二图案化导电层具有多条数据线与对应连接该些数据线的多个源极/漏极，其中该些数据线在该图案化绝缘垫层上方与该些扫描线互相交错，该些源极/漏极、该图案化半导体层、该绝缘层与该些扫描线构成多个有源元件。

10.如权利要求9所述的有源元件阵列基板，还包括：

一保护层，配置于该绝缘基板上，并具有暴露该些源极/漏极的部分区域的多个接触窗开口；以及

多个像素电极，配置于该保护层上，并经由该些接触窗开口而对应地电性连接该些源极/漏极。

11.如权利要求9所述的有源元件阵列基板，其中该图案化绝缘垫层配置于该绝缘层与该些数据线之间，且部分的该图案化半导体层位于该绝缘层与该图案化绝缘垫层之间。

12.一种液晶显示装置，包括：

一有源元件阵列基板，包括：

一绝缘基板；

一第一图案化导电层，配置于该绝缘基板上，该第一图案化导电层具有多条扫描线；

一绝缘层，配置于该绝缘基板上，并完整覆盖该第一图案化导电层；

一图案化半导体层，配置于该绝缘层上；

一图案化绝缘垫层，配置于该绝缘层上或该绝缘层与该些扫描线之间；

一第二图案化导电层，配置于该绝缘层上，该第二图案化导电层具有多条数据线与对应连接该些数据线的多个源极/漏极；

一保护层，配置于该绝缘基板上，并具有暴露该些源极/漏极的部分区域的多个接触窗开口；

多个像素电极，配置于该保护层上，并经由该些接触窗开口而对应地电性连接该些源极/漏极；

一对向基板；以及

一液晶层，配置于该有源元件阵列基板与该对向基板之间。

13.如权利要求12所述的液晶显示装置，其中该图案化绝缘垫层配置于该绝缘层与该些数据线之间，且部分的该图案化半导体层位于该绝缘层与该图案化绝缘垫层之间。

14.如权利要求13所述的液晶显示装置，还包括一背光模块，其中该有源元件阵列基板、该对向基板与该液晶层配置于该背光模块上方。

Images