CN101114618A - 光掩模、有源器件阵列基板及其制造方法 - Google Patents

Abstract

本发明公开了一种有源器件阵列基板的制作方法。首先提供基板，并于基板上依序形成第一图案化导电层、第一介电层以及半导体层。然后，图案化半导体层及第一介电层，以同时形成沟道层以及具有第一接触窗的栅绝缘层。之后，于栅绝缘层上形成第二图案化导电层，其中部分第二图案化导电层覆盖于沟道层上，且部分第二图案化导电层透过第一接触窗与部分第一图案化导电层电性连接。然后，于栅绝缘层上形成具有第二接触窗的保护层，以覆盖沟道层及第二图案化导电层上。最后，于保护层上形成与第二图案化导电层电性连接的像素电极。

Description

光掩模、有源器件阵列基板及其制造方法

技术领域

本发明是有关于一种光掩模、有源器件阵列基板及其制造方法，且特别是有关于一种使用光掩模以形成通过辅助导线(auxiliary lines)以降低扫描配线及/或数据配线的阻值(resistance)的有源器件阵列基板及其制作方法

背景技术

由于显示器的需求与日俱增，因此业界全力投入相关显示器的发展。一般常见的阴极射线管(cathode ray tube，CRT)因具有优异的显示品质与技术成熟性，因此长年独占显示器市场。然而，近年来由于绿色环保概念的兴起对于其能源消耗较大与产生辐射量较大的特性，加上其产品扁平化空间有限，因此无法满足市场对于轻、薄、短、小、美以及低消耗功率的市场趋势。因此，具有高画质、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管管液晶显示器(TFT-LCD)已逐渐成为市场的主流。

目前，液晶显示器已逐渐朝大型化发展，随着液晶显示器所能够显示的影像尺寸变大，其内部的扫描配线与数据配线的长度势必跟着变长，如此发展趋势将会使扫描配线与数据配线的阻值增加，而造成信号延迟等负面影响。为了避免上述信号延迟的问题，已有一种改良的薄膜晶体管阵列基板被提出，其主要是利用一些形成在扫描配线上方以及数据配线下方的辅助导线来降低扫描配线与数据配线的阻值，因此，该技术可在不改变扫描配线与数据配线的线宽(line width)的情形下，有效地降低扫描配线与数据配线的阻值。然而，由于辅助导线透过栅绝缘层中的接触窗而与扫描配线与数据配线电性连接，因此栅绝缘层中的接触窗需多增加一道光掩模工艺来制作，造成其制作成本无法有效地降低。

发明内容

有鉴于此，本发明的目的就是在提供一种可有效地节省工艺成本的有源器件阵列基板的制作方法。

本发明的另一目的是提供一种通过辅助导线来降低扫描配线与数据配线的阻值的有源器件阵列基板。

本发明的再一目的就是在提供一种可有效地节省有源器件阵列基板工艺成本的光掩模。

为达上述或其他目的，本发明提出一种有源器件阵列基板的制作方法，其包括下列步骤：首先提供基板，并于基板上形成第一图案化导电层。然后，于基板上依序形成第一介电层以及半导体层，以覆盖住第一图案化导电层。之后，图案化半导体层以及第一介电层，以同时形成多个沟道层以及具有多个第一接触窗的栅绝缘层。然后，于栅绝缘层上形成第二图案化导电层，其中部分第二图案化导电层覆盖于沟道层上，且部分第二图案化导电层透过第一接触窗与部分第一图案化导电层电性连接。之后，于栅绝缘层上形成具有多个第二接触窗的保护层，以覆盖于沟道层及第二图案化导电层上。最后，于保护层上形成多个与第二图案化导电层电性连接的像素电极。

在一实施例中，有源器件阵列基板的制作方法更包括于半导体层上全面性地形成光刻胶材料层，然后以第一光掩模为屏蔽对光刻胶材料层进行曝光，其中第一光掩模具有对应于第一开口的透光区、对应于沟道层的遮光区以及半透光区。之后，再对光刻胶材料层进行显影，以形成第一图案化光刻胶层，其中此第一图案化光刻胶层具有多个第一开口的主体以及多个位于主体上的凸起部。

在一实施例中，上述的第一图案化光刻胶层的形成方法亦可以是于半导体层上全面性地形成光刻胶材料层，然后分别以第一光掩模以及第二光掩模为屏蔽，对光刻胶材料层进行曝光。其中，第一光掩模具有对应于第一开口的第一透光区以及第一遮光区，而第二光掩模具有第二透光区以及对应于凸起部的第二遮光区。另外，以第二光掩模为屏蔽对光刻胶材料层进行曝光时的曝光量小于以第一光掩模为屏蔽对光刻胶材料层进行曝光时的曝光量。之后，对光刻胶材料层进行显影，以形成第一图案化光刻胶层。

在一实施例中，图案化半导体层以及第一介电层的方法包括下列的步骤：首先，以第一图案化光刻胶层为屏蔽，图案化半导体层以及第一介电层，以形成栅绝缘层。之后，移除部分第一图案化光刻胶层，以形成暴露出部分半导体层的第二图案化光刻胶层。其中，移除部分第一图案化光刻胶层的方法例如是等离子灰化。然后，以第二图案化光刻胶层为屏蔽，图案化半导体层，以于该栅绝缘层上形成多个沟道层，其中凸起部位于沟道层上方。最后，移除第二图案化光刻胶层。

在一实施例中，图案化该半导体层以及该第一介电层的方法例如是先以第一图案化光刻胶层为屏蔽，图案化半导体层，以于半导体层中形成多个对应于第一开口的第二开口。然后，移除部分第一图案化光刻胶层，以形成暴露出部分半导体层的第二图案化光刻胶层。之后，以第二图案化光刻胶层为屏蔽，图案化半导体层以及第一介电层，以同时形成沟道层与栅绝缘层，其中凸起部位于沟道层上方。最后，移除第二图案化光刻胶层。在本实施例中，移除第一图案化光刻胶层的方法例如是等离子灰化。

本发明再提出一种有源器件阵列基板的制作方法，包括下列的步骤：首先，提供基板，并于基板上形成第一图案化导电层。然后，于基板上依序形成第一介电层以及半导体层，以覆盖住第一图案化导电层。之后，图案化半导体层，以形成多个沟道层。然后，于第一介电层上形成第二图案化导电层，其中部分第二图案化导电层覆盖于沟道层上。之后，于第一介电层上形成第二介电层，以覆盖于沟道层及第二图案化导电层上，并且图案化第一介电层与第二介电层，以同时形成具有多个第一接触窗的栅绝缘层以及具有多个第二接触窗的保护层。最后，于保护层上形成多个像素电极以及多条导线，其中像素电极与部分第二图案化导电层电性连接，而导线透过第一接触窗与第二接触窗来连接部分第二图案化导电层与部分第一图案化导电层。

本发明又提出一种有源器件阵列基板的制作方法，其包括下列的步骤：首先，提供基板，并且于基板上形成第一导电层。然后，以第一光掩模为屏蔽图案化第一导电层。之后，于基板上依序形成第一介电层以及半导体层，以覆盖第一图案化导电层。接着，以第二光掩模为屏蔽图案化半导体层及第一介电层，以形成多个沟道层以及具有多个第一接触窗的栅绝缘层。然后，于栅绝缘层上形成第二导电层，以覆盖沟道层，且部分的第二导电层透过第一接触窗与部分的第一图案化导电层电性连接。之后，以第三光掩模为屏蔽图案化第二导电层，再于栅绝缘层上形成保护层，以覆盖图案化的第二导电层。接着，以第四光掩模为屏蔽以在保护层中形成多个第二接触窗。之后，于保护层上形成第三导电层，其中部分的第三导电层透过第二接触窗与部分的图案化的第二导电层电性连接。最后，以第五光掩模为屏蔽图案化第三导电层。

本发明另提出一种有源器件阵列基板，其包括基板、第一图案化导电层、栅绝缘层、多个沟道层、第二图案化导电层、保护层、多个像素电极、以及多条导线。其中，第一图案化导电层配置于基板上，且第一图案化导电层包括多条扫描配线、多个与扫描配线连接的栅极以及多条第一辅助导线。栅绝缘层配置于基板上，其中栅绝缘层覆盖于第一图案化导电层上，且栅绝缘层具有多个第一接触窗。另外，沟道层与第二图案化导电层皆配置于栅绝缘层上，其中第二图案化导电层包括多条数据配线、多个源极/漏极以及多条第二辅助导线，而数据配线位于第一辅助导线上方，且第二辅助导线位于扫描配线上方。此外，保护层配置于栅绝缘层上，其中保护层覆盖于第二图案化导电层上，且具有多个第二接触窗。像素电极配置于保护层上，且像素电极透过部分第二接触窗与部分第二图案化导电层电性连接。导线配置于保护层上，其中导线透过第一接触窗以及部分第二接触窗来连接部分第二图案化导电层与部分第一图案化导电层。

在实施例中，第一辅助导线的轮廓凸出于数据配线。

在实施例中，扫描配线的轮廓凸出于第二辅助导线。

本发明更提出一种光掩模，其具有透光区、遮光区以及半透光区。其中，遮光区面积与光掩模总面积的比为X，且0＜X≤5％。透光区面积与光掩模总面积的比为Y，且0＜Y≤1％。

综上所述，本发明的有源器件阵列基板及其制作方法，可有效地节省有源器件阵列基板的工艺成本，并且通过辅助导线来降低扫描配线与数据配线的阻值。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并配合所附图式，作详细说明如下。

附图说明

图1绘示为本发明第一实施例的有源器件阵列基板的示意图。

图2A～图10A绘示为图1中沿着I-I’剖面的有源器件阵列基板制作流程图。

图2B～图10B绘示为图1中沿着II-II’剖面的有源器件阵列基板制作流程图。

图5’A～图5’B绘示为第二实施例的图案化半导体层的示意图。

图6’A～图’6B绘示为第二实施例的图案化半导体层以及第一介电层的示意图。

图11A、11B绘示为本发明第三实施例的有源器件阵列基板以第一光掩模进行曝光的示意图。

图12A、12B绘示为本发明第三实施例的有源器件阵列基板以第二光掩模进行曝光的示意图。

图13绘示为本发明第四实施例的有源器件阵列基板的示意图。

图14A～20A依序绘示为沿着图13中III-III’剖面的有源器件阵列基板的制作流程图。

图14B～20B依序绘示为沿着图13中IV-IV’剖面的有源器件阵列基板的制作流程图。

【主要元件符号说明】

100、300：有源器件阵列基板    110、310：基板

120、320：第一图案化导电层    122、322：扫描配线

124、324：第一辅助导线        130、330：第一介电层

132、332：栅绝缘层            132a、332a：第一接触窗

133：光刻胶材料层             134：第一图案化光刻胶层

134a：第一开口                134b：主体

134c：凸起部                  136、136’：第二图案化光刻胶层

140、340：半导体层            142、342：沟道层

150、350：第二图案化导电层    152、352：数据配线

154、354：第二辅助导线        360：第二介电层

162、362：保护层              162a、362a：第二接触窗

170、370：像素电极            180、280：第一光掩模

182：透光区                   184：遮光区

186：半遮光区                 290：第二光掩模

282：第一透光区               284：第一遮光区

292：第二透光区               294：第二遮光区

380：导线                     A：开口

G：栅极      S：源极          D：漏极

具体实施方式

第一实施例

图1绘示为本发明第一实施例的有源器件阵列基板的示意图，图2A～图10A绘示为图1中沿着I-I’剖面的有源器件阵列基板制作流程图，而图2B～图10B绘示为图1中沿着II-II’剖面的有源器件阵列基板制作流程图。

请参考图1、图2A与图2B，首先提供基板110，并于基板110上形成第一图案化导电层120，此第一图案化导电层120包括扫描配线122、第一辅助导线124以及栅极G(如图1所示)。然后，于基板上110依序形成第一介电层130以及半导体层140，以覆盖住第一图案化导电层120。之后，于半导体层140上全面性地形成光刻胶材料层133(如图2A及2B所示)。本实施例中，第一介电层130的材质例如为氧化硅、氮化硅或是其他介电材料。

接着请参照图1、图3A与图3B，以第一光掩模180为屏蔽对光刻胶材料层133进行曝光(如图3A及3B所示)。在本实施例中，用以对光刻胶材料层133进行曝光的第一光掩模180具有透光区182、遮光区184以及半透光区186，其中遮光区184与第一光掩模180的面积比为X，而透光区182与第一光掩模180的面积比为Y，且0＜X≤5％、0＜Y≤1％，其余部分则为半透光区186。因此，由图3A与图3B可知，透光区182下方的光刻胶材料层133完全被曝光，遮光区184下方的光刻胶材料层133完全不被曝光，而半透光区186下方的光刻胶材料层133则是部分被曝光。

接着请参照图1、图4A与图4B，在光刻胶材料层133被曝光之后，对光刻胶材料层133进行显影，以形成第一图案化光刻胶层134。由图1、图4A及4B可知，第一图案化光刻胶层134包括具有多个第一开口134a的主体134b以及多个位于主体134b上的凸起部134c。值得注意的是，第一图案化光刻胶层134的凸起部134c位于栅极G上方。

接着请参照图1、图5A与图5B，以第一图案化光刻胶层134为屏蔽，图案化半导体层140以及第一介电层130，以形成具有多个第一接触窗132a的栅绝缘层132。由图5A及5B可知，在形成栅绝缘层132的同时，半导体层140中亦形成有多个对应于第一开口134a的开口A。在本实施例中，半导体层140以及第一介电层130例如是通过蚀刻工艺来将其图案化。

接着请参照图1、图6A与图6B，移除部分的第一图案化光刻胶层134，以形成暴露出部分半导体层140的第二图案化光刻胶层136。在本实施例中，移除第一图案化光刻胶层134的方法例如是等离子灰化。然后，再以第二图案化光刻胶层136为屏蔽，图案化半导体层140，以于栅绝缘层132上形成多个沟道层142(绘示于图7A)。之后，再将第二图案化光刻胶层136移除。如上述，半导体层140例如是通过蚀刻工艺将其图案化。

请参照图1、图7A与图7B，在移除第二图案化光刻胶层136之后，接着于栅绝缘层132上形成第二图案化导电层150，其中部分的第二图案化导电层150覆盖于沟道层142上，而部分的第二图案化导电层150透过第一接触窗132a与部分的第一图案化导电层120电性连接。更详细地来说，第二图案化导电层150包括覆盖于沟道层142上的源极S与漏极D、透过第一接触窗132a与第一辅助导线124电性连接的数据配线152以及与扫描配线122电性连接的第二辅助导线154，如图1所示。

请参照图1、图8A与图8B，在形成第二图案化导电层150之后，接着形成保护层162，以覆盖于沟道层142及第二图案化导电层150上，如图8A及8B所示。本实施例中，保护层162的材质例如为氧化硅、氮化硅或是其他介电材料。

接着请参照图1、图9A与图9B，为了使第二图案化导电层150(漏极D)能够与后续形成的像素电极170(绘示于图10A)电性连接，本实施例会于保护层162中形成多个第二接触窗162a。

最后请参照图1、图10A与图10B，在第二接触窗162a制作完成之后，接着于保护层162上形成多个与漏极D电性连接的像素电极170。在本实施例中，像素电极170可为透明导电材料，如铟锡氧化物(ITO)、铟锌氧化物(IZO)等，或是具有光反射特性的导电材料，如金属。

综上所述，本实施例的有源器件阵列基板的制作方法是以同一道光掩模工艺同时形成沟道层以及使部分第一图案化导电层与部分第二图案化导电层电性相连的接触窗。因此，本发明的有源器件阵列基板的制作方法可以减少一道光掩模工艺，进而减少成本。

第二实施例

本实施例的有源器件阵列基板100的制作方法与第一实施例相类似，故此处仅针对两个实施例的差异处进行说明。值得注意的是，在本实施例与第一实施例中，相同的标号代表相同或相似的构件(膜层)，因此本实施例于此便不再重述。

与第一实施例不同的是，在本实施例中，图案化第一介电层以及半导体层的方法是先在半导体层140上形成多个开口，然后再图案化第一介电层130以及半导体层140，以同时形成栅绝缘层132与沟道层142。以下将配合图示针对第一介电层以及半导体层的图案化过程作详细说明。

请参照图1、图5A’与图5B’，以第一图案化光刻胶层134为屏蔽，图案化半导体层140，以在半导体层140中形成多个对应于第一开口134a的第二开口A。然后，移除部分的第一图案化光刻胶层134以形成第二图案化光刻胶层136’，且第二图案化光刻胶层136’暴露出部分的半导体层140。在本实施例中，半导体层140例如是通过蚀刻工艺来将其图案化，而移除部分第一图案化光刻胶层134的方法例如是等离子灰化。

接着请参照图1、图6A’与图6B’，再以第二图案化光刻胶层136’为屏蔽，图案化第一介电层130以及半导体层140，以使第一介电层130以及半导体层140分别形成具有多个132a的栅绝缘层132以及多个沟道层142。之后，再将第二图案化光刻胶层136’移除。承上述，第一介电层130以及半导体层140例如是通过蚀刻工艺将其图案化，而移除部分第二图案化光刻胶层136’的方法例如是等离子灰化或利用光刻胶剥离剂(stripper)去除。

第三实施例

本实施例的有源器件阵列基板100的制作方法与第一实施例相类似，故此处仅针对两个实施例的差异处进行说明。值得注意的是，在本实施例与第一实施例中，相同的标号代表相同或相似的构件(膜层)，因此本实施例于此便不再重述。

与第一实施例不同的是，在本实施例中，用以图案化半导体层以及第一介电层的光刻胶材料层133经过二次曝光工艺所形成，换言之，光刻胶材料层133的曝光过程总共使用了两种遮光图案不同的光掩模。以下将针对光刻胶材料层133的曝光过程作详细的说明。

请参考图11A及11B，在半导体层140上全面性地形成光刻胶材料层133之后，先使用第一光掩模280对光刻胶材料层133进行曝光。本实施例中，第一光掩模280具有对应于第一开口134a的第一透光区282以及第一遮光区284。值得注意的是，在以第一光掩模280对光刻胶材料层133进行曝光的步骤中，所使用的光源强度足以将第一透光区282下方的光刻胶材料层133完全曝光。

接着请参考图12A及12B，在进行上述第一阶段的曝光之后，接着以第二光掩模290为屏蔽对光刻胶材料层133进行二次曝光，其中第二光掩模290具有第二透光区292以及第二遮光区294，且经由第二遮光区294所对应曝出的光刻胶材料层133将在之后使半导体层140图案化形成多个沟道层142(绘示于图7A)。值得注意的是，在以第二光掩模290对光刻胶材料层133进行二次曝光的步骤中，所使用的光源强度仅能够让第二透光区292下方的光刻胶材料层133部分曝光。换言之，在本实施例中，以第二光掩模290为屏蔽对光刻胶材料层133进行曝光时的曝光量会小于以第一光掩模280为屏蔽对光刻胶材料层133进行曝光时的曝光量，因此在对光刻胶材料层133进行显影之后，便可制作出厚度不同的第一图案化光刻胶层134(如图4A及图4B所绘示)。

当然，第一光掩模280与第二光掩模290的曝光工艺顺序也可以互换。也就是说，可以先以第二光掩模290对光刻胶材料层133进行第一次的曝光。然后，再以第一光掩模280对光刻胶材料层133进行第二次的曝光。

综上所述，本实施例虽使用了两个不同的光掩模对光刻胶材料层133进行曝光，但半导体层以及第一介电层的图案化工艺仅需做一次上光刻胶、显影、蚀刻、去光刻胶等程序，故相较于习知的六道光掩模工艺，仍可以节省成本。

第四实施例

图13绘示为本发明第四实施例的有源器件阵列基板的示意图，图14A～20A依序绘示为沿着图13中III-III’剖面的有源器件阵列基板的制作流程图，图14B～20B依序绘示为沿着图13中IV-IV’剖面的有源器件阵列基板的制作流程图。

请参考图13、图14A及图14B，首先提供基板310，并于基板310上形成第一图案化导电层320，如图14A及14B所示。其中，第一图案化导电层320包括扫描配线322、栅极G以及第一辅助导线324。

接着请参考图13、图15A及图15B，于基板310上依序形成第一介电层330以及半导体层340，且第一介电层330覆盖住第一图案化导电层320。

之后请参考图13、图16A及图16B，图案化半导体层330以在基板310上形成多个沟道层342。在本实施例中，半导体层330例如是通过蚀刻工艺来将其图案化。

然后请参考图13、图17A及图17B，于第一介电层330上形成第二图案化导电层350，且部分的第二图案化导电层350覆盖于沟道层342上。值得注意的是，第二图案化导电层350包括数据配线352、第二辅助导线354、覆盖于沟道层342上的源极S以及漏极D，其中第二辅助导线354配置于扫描配线322的上方(如图13所示)。

之后请参考图13、图18A及图18B，于第一介电层330上形成第二介电层360，其中第二介电层360会覆盖沟道层342及第二图案化导电层350。在本实施例中，第二介电层360的材质例如为氧化硅、氮化硅或是其他介电材料。

然后请参考图13、图19A及图19B，图案化第一介电层330与第二介电层360，以使图案化后的第一介电层330形成具有多个第一接触窗332a的栅绝缘层332，而图案化后的第二介电层360形成具有多个第二接触窗362a的保护层362。在本实施例中，第一介电层320以及第二介电层360例如是通过蚀刻工艺来将其图案化。

最后请参考图13、图20A及图20B，于保护层362上形成多个像素电极370以及多条导线380，其中像素电极370与漏极D电性连接，而导线380透过第一接触窗332a与第二接触窗362a来连接部分第二图案化导电层350与部分第一图案化导电层320。在本实施例中，像素电极370与导线38可为透明导电材料，如铟锡氧化物(ITO)、铟锌氧化物(IZO)等，或是具有光反射特性的导电材料，如金属。

更具体地来说，在本实施例的有源器件阵列基板300中，数据配线352是通过导线380与第一辅助导线322电性连接，而第二辅助导线352亦是通过导线380与扫描配线322电性相连，以降低导线的阻值。值得注意的是，在本实施例中，像素电极370与导线380是在同一光掩模工艺中形成的。也就是说，不需要以额外的一道光掩模工艺来制作使第一图案化金属层320与第二图案化金属层350电性相连的导线380，因此可以减少有源器件阵列基板的一道光掩模工艺，以节省制作成本。

综上所述，使用本发明的光掩模、有源器件阵列基板及其制作方法至少具有下列优点：

一、使用一道光掩模同时形成沟道层以及使第一图案化导电层与第二图案化导电层电性相连的接触窗，以较习知减少一道光掩模工艺，节省工艺成本。

二、在光掩模工艺中通过曝光量的控制，使半导体层以及第一介电层的图案化工艺仅需做一次上光刻胶、显影、蚀刻、去光刻胶等程序，节省工艺成本。

三、在同一光掩模工艺中，同时在保护层以及栅绝缘层中形成接触窗，并且在有源器件阵列基板的最后一道光掩模工艺形成像素电极时，同时将像素电极的材料填入接触窗中，以使第一辅助导线与数据配线电性连接、扫描配线与第二辅助导线电性连接，以降低数据配线与扫描配线的阻值，并且减少工艺光掩模数，达到节省工艺成本的功效。

虽然本发明已以优选实施例揭露如上，然其并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (14)

1.一种有源器件阵列基板的制作方法，包括：

提供基板；

于该基板上形成第一图案化导电层；

于该基板上依序形成第一介电层以及半导体层，以覆盖住该第一图案化导电层；

图案化该半导体层以及该第一介电层，以同时形成多个沟道层以及具有多个第一接触窗的栅绝缘层；

于该栅绝缘层上形成第二图案化导电层，其中部分该第二图案化导电层覆盖于该多个沟道层上，且部分该第二图案化导电层透过该多个第一接触窗与部分该第一图案化导电层电性连接；

于该栅绝缘层上形成具有多个第二接触窗的保护层，以覆盖于该多个沟道层及该第二图案化导电层上；以及

于该保护层上形成多个与该第二图案化导电层电性连接的像素电极。

2.如权利要求1的有源器件阵列基板的制作方法，更包括于该半导体层上形成第一图案化光刻胶层，其中该第一图案化光刻胶层包括具有多个第一开口的主体以及多个位于该主体上的凸起部。

3.如权利要求2的有源器件阵列基板的制作方法，其中该第一图案化光刻胶层的形成方法包括：

于该半导体层上全面性形成光刻胶材料层；

以第一光掩模为屏蔽，对该光刻胶材料层进行曝光，其中该第一光掩模具有对应于该多个第一开口的透光区、对应于该多个凸起部的遮光区以及半透光区；以及

对该光刻胶材料层进行显影。

4.如权利要求2的有源器件阵列基板的制作方法，其中该第一图案化光刻胶层的形成方法包括：

于该半导体层上全面性形成光刻胶材料层；

提供第一光掩模以及第二光掩模，其中该第一光掩模具有对应于该多个第一开口的第一透光区以及第一遮光区，且该第二光掩模具有第二透光区以及对应于该多个沟道层的第二遮光区；

分别以该第一光掩模以及该第二光掩模为屏蔽，对该光刻胶材料层进行曝光，其中以该第二光掩模为屏蔽进行曝光的曝光量小于以该第一光掩模为屏蔽进行曝光的曝光量；以及

对该光刻胶材料层进行显影。

5.如权利要求2的有源器件阵列基板的制作方法，其中图案化该半导体层以及该第一介电层的方法包括：

以该第一图案化光刻胶层为屏蔽，图案化该半导体层以及该第一介电层，以形成该栅绝缘层；

移除部分该第一图案化光刻胶层，以形成暴露出部分该半导体层的第二图案化光刻胶层；

以该第二图案化光刻胶层为屏蔽，图案化该半导体层，以于该栅绝缘层上形成多个沟道层，其中该多个凸起部位于该多个沟道层上方；以及

移除该第二图案化光刻胶层。

6.如权利要求5的有源器件阵列基板的制作方法，其中移除部分该第一图案化光刻胶层的方法包括等离子灰化。

7.如权利要求2的有源器件阵列基板的制作方法，其中图案化该半导体层以及该第一介电层的方法包括：

以该第一图案化光刻胶层为屏蔽，图案化该半导体层，以于该半导体层中形成多个对应于该多个第一开口的第二开口；

移除部分该第一图案化光刻胶层，以形成暴露出部分该半导体层的第二图案化光刻胶层；

以该第二图案化光刻胶层为屏蔽，图案化该半导体层以及该第一介电层，以同时形成该多个沟道层与该栅绝缘层，其中该多个凸起部位于该多个沟道层上方；以及

移除该第二图案化光刻胶层。

8.如权利要求7的有源器件阵列基板的制作方法，其中移除部分该第一图案化光刻胶层的方法包括等离子灰化。

9.一种有源器件阵列基板的制作方法，包括：

提供基板；

于该基板上形成第一图案化导电层；

于该基板上依序形成第一介电层以及半导体层，以覆盖住该第一图案化导电层；

图案化该半导体层，以形成多个沟道层；

于该第一介电层上形成第二图案化导电层，其中部分该第二图案化导电层覆盖于该多个沟道层上；

于该第一介电层上形成第二介电层，以覆盖于该多个沟道层及该第二图案化导电层上；

图案化该第一介电层与该第二介电层，以同时形成具有多个第一接触窗的栅绝缘层以及具有多个第二接触窗的保护层；以及

于该保护层上形成多个像素电极以及多条导线，其中该多个像素电极与部分该第二图案化导电层电性连接，而该多个导线透过该多个第一接触窗与该多个第二接触窗来连接部分该第二图案化导电层与部分该第一图案化导电层。

10.一种有源器件阵列基板，包括：

基板；

第一图案化导电层，配置于该基板上，其中该第一图案化导电层包括多条扫描配线、多个与该多个扫描配线连接的栅极以及多条第一辅助导线；

栅绝缘层，配置于该基板上，其中该栅绝缘层覆盖于该第一图案化导电层上，且具有多个第一接触窗；

多个沟道层，配置于该栅绝缘层上；

第二图案化导电层，配置于该栅绝缘层上，其中该第二图案化导电层包括多条数据配线、多个源极/漏极以及多条第二辅助导线，而该多个数据配线位于该多个第一辅助导线上方，且该多个第二辅助导线位于该多个扫描配线上方；

保护层，配置于该栅绝缘层上，其中该保护层覆盖于该第二图案化导电层上，且具有多个第二接触窗；

多个像素电极，配置于该保护层上，其中该多个像素电极透过部分该多个第二接触窗与部分该第二图案化导电层电性连接；以及

多条导线，配置于该保护层上，其中该多个导线透过该多个第一接触窗以及部分该多个第二接触窗来连接部分该第二图案化导电层与部分该第一图案化导电层。

11.如权利要求10的有源器件阵列基板，其中该多个第一辅助导线的轮廓凸出于该多个数据配线。

12.如权利要求10的有源器件阵列基板，其中该多个扫描配线的轮廓凸出于该多个第二辅助导线。

13.一种有源器件阵列基板的制作方法，包括：

提供基板；

于该基板上形成第一导电层；

利用第一光掩模以图案化该第一导电层；

于该基板上依序形成第一介电层以及半导体层，以覆盖该第一图案化导电层；

利用第二光掩模以图案化该半导体层及该第一介电层，以形成多个沟道层以及具有多个第一接触窗的栅绝缘层；

于该栅绝缘层上形成第二导电层，以覆盖该多个沟道层，且部分该第二导电层透过该多个第一接触窗与部分该第一图案化导电层电性连接；

利用第三光掩模以图案化该第二导电层；

于该栅绝缘层上形成保护层，以覆盖该图案化的第二导电层；

利用第四光掩模以在该保护层中形成多个第二接触窗；

于该保护层上形成第三导电层，其中，部分该第三导电层透过该多个第二接触窗与部分该图案化的第二导电层电性连接；以及

利用第五光掩模以图案化该第三导电层。

14.一种光掩模，具有透光区、遮光区以及半透光区，其中该遮光区面积与该光掩模总面积的比为X，而该透光区面积与该光掩模总面积的比为Y，且0＜X≤5％，0＜Y≤1％。

Images