CN101477989B - 薄膜晶体管基板及其制造方法 - Google Patents

Abstract

一种薄膜晶体管基板，其包括一显示区、一栅极端子区、一数据端子区、一绝缘基底、一栅极、一像素电极、一栅极线、一栅极绝缘层图案、一半导体层图案、一源极、一漏极、一栅极端子及一导电保护层图案。栅极及像素电极设置在绝缘基底的显示区。栅极绝缘层图案设置在栅极及其两侧的绝缘基底上和栅极线及其两侧的绝缘基底上。半导体层图案位于栅极对应的栅极绝缘层图案表面。源极及漏极相对设置在半导体层图案上且与半导体层图案部分交叠，漏极与像素电极电连接。栅极端子位于栅极端子区的栅极线对应的栅极绝缘层图案上，并通过一连接孔与栅极线相连接。导电保护层图案覆盖源极、漏极及栅极端子。该薄膜晶体管基板的制造成本较低。

Description

薄膜晶体管基板及其制造方法

技术领域

本发明涉及一种薄膜晶体管基板及其制造方法。

背景技术

目前，液晶显示器逐渐取代传统阴极射线管(Cathode Ray Tube，CRT)显示器，而且，由于液晶显示器具有轻、薄、体积小等特点，使其非常适合应用于桌上型计算机、笔记本电脑、个人数字助理(Personal Digital Assistant，PDA)、移动电话、电视及多种办公自动化与视听设备中。液晶面板是其主要组件，其一般包括一薄膜晶体管基板、一彩色滤光片基板及一夹于该薄膜晶体管基板与该彩色滤光片基板之间的液晶层。

请参阅图1，是一种现有技术的薄膜晶体管基板的部分剖面示意图。在该薄膜晶体管基板10上定义一数据端子区110、一显示区120及一栅极端子区130。该显示区120位于该薄膜晶体管基板10的中央区域，该数据端子区110及该栅极端子区130分别位于该显示区120外围的相邻两边缘处。该薄膜晶体管基板10包括一基底101、一栅极111、一电容电极112、一数据端子(source pad)113及一栅极端子(gate pad)114、一栅极绝缘层102、一非晶硅图案103、一掺杂非晶硅图案104、一源极115、一漏极116、一钝化层105、一第一连接孔a、一第二连接孔b、两个第三连接孔c1、c2、一第四连接孔d、一像素电极108、一第一透明导电层109，一第二透明导电层106及一第三透明导电层107。

该数据端子113、该栅极端子114是与外部驱动电路(图未示)相连接的端子部，两者分别形成在该数据端子区110与栅极端子区130对应的基底101上。该栅极111及该电容电极112间隔形成在该显示区120的基底101上。该栅极绝缘层102覆盖该栅极111、该电容电极112、该数据端子113、该栅极端子114及该基底101。该非晶硅图案103形成在与该栅极111对应的栅极绝缘层102的表面。该掺杂非晶硅图案104覆盖非晶硅图案103表面，并在该栅极111对应处形成一开口e。该源极115与该漏极116相对设置在该开口e两侧的掺杂非晶硅图案104表面并与该栅极绝缘层102部分交叠。该钝化层105覆盖具有该栅极绝缘层102、该源极115及该漏极116的基底101上。该第一连接孔a及该第二连接孔b分别贯穿该源极115、该漏极116对应处的该钝化层105，从而暴露出部分源极115与部分漏极116。该第三连接孔c1、c2及该第四连接孔d贯穿该钝化层105与栅极绝缘层102，从而暴露出部分数据端子113及部分栅极端子114。

该第一透明导电层109覆盖该数据端子区110与该显示区120对应的钝化层105，并填充该第一连接孔a及该第三连接孔c1，从而使该源极115通过该第一连接孔a及该第三连接孔c1与该数据端子113电连接。该像素电极108形成在该显示区120对应的部分钝化层105上，并通过该第二连接孔b与该漏极116相连接。该电容电极112及该像素电极108与夹于其间的该栅极绝缘层102及该钝化层105形成一存储电容。该第二透明导电层106覆盖该数据端子区110对应的钝化层105，并填充该第三连接孔c2与该数据端子113相连接，其用于保护该数据端子113的金属材料以防止其氧化及泄漏，也用于实现外部数据驱动芯片(图未示)与该数据端子113的电连接。该第三透明导电层107覆盖该栅极端子区130对应的钝化层105，并填充该第四连接孔d与该栅极端子114相连接，其用于保护该栅极端子114的金属材料以防止其氧化及泄漏，也用于实现外部扫描驱动芯片(图未示)与该栅极端子114的电连接。

该薄膜晶体管基板10是通过五道掩膜工艺形成，其主要步骤包括在第一道掩膜工艺形成该栅极111、该电容电极112、该栅极端子113及该数据端子114。在第二道掩膜工艺形成该非晶硅图案103及该掺杂非晶硅图案104。在第三道掩膜工艺形成该源极115及该漏极116。在第四道掩膜工艺形成该第一接触孔a、该第二接触孔b、该第三接触孔c1、c2及该第四接触孔d。在第五道掩膜工艺形成该像素电极108、该第一透明导电层109、该第二透明导电层106及该第三透明导电层107。

然而，由于各道掩膜所形成结构图案各不相同，因此该薄膜晶体管基板10的五道掩膜工艺需要利用五个不同图案的掩膜，而掩膜设计复杂且成本较高，则该薄膜晶体管基板10的制造成本较高。

发明内容

为了解决现有技术薄膜晶体管制造工艺复杂、制造成本高的问题，有必要提供一种制造工艺简单、成本较低的薄膜晶体管基板。

另外，也有必要提供一种制造工艺简单、成本较低的薄膜晶体管基板制造方法。

一种薄膜晶体管基板，其包括一显示区、一栅极端子区及一数据端子区，该栅极端子区及该数据端子区分别位于该显示区外围的相邻两边缘处。该薄膜晶体管基板进一步包括一绝缘基底、一栅极、一像素电极、一栅极线、一栅极绝缘层图案、一半导体层图案、一源极、一漏极及一栅极端子。在显示区，该栅极及该像素电极间隔设置在该绝缘基底表面，该栅极线与该栅极相连接。该栅极绝缘层图案设置在该栅极及其两侧的绝缘基底上和该栅极线及其两侧的绝缘基底上。该半导体层图案位于该栅极对应的栅极绝缘层图案表面。该源极及该漏极相对设置在该半导体层图案上且与该半导体层图案部分交叠，该漏极与该像素电极电连接。该栅极端子位于该栅极端子区的该栅极线对应的栅极绝缘层图案上，并通过一连接孔与该栅极线相连接。该薄膜晶体管基板还包括一导电保护层图案，其覆盖该源极、该漏极及该栅极端子。

一种薄膜晶体管基板制造方法，其包括如下步骤：提供一绝缘基底；在该绝缘基底上形成像素电极；在该绝缘基底上形成一栅极及一栅极线，该栅极与该像素电极间隔设置，该栅极与该栅极线相连接；在该绝缘基底及该栅极表面形成一栅极绝缘层图案，在该栅极对应的栅极绝缘层表面上形成一半导体层，并在该栅极线对应的栅极绝缘层中形成一连接孔；在该栅极绝缘层图案、该半导体层、该像素电极及该栅极线上沉积一第二金属层，利用一第四掩膜进行黄光刻蚀工艺处理该第二金属层及该半导体层，进而在该栅极线对应的栅极绝缘层上形成一栅极端子，该栅极端子通过该连接孔与该栅极线接触，在该半导体层上形成一沟槽及与该沟槽部分交叠的一源极及一漏极，且该漏极与该像素电极部分交叠；在该栅极绝缘层、该源极、该漏极、该非晶硅图案、该像素电极、该栅极端子及该数据端子上沉积一透明导电保护层，利用该第四掩膜进行黄光刻蚀处理该透明导电保护层，进而在该源极、该漏极及该栅极端子上形成一透明导电保护层图案。

相较于现有技术，本发明薄膜晶体管基板制造方法形成导电保护层图案与形成源极、漏极、半导体层、栅极端子及数据端子是使用同一掩膜，较现有技术节省一道掩膜，其制造工艺较简单，且降低了其制造成本。

附图说明

图1是现有技术的薄膜晶体管基板的剖面示意图。

图2是本发明的薄膜晶体管基板的部分平面示意图。

图3是图2所示薄膜晶体管基板沿IV A-IV A、IV B-IV B、IV C-IV C方向的剖面放大示意图。

图4是薄膜晶体管基板制造方法的流程图。

图5至图12是图4所示的薄膜晶体管基板的制造方法的各主要步骤的结构示意图。

具体实施方式

请参阅图2，是本发明薄膜晶体管基板一较佳实施方式的部分平面示意图。该薄膜晶体管基板20包括一显示区210及一端子区220，该端子区220位于该显示区210的外围。该显示区210包括多条相互平行的栅极线211、多条数据线212及多条公共线213。该多条栅极线211与该多条数据线212垂直绝缘相交，从而界定多个像素单元214。

每一像素单元214包括一薄膜晶体管215、一储存电容216及一像素电极217。该薄膜晶体管215设置在该栅极线211与该数据线212相交处，其包括一栅极2151、一源极2152及一漏极2153。该栅极2151与该栅极线211相连接，该源极2152与该数据线212相连接，该漏极2153与该像素电极217相连接。该公共线213位于相邻两栅极线211之间且与该像素电极217部分交叠，交叠处形成该储存电容216。

该端子区220包括多个栅极端子区221与多个数据端子区222。该栅极端子区221包括一栅极端子2211及一连接孔2A，该栅极端子2211通过该连接孔2A与该栅极线211相接触。一栅极驱动信号通过外部扫描驱动芯片(图未示)调整后再经由该栅极端子2211传输至该栅极线211。

该数据端子区222包括一数据端子2221，该数据端子2221与该数据线212相连接，且通过一外部数据驱动芯片(图未示)调整后的画面显示信号通过该数据端子2221传输到该数据线212，从而控制该像素单元214的画面显示。

请一并参阅图3，是该薄膜晶体管基板20分别沿IV A-IV A、IVB-IV B、IV C-IV C方向的剖面放大示意图。该薄膜晶体管基板20进一步包括一绝缘基底201、一栅极绝缘层图案202、一非晶硅图案203、位于该非晶硅图案203两侧的掺杂非晶硅图案204及一透明导电保护层图案205。该栅极2151及该像素电极217间隔设置在该显示区210相对应的该绝缘基底201上。该栅极绝缘层图案202覆盖该栅极2151及该绝缘基底201。该非晶硅图案203设置在该栅极2151对应的栅极绝缘层图案202表面，该掺杂非晶硅图案204设置在该非晶硅图案203表面并具有一沟槽e。该源极2152及漏极2153分别设置在该沟槽e两侧的掺杂非晶硅图案204表面上，且该漏极2153与该像素电极217电连接。

该数据端子2221位于该数据端子区222的栅极绝缘层图案202表面，并与该数据线212相连接。该栅极线211延伸到该栅极端子区221对应的该绝缘基底201上，通过该连接孔2A与该栅极端子2211电连接。该透明导电保护层图案205完全覆盖该源极2152、该漏极2153、该数据端子2221及该栅极端子2211，以防止该层金属泄漏及被腐蚀。

此外，在该薄膜晶体管基板20的边缘区域(图未示)也设置有多个外围功能电路(图未示)，如一种用于修补栅极线的修补线，该修补线与该栅极具有一结点，当该栅极线与该栅极断路时，信号可依次通过该修补线及该结点传输到相应栅极上。其中，该修补线与该栅极之间利用一介电层相绝缘，则该结点处的修补线与该栅极也可采用一连接孔实现电连接，即如同该栅极端子2211与该栅极线211的连接方式。其余功能电路，如检测电路的结点也可以为此结构。

请一并参阅图4至图12，图4是该薄膜晶体管基板20的制造方法的流程图。图5至图12是该薄膜晶体管基板20制造方法的各主要步骤的结构示意图。该薄膜晶体管基板20的制造方法的具体步骤如下：

步骤S20，形成一像素电极217：

请参阅图5，提供一绝缘基底201，该绝缘基底201可以是玻璃、石英或者陶瓷等绝缘材料。在该绝缘基底201上沉积一透明导电层，该透明导电层的材料可以为氧化铟锡(Indium Tin Oxide，ITO)或氧化铟锌(Indium Zinc Oxide，IZO)。再在该透明导电层上沉积一第一光致抗蚀剂层(图未示)，以一第一掩膜(图未示)对该第一光致抗蚀剂层曝光，再显影曝光后的第一光致抗蚀剂层，然后以该剩余第一光致抗蚀剂层为屏蔽刻蚀该透明导电层，进而在该显示区210中形成如图6所示的该像素电极217，并移除剩余光致抗蚀剂材料。

步骤S21，形成栅极2151与栅极线211：

请一并参阅图6，在该绝缘基底201及该像素电极217上沉积一第一金属层(图未示)，该第一金属层的材料可为铝是金属、钼、铬、钽或铜。在该第一金属层上沉积一第二光致抗蚀剂层(图未示)，利用一第二掩膜(图未示)对该第二光致抗蚀剂层进行曝光，再显影曝光后的第二光致抗蚀剂层，并以该剩余第二光致抗蚀剂层为屏蔽刻蚀该第一金属层，进而分别在该显示区210及该栅极端子区221中形成如图6所示的该栅极2151及该栅极线211，并移除剩余光致抗蚀剂材料。

步骤S22，形成栅极绝缘层202a、非晶硅层203a、掺杂非晶硅层204a及第三光致抗蚀剂图案：

请一并参阅图7，在该绝缘基底201、该栅极2151、该栅极线211及该像素电极217上，利用化学气相沉积(Chemical VaporDeposition，CVD)形成氮化硅(SiNx)的方法构成一覆盖上述结构的栅极绝缘层202a；再在该栅极绝缘层202a上形成一非晶硅层203a；并进行一道掺杂工艺，对该非晶硅层203a进行掺杂，进而在该非晶硅层203a的上表面形成一掺杂非晶硅层204a。再在该掺杂非晶硅层204a上沉积一第三光致抗蚀剂层206，则该栅极绝缘层202a、该非晶硅层203a及该掺杂非晶硅204a层叠设置。提供一第三掩膜207对准该第三光致抗蚀剂层206，以紫外光线照射该第三光致抗蚀剂层206。该第三掩膜207为狭缝掩膜(Slit Mask)，其包括遮光区207a、狭缝区207b及透光区207c，其中该遮光区207a对应该栅极2151，该透光区207c对应该像素电极217及该栅极端子区221，该狭缝区207b对应该数据端子区222及其余剩余位置。再对该第三光致抗蚀剂层206进行显影，因该遮光区207a、该狭缝区207b及该透光区207c的透光能力依次减弱，从而使该第三光致抗蚀剂层206在曝光显影后形成如图8所示的预定图案，即相应于该狭缝区207b的剩余第三光致抗蚀剂层206b较相应于该遮光区207a的剩余第三光致抗蚀剂层206a的厚度薄，对应于该透光区207c处无第三光致抗蚀剂层206覆盖。

步骤S23，形成栅极绝缘层图案202、非晶硅图案203及连接孔2A：

请一并参阅图9，以剩余第三光致抗蚀剂层206a及206b为屏蔽刻蚀该掺杂非晶硅层204a及该非晶硅层203a，进而形成预定的图案。同时，在刻蚀过程中，也会对该剩余第三光致抗蚀剂层206a、206b进行刻蚀，将厚度较薄的该剩余第三光致抗蚀剂层206b全部刻蚀掉，使该剩余第三光致抗蚀剂层206b相对应的该掺杂非晶硅层204a外露。

再以剩余第三光致抗蚀剂层206a为屏蔽刻蚀该掺杂非晶硅层204a、该非晶硅层203a及该栅极绝缘层202a，使未被该剩余第三光致抗蚀剂层206a覆盖的掺杂非晶硅层204a及非晶硅层203a全部刻蚀掉，形成如图10所示的非晶硅图案203、掺杂非晶硅层204a与栅极绝缘层图案202，其中，该栅极绝缘层图案202覆盖除该像素电极217、该栅极端子区221的栅极线211外的绝缘基底201上，该非晶硅图案203、掺杂非晶硅层204a层叠设置在该栅极2151对应的栅极绝缘层图案202上。同时在该栅极线211上方形成一连接孔2A，并使该像素电极217外露。移除该剩余第三光致抗蚀剂层206a。

步骤S24，形成源极2152、漏极2153、掺杂非晶硅图案204、栅极端子2211及数据端子2221：

请一并参阅图11，在该剩余掺杂非晶硅层204a、该栅极绝缘层图案202、该像素电极217及该栅极线211上沉积一第二金属层(图未示)。该第二金属层的材料可为钽、铝合金、钼、铝或钼钨合金。再在该第二金属层上沉积一第四光致抗蚀剂层(图未示)。以一第四掩膜(图未示)对准该第四光致抗蚀剂层曝光，并显影曝光后的第四光致抗蚀剂层，再以该剩余第四光致抗蚀剂层为屏蔽刻蚀该第二金属层，进而分别在该栅极2151对应的非晶硅图案203上形成如图所示的掺杂非晶硅图案204及一沟槽e，在该沟槽e两侧的掺杂非晶硅图案204表面分别形成该源极2152及漏极2153，在该栅极端子区221形成栅极端子2211及在该数据端子区222形成数据端子2221。该栅极端子2211经由该连接孔2A与该栅极线211相接触。移除剩余光致抗蚀剂材料。

步骤S25，形成透明导电保护层图案205：

请一并参阅图12，在该栅极绝缘层202、该源极2152、该漏极2153、该非晶硅图案203、该像素电极217、该栅极端子2211及该数据端子2221上沉积一透明导电保护层(图未示)。该透明导电保护层的材料为氧化铟锡或氧化铟锌。在该透明导电保护层上沉积一第五光致抗蚀剂层(图未示)。以上述第四道掩膜对准该第五光致抗蚀剂层，利用调整紫外光曝光能量或其它方式照射该第五光致抗蚀剂层，再对该第五光致抗蚀剂层进行显影，形成第五光致抗蚀剂层图案(图未示)。以该剩余第五光致抗蚀剂层为屏蔽刻蚀该透明导电保护层，形成透明导电保护层图案205，该透明导电保护层图案205完全覆盖该源极2152、该漏极2153、该栅极端子2211及该数据端子2221。移除剩余光致抗蚀剂材料，进而形成如图2所示的薄膜晶体管基板20。

相较于现有技术，由于本发明薄膜晶体管基板20的制造方法形成透明导电保护层图案205与形成源极2152、漏极2153、掺杂非晶硅图案204、栅极端子2211及数据端子2221是使用同一掩膜，较现有技术节省一道掩膜，从而降低了该薄膜晶体管基板20的制造成本。

另外，本发明薄膜晶体管基板20的数据端子2221与数据线212直接相连，其间无需通过一透明导电层连接，因此，其画面显示信号传送的损耗减小，准确性较高。

此外，本发明薄膜晶体管基板20的数据端子2221与数据线212之间无需通过连接孔连接，因此，可避免在制造过程中形成连接孔而产生的龟裂不良。

本发明薄膜晶体管基板20也可具有多种变更设计，如：该数据端子区222的数据端子2221也可不与该数据线212直接相连，而是与该栅极线211一起形成在该绝缘基底201上，该数据线212则与该源极2151及该漏极2152一起形成，该数据端子2221通过一连接孔2A与该数据线212电连接。

Claims (10)

1.一种薄膜晶体管基板，其包括一显示区、一栅极端子区及一数据端子区，该栅极端子区及该数据端子区分别位于该显示区外围的相邻两边缘处；该薄膜晶体管基板进一步包括一绝缘基底、一栅极、一像素电极、一栅极线、一栅极绝缘层图案、一半导体层图案、一源极、一漏极及一栅极端子，其特征在于：在显示区，该栅极及该像素电极间隔设置在该绝缘基底表面，该栅极线与该栅极相连接；该栅极绝缘层图案设置在该栅极及其两侧的绝缘基底上和该栅极线及其两侧的绝缘基底上；该半导体层图案位于该栅极对应的栅极绝缘层图案表面；该源极及该漏极相对设置在该半导体层图案上且与该半导体层图案部分交叠，该漏极与该像素电极电连接；该栅极端子位于该栅极端子区的该栅极线对应的栅极绝缘层图案上，并通过一连接孔与该栅极线相连接；该薄膜晶体管基板还包括一导电保护层图案，该导电保护层图案覆盖该源极、该漏极及该栅极端子。

2.如权利要求1所述的薄膜晶体管基板，其特征在于：该薄膜晶体管基板进一步包括一数据端子及一数据线，该数据端子位于该数据端子区的栅极绝缘层图案上，并与该数据线相连接。

3.如权利要求1所述的薄膜晶体管基板，其特征在于：该导电保护层图案的材料为氧化铟锡或氧化铟锌。

4.一种薄膜晶体管基板制造方法，其步骤包括：

提供一绝缘基底；

在该绝缘基底上形成像素电极；

在该绝缘基底上形成一栅极及一栅极线，该栅极与该像素电极间隔设置，该栅极与该栅极线相连接；

在该绝缘基底及该栅极表面形成一栅极绝缘层图案，在该栅极对应的栅极绝缘层表面上形成一半导体层，并在该栅极线对应的栅极绝缘层中形成一连接孔；

在该栅极绝缘层图案、该半导体层、该像素电极及该栅极线上沉积一第二金属层，利用一第四掩膜进行黄光刻蚀工艺处理该第二金属层及该半导体层，进而在该栅极线对应的栅极绝缘层上形成一栅极端子，该栅极端子通过该连接孔与该栅极线接触，在该半导体层上形成一沟槽及与该沟槽部分交叠的一源极及一漏极，且该漏极与该像素电极部分交叠；

在该栅极绝缘层、该源极、该漏极、该非晶硅图案、该像素电极、该栅极端子及该数据端子上沉积一导电保护层，利用该第四掩膜进行黄光刻蚀处理该导电保护层，进而在该源极、该漏极及该栅极端子上形成一导电保护层图案。

5.如权利要求4所述的薄膜晶体管基板制造方法，其特征在于：形成该半导体层、该栅极绝缘层图案及该连接孔的步骤进一步包括：在该绝缘基底、该像素电极、该栅极及该栅极线上沉积一栅极绝缘层及一非晶硅层；掺杂该非晶硅层使其表面形成一掺杂非晶硅层；沉积一光致抗蚀剂层于该掺杂非晶硅层表面，利用一狭缝掩膜对该光致抗蚀剂层曝光及显影，以剩余光致抗蚀剂层为屏蔽对该栅极绝缘层、非晶硅层及掺杂非晶硅层进行刻蚀，进而形成该半导体层、该栅极绝缘层图案及该连接孔。

6.如权利要求5所述的薄膜晶体管基板制造方法，其特征在于：该狭缝掩膜包括一遮光区、一狭缝区及一透光区，该遮光区对应该栅极，该透光区对应该像素电极及该栅极端子，该狭缝区对应该绝缘基板的其余位置。

7.如权利要求6所述的薄膜晶体管基板制造方法，其特征在于：该剩余光致抗蚀剂层包括一厚度较厚的区域及一厚度较薄的区域，该薄膜晶体管基板制造方法进一步包括将未被该剩余光致抗蚀剂层覆盖的掺杂非晶硅层及非晶硅层刻蚀的同时，将厚度较薄区域的剩余光致抗蚀剂全部刻蚀掉的步骤。

8.如权利要求7所述的薄膜晶体管基板制造方法，其特征在于：该薄膜晶体管基板制造方法进一步包括刻蚀未被剩余光致抗蚀剂层覆盖的掺杂非晶硅层、非晶硅层与栅极绝缘层，形成非晶硅图案及形成该栅极线上对应的栅极绝缘层中的连接孔图案的步骤。

9.如权利要求4所述的薄膜晶体管基板制造方法，其特征在于：该薄膜晶体管基板制造方法进一步包括在形成该栅极端子的同时一起形成一数据端子及一数据线，该数据端子与数据线直接相连。

10.如权利要求4所述的薄膜晶体管基板制造方法，其特征在于：该导电保护层的材料为氧化铟锡或氧化铟锌。

Images