CN1992291B - 薄膜晶体管基板及其制造方法 - Google Patents

薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN1992291B
CN1992291B CN2006100915627A CN200610091562A CN1992291B CN 1992291 B CN1992291 B CN 1992291B CN 2006100915627 A CN2006100915627 A CN 2006100915627A CN 200610091562 A CN200610091562 A CN 200610091562A CN 1992291 B CN1992291 B CN 1992291B
Authority
CN
China
Prior art keywords
short
gating
circuit line
diaphragm
gating short
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100915627A
Other languages
English (en)
Other versions
CN1992291A (zh
Inventor
郑志炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN1992291A publication Critical patent/CN1992291A/zh
Application granted granted Critical
Publication of CN1992291B publication Critical patent/CN1992291B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

薄膜晶体管基板及其制造方法。公开了一种薄膜晶体管基板及其制造方法，包括用于将与选通线的点亮检查时使用的选通短路条连接的选通短路线划分成奇选通短路线和偶选通短路线的开孔。在薄膜晶体管基板中，在基板上形成选通线。数据线与选通线交叉，二者之间具有栅绝缘膜。在选通线与数据线的交叉处形成薄膜晶体管。在栅绝缘膜上形成用于覆盖薄膜晶体管的保护膜。像素电极经由穿过保护膜的接触孔，连接到薄膜晶体管。选通短路条连接到从与选通线连接的选通焊盘延伸出的奇选通短路线和偶选通短路线。开孔使得奇选通短路线和偶选通短路线中的一个与选通短路条断开。

Description

薄膜晶体管基板及其制造方法
技术领域
本发明涉及薄膜晶体管阵列基板及其制造方法，更具体地，涉及如下薄膜晶体管基板及其制造方法，在该薄膜晶体管基板中形成有开孔，用于使连接到选通短路条(当对选通线进行点亮检查时使用)的奇选通短路线和偶选通短路线之一断开。
背景技术
近来，显示设备作为信息社会中的视频信息通信媒介非常重要。已经开发了各种重量和体积减小的平板显示设备，它们能够消除阴极射线管的缺陷。
这些平板显示设备包括液晶显示设备(LCD)、场发光显示器(FED)、等离子显示板(PDP)和电致发光(EL)设备等。
液晶显示设备满足厚度薄和重量轻的趋势，并且提高了生产率，从而在很多应用领域迅速替代了阴极射线管。
具体地，用于使用薄膜晶体管(下文称为TFT)驱动液晶单元的有源矩阵型液晶显示设备具有高图象质量以及小功耗的优点，并且由于批量生产技术的可靠性以及研发的结果，已经迅速朝着规模化和高分辨率发展。
一种制造有源矩阵型液晶显示设备的方法被分为基板清洗、基板构图处理、配向形成/摩擦处理、基板接合/液晶注入处理、封装处理、检查处理和修理处理等。
基板清洗处理通过使用清洗溶液去除液晶显示设备的基板表面上所沾染的杂质。
基板构图处理被分为对上基板(滤色器阵列基板)进行构图和对下基板(TFT阵列基板)进行构图。滤色器、公共电极和黑底等形成在上基板上。诸如数据线和选通线的信号布线等形成在下基板上，TFT形成在数据线与选通线的交叉区域中，连接到TFT的像素电极形成在数据线与选通线之间的像素区域中。
在配向形成/摩擦处理中，将配向膜分别涂覆在各个上基板和下基板上，并且利用摩擦片(patch)等摩擦配向膜。
在基板接合/液晶注入工艺中，利用密封剂将上基板和下基板相互接合，并且经由液晶注入口注入液晶和间隔体。随后，将液晶注入口密封。
在液晶显示板的封装处理中，将选通驱动集成电路和数据驱动集成电路等封装为一个集成电路的带载封装(下面称为TCP)连接到基板上的焊盘部分。可以通过使用上述TCP的自动带接合类型(Tape AutomatedBonding)和玻璃上芯片(Chip On Glass下文称为CPG)将该驱动集成电路直接封装在基板上。
检查处理包括在下基板上形成各种信号布线和像素电极之后进行的电点亮(lighting-inspection)检查处理，以及各像素的损坏检查。
以通过检查处理发起修理的方式，修理处理进行对于被证明有问题的基板的恢复。另一方面，将检查处理中确认无法修理的损坏基板丢弃。
图1是用于说明使用现有技术薄膜晶体管基板的短路条的点亮检查的图。
参照图1，薄膜晶体管基板30包括：布置有以矩阵形式排列的液晶单元的显示区10，以及除了显示区10以外的非显示区20。
在这种情况下，薄膜晶体管基板30的显示区10包括：选通线，提供有来自选通焊盘22的选通信号；数据线，提供有来自数据焊盘25的数据信号；薄膜晶体管，用于对选通线与数据线交叉处的液晶单元进行切换；像素电极，连接到薄膜晶体管以驱动液晶单元，并且其上涂覆有下配向膜以对液晶进行配向。
薄膜晶体管基板30a的非显示区20包括：用于施加选通信号的选通焊盘22；共同连接到从选通焊盘22延伸出的由奇短路线23a和偶短路线23b构成的选通短路线23的选通短路条24；用于施加数据信号的数据焊盘25；以及共同连接到从数据焊盘25延伸出的由奇短路线26a和偶短路线26b构成的数据短路线26的数据短路条27。
此处，在完成了液晶显示板之后，在对液晶单元进行点亮检查(或者“开关检查”)时使用位于薄膜晶体管基板30的非显示区20处的选通短路条24和数据短路条27。
参照图2所示的虚线区域A，在形成在现有技术的薄膜晶体管基板上的选通短路条24中，奇短路线23a和偶短路线23b共同连接到选通短路条24。
换言之，由于经由形成在薄膜晶体管基板上的选通短路条24施加了相同的检查信号，所以未检查到使选通线短路的可能性，在液晶显示板最终完成之后，使用独立的自动探察装置将检查信号施加给各选通焊盘22，来证明损坏可能性。
因此，由于通过在液晶显示板最终完成之后的独立的自动探察检查处理来证明损坏可能性，所以增加了成本，并且证明构成了现有技术的薄膜晶体管基板的选通线的损坏可能性的处理非常复杂。
发明内容
因此，本发明的目的是提供一种薄膜晶体管阵列基板及其制造方法，从而经由开孔将与形成在薄膜晶体管基板上的选通短路条连接的选通短路线与奇选通短路线和偶选通短路线分离，来实时地进行对选通线的点亮检查。
为了实现本发明的这些和其它目的，根据本发明一个方面的薄膜晶体管基板包括：形成在基板上的选通线；与选通线交叉的数据线，并且二者之间具有栅绝缘膜；形成在选通线与数据线的交叉处的薄膜晶体管；用于覆盖形成在栅绝缘膜上的薄膜晶体管的保护膜；经由穿过保护膜的接触孔连接到薄膜晶体管的像素电极；与从连接到选通线的选通焊盘延伸出的奇选通短路线和偶选通短路线连接的选通短路条；以及用于使来自选通短路条的奇选通短路线和偶选通短路线断开(shorting)的开孔。
此外，根据本发明的薄膜晶体管基板还包括与从连接到数据线的数据焊盘延伸出的奇数据短路线和偶数据短路线连接的数据短路条。
此外，构成了根据本发明的薄膜晶体管基板的短路条包括：连接到没有被开孔断开的选通短路线的第一选通短路条；以及连接到被开孔所断开的选通短路线的第二选通短路条，其中第二选通短路条经由形成在保护膜上的接触孔，电连接到被断开的选通短路线。
此外，构成了根据本发明的薄膜晶体管基板的第一选通短路条和选通短路线由与选通线相同的金属形成，并且形成在交叉图像中。
此外，构成了根据本发明的薄膜晶体管基板的第二选通短路条由与数据线相同的金属形成，并且形成在与选通短路线交叉的图像中，并且二者之间具有栅绝缘膜。
此外，构成了根据本发明的薄膜晶体管基板的保护膜包括：穿过保护膜从而使薄膜晶体管的漏极与像素电极接触的第一接触孔；穿过保护膜和栅绝缘膜以使选通焊盘的下电极与上电极接触的第二接触孔；穿过保护膜以使数据焊盘的下电极与上电极接触的第三接触孔；以及穿过保护膜和栅绝缘膜以使第二选通短路条与被短路的选通短路线接触的第四接触孔。
此外，构成了根据本发明的薄膜晶体管基板的开孔是通过使用掩模的光刻处理形成的。
根据本发明另一方面的一种制造薄膜晶体管基板的方法，包括：在基板上形成选通线；形成与选通线交叉的数据线，并且二者之间具有栅绝缘膜；在选通线与数据线的交叉处形成薄膜晶体管；形成用于覆盖形成在栅绝缘膜上的薄膜晶体管的保护膜；形成经由穿过保护膜的接触孔连接到薄膜晶体管的像素电极；形成与从连接到选通线的选通焊盘延伸出的奇选通短路线和偶选通短路线连接的选通短路条；以及形成用于使奇选通短路线和偶选通短路线中的一个与选通短路条断开的开孔，其中所述形成选通短路条的步骤包括：形成连接到奇选通短路线的第一选通短路条；以及形成连接到被开孔断开的偶选通连接线的第二选通短路条，其中第二选通短路条经由形成在保护膜上的接触孔，电连接到被断开的偶选通短路线。
一种制造薄膜晶体管基板的方法，包括：
在基板上形成第一导电图案，其包括选通线、与选通线连接的栅极、以及与从连接到选通线的下选通焊盘电极延伸出的选通短路线中的奇选通短路线连接的第一选通短路条；
在具有第一导电图案的基板上形成栅绝缘膜；
在栅绝缘膜上形成半导体层，从而形成沟道和第二导电图案，该第二导电图案包括数据线、连接到数据线的源/漏图案、与从连接到数据线的下数据焊盘延伸出的数据短路线连接的数据短路条，以及与从下选通焊盘电极延伸出的偶选通短路线连接的第二选通短路条；
在具有半导体层和第二导电图案的栅绝缘膜上形成保护膜；
在保护膜上形成用于露出漏极、下选通焊盘电极、下数据焊盘电极和偶选通短路线的接触孔，以及用于将偶选通短路线与第一选通短路条断开的开孔区域；以及
在保护膜上整个形成透明导电层之后，形成用于使偶选通短路线短路的开孔、用于形成沟道的半导体图案和第三导电图案，该第三导电图案包括连接到数据线的源极、与源极相对并且二者之间具有沟道的漏极、连接到漏极的像素电极，以及上选通焊盘电极和上数据焊盘电极。
附图说明
根据以下参照附图对本发明实施例的详细说明，本发明的这些和其它目的将显而易见。
图1是用于说明使用现有技术薄膜晶体管基板的选通短路条的选通线的点亮检查的图；
图2是偶短路线和奇短路线同时连接到图1的选通短路条的区域A的放大图；
图3是表示根据本发明的薄膜晶体管基板的平面图；
图4是沿图3中的线I-I’、II-II’、III-III’截取的薄膜晶体管基板的剖面图；
图5A和图5B是表示根据本发明的设置有第一导电图案的薄膜晶体管基板的平面图和剖面图；
图6A到图6C是表示根据本发明的设置有第一导电图案的薄膜晶体管基板的制造流程图；
图7A和7B是表示根据本发明的设置有第二导电图案的薄膜晶体管基板的平面图和剖面图；
图8A到图8D是表示根据本发明的设置有第二导电图案的薄膜晶体管基板的制造流程图；
图9A和图9B是表示根据本发明的设置有保护膜的薄膜晶体管基板的平面图和剖面图；
图10A到图10D是表示根据本发明的设置有保护膜的薄膜晶体管基板的制造流程图；
图11A和图11B是表示根据本发明的设置有第三导电图案的薄膜晶体管的平面图和剖面图；
图12A到图12F是表示根据本发明的设置有第三导电图案的薄膜晶体管基板的制造流程图。
具体实施方式
根据以下结合附图对本发明实施例的详细说明，本发明的这些和其它目的将显而易见。
下面，将参照附图具体说明本发明的优选实施例。
首先，将参照图3和图4描述根据本发明的薄膜晶体管基板的结构和操作。其中，图3是示出了根据本发明的薄膜晶体管基板的平面图，而图4是沿图3中的线I-I’、II-II’、III-III’截取的薄膜晶体管基板的剖面图。
参照图3和图4，根据本发明的薄膜晶体管基板包括：形成在基板110上的选通线120；数据线130，与选通线交叉从而限定像素区域，其间具有栅绝缘膜125；形成在选通线与数据线的交叉处的薄膜晶体管140；用于覆盖形成在栅绝缘膜上的薄膜晶体管的保护膜150；经由穿过保护膜的接触孔连接到薄膜晶体管140的像素电极160；形成在选通线与像素电极的交叠区域处的存储电容170；连接到选通线的选通焊盘180；以及连接到数据线的数据焊盘190。
在这种情况下，根据本发明的薄膜晶体管100进一步包括用于实现选通线和数据线的短路检查的选通短路条184和数据短路条194。
选通线120传送从连接到选通焊盘180的选通驱动器(未示出)提供到构成了薄膜晶体管140的栅极122的选通信号。
这里，选通线120由诸如Cr、MoW、Cr/Al、Cu、Al(Nd)、Mo/Al、Mo/Al(Nd)、Cr/Al(Nd)等的金属形成。
数据线130用于将从连接到数据焊盘190的数据驱动器(未示出)提供的数据信号传送到源极132和漏极133，该源极132和漏极133构成了与栅极122的导通/截止有关的薄膜晶体管140。
这里，数据线130由诸如钼Mo、铬Cr、钛Ti和钽Ta等的具有强腐蚀性的金属制成。
薄膜晶体管140使得响应于选通线120的选通信号将数据线130的像素信号充入像素电极160，并且薄膜晶体管140包括连接到选通线120的栅极122、连接到数据线130的源极132、以及与源极132相对并且二者之间具有沟道的漏极133，并且该漏极133经由穿过保护膜150的第一接触孔151连接到像素电极160。
在这种情况下，薄膜晶体管140与栅极122交叠，其间具有栅绝缘膜125，并且该薄膜晶体管140还包括半导体层，其构成了用于形成其间具有源极132和漏极133的沟道的有源层134，还包括欧姆接触层135。
此处，有源层134被形成为与数据线130和下数据焊盘电极191交叠。在这种情况下，在有源层134上还形成有用于与源极132、漏极133和下数据焊盘电极191进行欧姆接触的欧姆接触层135。
在这种情况下，在有源层134上还形成有由SiOx或SiNx形成的沟道保护膜136，以保护沟道不受外界环境影响。
换言之，沟道保护膜136用于保护用于形成沟道的有源层134不受去除光刻胶图案的剥除处理和清洗处理的影响，在形成源极132、漏极133和像素电极160时使用该光刻胶图案。
保护膜150用于覆盖形成在栅绝缘膜125上的薄膜晶体管140，并且用于保护形成沟道的有源层134和像素区域161不受在进行下一处理时所产生的湿气或刮擦的影响。
此处，通过诸如PECVD、溅射等的淀积技术，将由诸如SiNx等的无机绝缘材料或者诸如丙烯酸有机化合物、BCB(苯环丁烯benzocyclobutene)或者PFCB(全氟环丁烷perfluorocyclobutane)等的有机绝缘材料制成的保护膜150设置在栅绝缘膜125上。
在这种情况下，通过使用掩模的光刻处理，在保护膜150上形成第一到第四接触孔151、152、153和154。此处，第一接触孔151穿过保护膜150以露出漏极133，第二接触孔152穿过保护膜150和栅绝缘膜125以露出下选通焊盘电极181，第三接触孔153穿过保护膜150以露出下数据焊盘电极191，并且第四接触孔穿过保护膜150和栅绝缘膜125以断开选通短路线185。
像素电极160经由穿过保护膜150的第一接触孔151连接到薄膜晶体管140的漏极133，以形成在像素区域161中。在这种情况下，在经由薄膜晶体管140被提供了像素信号的像素电极160与经由薄膜晶体管140被提供了基准电压的公共电极(未示出)之间形成了电场。
因此，通过形成在像素电极160与公共电极之间的电场而充入基板之间的液晶分子由于介电各向异性而旋转。发射到像素区域161的光的透过率根据液晶分子的旋转程度而不同，从而实现了灰度级。
存储电容170被形成为使选通线120和像素电极160相互交叠，其间具有栅绝缘膜125和保护膜150。存储电容170使得充入像素电极160中的视频信号被稳定保持，直到充入下一信号为止。
选通焊盘180连接到选通驱动器(未示出)来将选通信号提供给选通线120。
选通焊盘包括从选通线120延伸出的下选通焊盘电极181、穿过栅绝缘膜125和保护膜150的第二接触孔152、以及经由第二接触孔152连接到下选通焊盘电极181的上选通焊盘电极182。
在这种情况下，上选通焊盘电极182以突出的形状形成在第二接触孔152内以及选通焊盘180上，以与所指定的被封装在选通焊盘180上的驱动电路电接触。
在将所指定的电信号提供给选通线120以施加应力(stress)之后，在进行关于选通线120的短路检查MPS时使用选通短路条184。此处，从构成选通焊盘180的下选通焊盘电极182延伸出的选通短路线185a和185b电连接到选通短路条184。
具体地，选通短路条184包括：电连接到从选通焊盘180延伸出的奇短路线185a的第一选通短路条186；以及经由第四接触孔电连接到从选通焊盘180延伸出的偶短路线185b的第二选通短路条187。
在这种情况下，通过开孔189，将连接到第二选通短路条187的偶短路线185b与第一选通短路条186断开。
此处，通过使用与选通线125相同的金属进行掩模处理，与奇短路线185a和偶短路线185b一起在下基板110上同时形成第一选通短路条186。
并且，通过使用与数据线130相同的金属进行掩模处理，在栅绝缘膜125上以与奇短路线185a和偶短路线185b交叉的方式形成第二选通短路条187。
在这种情况下，第二选通短路条187通过栅绝缘膜125与奇短路线185a绝缘开，并且经由穿过保护膜150和栅绝缘膜125的第四接触孔154电连接到偶短路线185b。
换言之，奇短路线185a和偶短路线185b分别电连接到第一选通短路条186和第二选通短路条187，从而可以在最终完成液晶显示板之前实时地进行点亮检查。
数据焊盘190连接到选通驱动器(未示出)以将数据信号提供给数据线130。
数据焊盘190包括：形成在栅绝缘膜125上的半导体层；从数据线130延伸出的下数据焊盘电极191；穿过保护膜150和半导体层的第三接触孔153；以及经由第三接触孔153连接到下数据焊盘电极191的上数据焊盘电极192。
在这种情况下，上数据焊盘电极192以突出的形状形成在第三接触孔153内以及数据焊盘190上，从而与所指定的封装在数据焊盘190上的驱动电路电接触。
在将指定的电信号提供给数据线130以施加应力时，在进行关于数据线130的短路检查MPS时使用数据短路条194。此处，从构成数据焊盘190的下数据焊盘电极191延伸出的数据短路线195a和195b电连接到数据短路条194。
此处，将参照附图详细说明根据本发明的制造薄膜晶体管基板的方法。
首先，将参照图5A和图5B说明根据本发明的用于形成薄膜晶体管的第一导电图案的处理。此处，图5A和图5B是示出了根据本发明的具有第一导电图案的薄膜晶体管基板的平面图和剖面图。
参照图5A和图5B，通过第一掩模处理在下基板110上形成包括选通线120、栅极122、下选通焊盘电极181、选通短路线185b和第一选通短路条186的第一导电图案。
具体地，参照图6A，通过诸如溅射等的淀积技术在下基板110上形成选通金属层121。此处，选通金属层121由铝Al族金属、铜Cu、铬Cr和钼Mo等制成的。
在这种情况下，如果用于形成第一导电图案的选通金属层121是由铝Al族金属，即，低电阻导线形成，则选通金属层121可以具有如AlNd/Mo等的双层结构，以提高具有形成第三导电图案的透明导电膜ITO的接触电阻。
参照图6B，在将光刻胶涂覆在选通金属层121上之后，进行使用第一掩模200的光刻处理，来在选通金属层121上提供光刻胶图案250a。
参照图6C，在执行关于由光刻胶图案250a露出的选通金属层121的湿刻蚀之后，执行关于残留的光刻胶图案250a的剥除处理，来形成包括选通线120、连接到选通线120的栅极122、下选通焊盘电极181、从下选通焊盘电极181延伸出的选通短路线185b、在下基板110上电连接到选通短路线185b的第一选通短路条的第一导电图案。
此处，电连接到第一选通短路条186的选通短路线185包括奇短路线185a和偶短路线185b，并且通过由以下处理形成的开孔189，利用第一选通短路条186使偶短路线185b断开。
如上所述，参照图7A和图7B，在下基板上形成了第一导电图案之后，通过第二掩模处理在覆盖第一导电图案的栅绝缘膜125上形成半导体层137a以及第二导电图案，该第二导电图案包括数据线130、源极/漏极图案138、下数据焊盘电极191、数据短路条194、数据短路线195和第二选通短路条187。
具体地，参照图8A，通过诸如PECVD、溅射等的淀积技术在设置有第一导电图案的基板110上依次设置栅绝缘膜125、非晶硅层134a、掺n+杂质的非晶硅层135a和数据金属层131。
此处，栅绝缘膜125由诸如SiOx或SiNx等的无机绝缘物制成，数据金属层131由诸如钼Mo、钛Ti、钽Ta和Mo合金等的金属制成。
参照图8B，在数据金属层131上整个涂覆了光刻胶之后，执行使用第三掩模300作为衍射曝光掩模的光刻处理，来形成用于对数据金属层131进行曝光的光刻胶图案350a。
如上所述，参照图8C，在数据金属层131上形成光刻胶图案350a之后，通过湿刻蚀去除被光刻胶图案350所曝光的数据金属层131。
下面，参照图8D，通过剥除处理去除在数据金属层131上残留的光刻胶图案350a，从而形成用于形成薄膜晶体管140的沟道的半导体图案137a、包括数据线130的第二导电图案、用于形成源极和漏极的源/漏图案、连接到数据线130的下数据焊盘电极191、连接到从下数据焊盘电极191延伸出的数据短路线195的数据短路条194，以及第二选通短路条187。
此处，电连接到数据短路条194的数据短路线195包括奇短路线195a和偶短路线195b。
在这种情况下，与第二导电图案一起同时形成的第二短路条187被形成为与选通短路线185a和185b交叉，并且二者之间具有栅绝缘膜125，并且该第二短路条187经由穿过随后形成的保护膜150的第四接触孔154，电连接到偶短路线185b。
如上所述，在形成了第二导电图案之后，参照图9A和图9B，通过第三掩模处理形成包括多个接触孔151、152、153和154以及一开孔区域189a的保护膜150。
具体地，参照图10a，将保护膜150完全设置在具有第二导电图案的栅绝缘膜125上。
参照图10B，在将光刻胶整个涂覆在保护膜150上之后，执行使用第三掩模300的光刻处理，来在保护膜150上形成光刻胶图案450a。
在这种情况下，参照图10C，执行关于被光刻胶图案450a开孔的保护膜125的干刻蚀，来形成第一到第四接触孔151、152、153和154，以及开孔区域(189a)，其具有用于使与保护膜125上的第一选通短路条186相连的偶选通短路线185b断开的开孔。
接下来，参照图10D，通过剥除处理去除在保护膜150上残留的光刻胶图案450a。
此处，形成在保护膜150上的第一接触孔151穿过保护膜150，以露出漏极133；形成在保护膜150上的第二接触孔152穿过保护膜150和栅绝缘膜125，以露出下选通焊盘电极181；形成在保护膜150上的第三接触孔153穿过保护膜150，以露出下数据焊盘电极191；并且形成在保护膜150上的第四接触孔154穿过保护膜150和栅绝缘膜125，以露出选通短路线185，即，偶选通短路线185b经由第四接触孔154电连接到第二选通短路条187。
此外，形成在保护膜125上的开孔区域189a穿过保护膜150和栅绝缘膜125，以露出与第一选通短路条186断开的选通短路线185，即，经由第四接触孔154电连接到第二选通短路条187的偶选通短路线185b。
如上所述，在保护膜上形成有接触孔和开孔之后，参照图11A和图11B，形成用于使选通短路线短路的开孔189，用于形成沟道的半导体图案，以及包括像素电极160、连接到数据线130的源极132、与源极132相对并且二者之间具有沟道的漏极133、上选通焊盘电极192和上数据焊盘电极193在内的第三导电图案。
具体地，参照图12A，在具有多个接触孔151、152、153和154以及开孔区域189a的保护膜150上整个地布置透明导电层ITO。
下面，参照图12B，在透明导电层ITO上整个地涂覆了光刻胶之后，执行使用第四掩模500的光刻处理，来形成在透明导电层ITO上具有台阶覆层的光刻胶图案550a。
这里，在沟道区域处以及在开孔区域189a处形成透光部分510；通过使用第四掩模500在要形成第三导电图案的区域处形成遮光部分520；并且在另一区域处使用形成了衍射部分530的衍射曝光掩模。
参照图12C，在导电金属层ITO上形成了具有台阶覆层的光刻胶图案550a之后，通过使用OZ酸的刻蚀处理，去除被光刻胶图案550露出的透明导电层ITO，即，形成在薄膜晶体管140的沟道区域以及开孔区域189a处的透明导电层ITO。
在这种情况下，通过刻蚀处理去除在开孔区域189a处形成的透明导电层ITO，从而形成被开孔区域189a露出的选通短路线185，即，执行关于偶选通短路线185b的混合酸浴(acid shower)，来形成用于使偶选通短路线与第一选通短路条186断开的开孔189。
因此，使偶选通短路线185b与第一选通短路条186短路，并且该偶选通短路线185b经由形成在保护膜150上的第四接触孔154，电连接到第二选通短路条187。
换言之，奇短路线185a和偶短路线185b以断开状态电连接到第一选通短路条186和第二选通短路条187，从而在液晶显示板被最终完成之前实时地执行关于选通线120的点亮检查。
接下来，对形成在薄膜晶体管140的沟道区域处的透明导电层ITO进行刻蚀，以依次对露出的保护膜150、非晶硅层134a、掺n+杂质的非晶硅层135a进行干刻蚀。参照图12D，用于形成沟道的有源层134，由欧姆接触层135制成的半导体图案137，数据线130，连接到数据线130的源极132，以及与源极132相对并且二者之间具有沟道的漏极133。
在这种情况下，在使用O2等离子的灰化(ashing)处理中，在薄膜晶体管140的沟道区域处形成用于保护沟道不受外界环境影响的沟道保护膜136。
参照图12E，执行关于形成在透明导电层ITO上的光刻胶图案550a的灰化处理，以露出像素电极160，该像素电极160用于形成第三导电图案、上选通焊盘电极182、形成在除了要形成上数据焊盘电极192和保护膜150的第四接触孔154的区域以外的透明导电层ITO。
在这种情况下，参照图12F，在对通过光刻胶图案550a露出的透明导电层ITO进行刻蚀之后，执行关于残留的光刻胶图案550a的剥除处理，来形成像素电极160、上选通焊盘电极182和上数据焊盘电极192。
此处，像素电极160经由穿过保护膜150的第一接触孔151，连接到薄膜晶体管140的漏极133，以与公共电极一起形成对液晶配向的电场。在这种情况下，以与选通线120交叠的方式形成像素电极160，其间具有栅绝缘膜125和保护膜150，从而形成存储电容170。
上选通焊盘电极182经由穿过保护膜150和栅绝缘膜125的第二接触孔152连接到上选通焊盘电极182。此处，上选通焊盘电极182以突出图像的形式形成在选通焊盘180上。
上数据焊盘电极192经由穿过保护膜150的第三接触孔153，连接到下数据焊盘电极192。此处，上选通焊盘电极192以突出图像的形式形成在选通焊盘190上。
此外，形成在保护膜150的第四接触孔154处的透明导电层ITO使通过开孔189与第一选通短路条186断开的偶短路线185b与第二选通短路条187接触。
如上所述，在本发明中，将连接到当进行选通线的点亮检查时使用的选通短路条的选通短路线分为偶选通短路线和奇选通短路线，从而实时地执行关于形成在基板上的选通线的点亮检查。
虽然通过上述附图中示出的实施例来说明本发明，但是应当理解，对于本领域普通技术人员而言，本发明不限于这些实施例，而是可以在不脱离本发明的精神的情况下对这些实施例进行各种变型或修改。因此，本发明的范围应当只由所附权利要求及其等同物来确定。
本申请要求于2005年12月30日在韩国提交的韩国专利申请No.P2005-135044的权益，在此通过引用并入该申请。

Claims (10)

1.一种薄膜晶体管基板，包括：
形成在基板上的选通线；
与选通线交叉的数据线，并且二者之间具有栅绝缘膜；
形成在选通线与数据线的交叉处的薄膜晶体管，其中该薄膜晶体管包括用于保护该薄膜晶体管的有源层的沟道保护膜；
用于覆盖形成在栅绝缘膜上的薄膜晶体管的保护膜；
经由穿过保护膜的第一接触孔连接到薄膜晶体管的像素电极；
与从连接到选通线的选通焊盘延伸出的奇选通短路线和偶选通短路线连接的选通短路条；
与从连接到数据线的数据焊盘延伸出的奇数据短路线和偶数据短路线连接的数据短路条；
用于使奇选通短路线和偶选通短路线中的一个与选通短路条断开的开孔，
其中选通短路条包括连接到从所述选通焊盘延伸出的奇选通短路线的第一选通短路条；以及连接到被开孔所断开的偶选通短路线的第二选通短路条，其中第二选通短路条经由形成在所述保护膜上的第二接触孔电连接到被断开的偶选通短路线；
其中所述数据短路线包括奇数据短路线和偶数据短路线；
其中通过掩模工艺，利用与所述选通线相同的金属将第一选通短路条与所述奇选通短路线和偶选通短路线一起同时形成在所述基板上；
其中将第二选通短路条与数据线一起同时形成，并且将第二选通短路条形成为与选通短路线交叉，并且二者之间具有栅绝缘膜；
其中通过掩模工艺，利用与所述数据线相同的金属将所述数据线以与所述奇选通短路线和偶选通短路线交叉的方式形成在所述基板的栅绝缘膜上；
其中所述栅绝缘膜位于所述第一选通短路条和所述第二选通短路条之间；并且
形成在所述保护膜上的开孔穿过该保护膜和所述栅绝缘膜以暴露出所述基板，并且使所述奇选通短路线和所述保护膜上的第一选通短路条分开。
2.根据权利要求1所述的薄膜晶体管基板，其中保护膜包括：
穿过保护膜从而使薄膜晶体管的漏极与像素电极接触的所述第一接触孔；
穿过保护膜和栅绝缘膜以使选通焊盘的下电极与上电极接触的第四接触孔；
穿过保护膜以使数据焊盘的下电极与上电极接触的第三接触孔；以及
穿过保护膜和栅绝缘膜以使所述第二选通短路条与被断开的选通短路线接触的第二接触孔。
3.根据权利要求1所述的薄膜晶体管基板，其中开孔是通过使用掩模的光刻处理形成的。
4.一种制造薄膜晶体管基板的方法，包括以下步骤：
在基板上形成包括选通线、栅极、下选通焊盘电极、第一选通短路线和第二选通短路线、以及第一选通短路条的第一导电图案；
在基板上形成栅绝缘膜、非晶硅层、掺n+杂质的非晶硅层和数据金属层；
形成用于形成薄膜晶体管的沟道的半导体图案、包括数据线的第二导电图案、源极/漏极、下数据焊盘电极、连接到从下数据焊盘电极延伸出的数据短路线的数据短路条、以及第二选通短路条；
在所述沟道部分上形成用于保护该薄膜晶体管的有源层的沟道保护膜；
形成具有多个接触孔和一开孔区域的保护膜，该保护膜用于覆盖形成在所述基板上的所述薄膜晶体管；
在具有多个接触孔以及开孔区域的保护膜上整个地形成透明导电层；
在透明导电层上涂覆光刻胶，然后利用光刻工艺形成具有台阶覆层的光刻胶图案；
通过刻蚀工艺去除形成在薄膜晶体管的沟道区域以及开孔区域处的透明导电层；形成包括像素电极、上选通焊盘电极和上数据焊盘电极的第三导电图案，该像素电极经由穿过保护膜的第一多个接触孔连接到薄膜晶体管；以及
形成在所述保护膜上的开孔穿过该保护膜和所述栅绝缘膜以暴露出所述基板，并且使所述第二选通短路线和所述保护膜上的第一选通短路条分开；
所述第一选通短路条连接到所述第一选通短路线，并且所述第二选通短路条通过所述多个接触孔中的第二接触孔连接到所述第二选通短路线；
所述第一选通短路条通过所述开孔区域不连接到所述第二短路线；
与选通线一起同时形成所述第一选通短路条和所述第一选通短路线和第二选通短路线，并且将所述第一选通短路条和所述第一选通短路线和第二选通短路线形成为相互交叉；
与数据线一起同时形成所述第二选通短路条，并且将所述第二选通短路条形成为与所述第一选通短路线和第二选通短路线交叉，而且二者之间具有栅绝缘膜。
5.根据权利要求4所述的方法，其中所述形成保护膜的步骤包括：
形成穿过保护膜从而使薄膜晶体管的漏极与像素电极接触的所述第一接触孔；
形成穿过保护膜和栅绝缘膜以使选通焊盘的下电极与上电极接触的第四接触孔；
形成穿过保护膜以使数据焊盘的下电极与上电极接触的第三接触孔；以及
形成穿过保护膜和栅绝缘膜以使所述第二选通短路条与被断开的选通短路线接触的第二接触孔。
6.一种制造薄膜晶体管基板的方法，包括以下步骤：
在基板上形成第一导电图案，该第一导电图案包括选通线、与选通线连接的栅极、以及与从连接到选通线的下选通焊盘电极延伸出的选通短路线中的奇选通短路线连接的第一选通短路条；
在具有第一导电图案的基板上形成栅绝缘膜；
在栅绝缘膜上形成半导体层，从而形成沟道和第二导电图案，该第二导电图案包括数据线、连接到数据线的源/漏图案、与从连接到数据线的下数据焊盘延伸出的数据短路线连接的数据短路条、以及与从下选通焊盘电极延伸出的偶选通短路线连接的第二选通短路条；
在所述源极和漏极之间形成沟道，然后通过所指定的等离子工艺在沟道上形成沟道保护膜，以保护所述沟道上的薄膜晶体管的有源层；
在具有半导体层和第二导电图案的栅绝缘膜上形成保护膜；
在保护膜上形成用于露出漏极、下选通焊盘电极、下数据焊盘电极和偶选通短路线的多个接触孔，以及用于将偶选通短路线与第一选通短路条断开的开孔区域；以及
在保护膜上整个形成透明导电层之后，形成用于使偶选通短路线短路的开孔、用于形成沟道的半导体图案和第三导电图案，该第三导电图案包括连接到数据线的源极、与源极相对并且二者之间具有沟道的漏极、连接到漏极的像素电极、以及上选通焊盘电极和上数据焊盘电极；
其中所述形成第一导电图案的步骤包括：在基板上设置选通金属层，在选通金属层上形成光刻胶，然后通过第一掩模处理形成用于露出选通金属层的光刻胶图案，对光刻胶图案所露出的选通金属层进行刻蚀以形成第一导电图案，以及剥除残留在第一导电图案上的光刻胶图案；
其中形成在所述保护膜上的开孔穿过该保护膜和所述栅绝缘膜以暴露出所述基板，并且使所述第二选通短路线和所述保护膜上的第一选通短路条分开；
所述第一选通短路条连接到所述第一选通短路线，并且所述第二选通短路条通过所述多个接触孔中的第二接触孔连接到所述第二选通短路线；
所述第一选通短路条通过所述开孔区域不连接到所述第二短路线。
7.根据权利要求6所述的方法，其中所述形成半导体图案和第二导电图案的步骤包括：
在基板上布置非晶硅层和掺n+杂质的非晶硅层，以形成用于形成沟道的半导体层；
在半导体层上布置数据金属层，随后形成光刻胶；
通过第二掩模处理形成用于露出数据金属层的光刻胶图案；
对通过光刻胶图案露出的数据金属层进行刻蚀，以形成第二导电图案；以及
剥除残留在第二导电图案上的光刻胶图案。
8.根据权利要求6所述的方法，其中所述在保护膜上形成多个接触孔和开口区域的步骤包括：
在栅绝缘膜上形成保护膜，然后经由第三掩模处理形成穿过保护膜以露出漏极的第一接触孔；
形成穿过保护膜和栅绝缘膜以露出下选通焊盘电极的第二接触孔；
形成穿过保护膜以露出下数据焊盘电极的第三接触孔；
形成穿过保护膜和栅绝缘膜以露出偶选通短路线的第四接触孔；以及
形成用于穿过保护膜和栅绝缘膜的开孔的区域，该开孔用于使偶选通短路线与第一选通短路条断开。
9.根据权利要求6所述的方法，其中所述形成开孔、半导体图案和第三导电图案的步骤包括：
在具有接触孔和开孔区域的保护膜上形成透明导电层；
在透明导电层上形成光刻胶，然后通过第四掩模工艺形成用于露出在沟道区域和开孔区域处的透明导电层的光刻胶图案；
对所露出的透明导电层进行刻蚀，以露出设置在沟道区域和偶短路线处的保护膜，并且去除开孔区域的透明导电层；
对所露出的保护膜和偶短路线进行刻蚀，以露出源/漏图案，并且形成用于使在开孔区域处露出的偶选通短路线断开的开孔；
对所露出的源/漏图案进行刻蚀，以形成与数据线连接的漏极，然后对半导体图案进行刻蚀，以在源极与漏极之间形成沟道；
对通过关于光刻胶图案的灰化处理所露出的透明导电层进行刻蚀，以形成像素电极、上选通焊盘电极、上数据焊盘电极，以及用于将第二选通短路条连接到偶选通短路线的导电图案ITO；以及
剥除透明导电层上残留的光刻胶图案，
其中通过刻蚀处理，来去除在薄膜晶体管的沟道区域和开孔区域处形成的透明导电层，
其中所述导电图案ITO是氧化铟锡。
10.根据权利要求9所述的方法，其中通过使用混合酸浴的刻蚀处理，来去除由开孔露出的偶选通短路线。
CN2006100915627A 2005-12-30 2006-06-12 薄膜晶体管基板及其制造方法 Expired - Fee Related CN1992291B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020050135044 2005-12-30
KR10-2005-0135044 2005-12-30
KR1020050135044A KR101165472B1 (ko) 2005-12-30 2005-12-30 박막 트랜지스터 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN1992291A CN1992291A (zh) 2007-07-04
CN1992291B true CN1992291B (zh) 2010-09-08

Family

ID=38214388

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100915627A Expired - Fee Related CN1992291B (zh) 2005-12-30 2006-06-12 薄膜晶体管基板及其制造方法

Country Status (3)

Country Link
US (2) US7777855B2 (zh)
KR (1) KR101165472B1 (zh)
CN (1) CN1992291B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050089381A (ko) * 2004-03-04 2005-09-08 삼성에스디아이 주식회사 액티브 매트릭스형 표시 장치의 제조방법
KR101174156B1 (ko) * 2005-10-25 2012-08-14 엘지디스플레이 주식회사 평판 표시장치
KR20070070718A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판의 제조방법
KR101316791B1 (ko) * 2007-01-05 2013-10-11 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 액정 표시 장치, 박막트랜지스터 기판의 제조 방법
CN101359669B (zh) * 2007-07-31 2010-06-16 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
KR101409544B1 (ko) * 2007-12-21 2014-06-20 엘지디스플레이 주식회사 포토 마스크 및 이를 이용한 박막트랜지스터 어레이 기판의제조 방법
KR101568268B1 (ko) * 2009-10-27 2015-11-11 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법
KR101688074B1 (ko) * 2010-01-27 2016-12-21 삼성디스플레이 주식회사 표시기판 및 이의 제조방법
CN102243404B (zh) * 2010-05-14 2016-05-11 北京京东方光电科技有限公司 阵列基板及其制造方法
JP2012073341A (ja) 2010-09-28 2012-04-12 Hitachi Displays Ltd 液晶表示装置
TWI417627B (zh) * 2010-12-24 2013-12-01 Au Optronics Corp 畫素結構
KR101758783B1 (ko) * 2010-12-27 2017-07-18 삼성디스플레이 주식회사 게이트 구동부, 이를 포함하는 표시 기판 및 이 표시 기판의 제조 방법
CN102244038B (zh) 2011-07-14 2013-11-20 深圳市华星光电技术有限公司 薄膜晶体管的制造方法以及薄膜晶体管
US8470622B1 (en) * 2012-03-06 2013-06-25 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing array substrate of transmissive liquid crystal display
CN102768421A (zh) * 2012-07-24 2012-11-07 深圳市华星光电技术有限公司 液晶面板及其制作方法
US10566455B2 (en) 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102042530B1 (ko) * 2013-06-24 2019-11-08 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102113603B1 (ko) * 2013-06-26 2020-05-21 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN103943631A (zh) * 2013-12-26 2014-07-23 上海天马微电子有限公司 一种薄膜晶体管阵列基板及其制备方法、液晶显示器
CN104218042B (zh) * 2014-09-02 2017-06-09 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN104716146B (zh) * 2015-03-30 2018-06-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN106200170A (zh) * 2016-07-08 2016-12-07 深圳市华星光电技术有限公司 Tft液晶显示器件及其制作方法
KR102615177B1 (ko) * 2016-10-06 2023-12-20 삼성디스플레이 주식회사 평판표시장치
US10565912B2 (en) * 2017-11-06 2020-02-18 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Electrical characteristics inspection method
KR102647372B1 (ko) * 2018-07-13 2024-03-13 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN110112169B (zh) * 2019-04-22 2021-04-27 Tcl华星光电技术有限公司 显示面板及其制作方法
CN110828487B (zh) * 2019-11-19 2022-05-20 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN110941124B (zh) * 2019-12-02 2021-06-01 Tcl华星光电技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
CN111951687B (zh) * 2020-08-31 2022-06-28 京东方科技集团股份有限公司 一种显示面板及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128051A (en) * 1997-09-12 2000-10-03 Lg Electronics Inc. Method for forming and apparatus including a liquid crystal display having shorting bar connector
US6184948B1 (en) * 1997-02-11 2001-02-06 Lg Electronics Inc. Liquid crystal display device having a plurality of error detecting shorting bars and a method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6106907A (en) * 1996-06-25 2000-08-22 Canon Kabushiki Kaisha Electrode plate, liquid crystal device and production thereof
JP3908552B2 (ja) * 2001-03-29 2007-04-25 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184948B1 (en) * 1997-02-11 2001-02-06 Lg Electronics Inc. Liquid crystal display device having a plurality of error detecting shorting bars and a method of manufacturing the same
US6128051A (en) * 1997-09-12 2000-10-03 Lg Electronics Inc. Method for forming and apparatus including a liquid crystal display having shorting bar connector

Also Published As

Publication number Publication date
US8013974B2 (en) 2011-09-06
US7777855B2 (en) 2010-08-17
KR101165472B1 (ko) 2012-07-13
US20100279473A1 (en) 2010-11-04
KR20070071522A (ko) 2007-07-04
CN1992291A (zh) 2007-07-04
US20070164289A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
CN1992291B (zh) 薄膜晶体管基板及其制造方法
CN101644864B (zh) 用于面内切换模式液晶显示设备的阵列基板及其制造方法
CN100461431C (zh) 液晶显示器件的阵列基板及其制造方法
CN100544005C (zh) 水平电场施加型薄膜晶体管基板及其制造方法
KR100602062B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US6078366A (en) Array substrate comprising semiconductor contact layers having same outline as signal lines
CN101211045B (zh) 液晶显示装置及其制造方法
US7692754B2 (en) Liquid crystal display and fabricating method thereof
US20040169781A1 (en) Repair method for defects in data lines and flat panel display incorporating the same
US20080068537A1 (en) Array substrate, display panel having the same and method of manufacturing the same
KR100470208B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
CN1936660A (zh) 液晶显示装置及其制造方法
CN100371813C (zh) 面内切换型液晶显示装置中的液晶显示板及其制造方法
KR20060077719A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
CN100447643C (zh) 薄膜晶体管基板及其制造方法
JP3081474B2 (ja) 液晶表示装置
US7894010B2 (en) Liquid crystal display panel and method for fabricating the same
CN100354736C (zh) 液晶显示面板器件及其制造方法
US8648976B2 (en) Display device and manufacturing method thereof
KR100621533B1 (ko) 액정표시장치용 어레이기판과 그 제조방법
CN101060125B (zh) 薄膜晶体管阵列基板及其制造方法
KR100558713B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR100482165B1 (ko) 리페어패턴을 포함하는 액정표시장치용 어레이기판과 그제조방법
KR20020016676A (ko) 액정 디스플레이 패널 제조방법
KR20050003898A (ko) 씨오티 구조 액정표시장치용 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100908

Termination date: 20180612

CF01 Termination of patent right due to non-payment of annual fee