CN100461431C - 液晶显示器件的阵列基板及其制造方法 - Google Patents
液晶显示器件的阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN100461431C CN100461431C CNB2006100871652A CN200610087165A CN100461431C CN 100461431 C CN100461431 C CN 100461431C CN B2006100871652 A CNB2006100871652 A CN B2006100871652A CN 200610087165 A CN200610087165 A CN 200610087165A CN 100461431 C CN100461431 C CN 100461431C
- Authority
- CN
- China
- Prior art keywords
- electrode
- semiconductor layer
- photoresist pattern
- pattern
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 148
- 238000003860 storage Methods 0.000 claims abstract description 126
- 229910052751 metal Inorganic materials 0.000 claims abstract description 120
- 239000002184 metal Substances 0.000 claims abstract description 120
- 239000010409 thin film Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 221
- 229920002120 photoresistant polymer Polymers 0.000 claims description 138
- 238000000034 method Methods 0.000 claims description 48
- 239000010408 film Substances 0.000 claims description 45
- 239000011229 interlayer Substances 0.000 claims description 42
- 239000012535 impurity Substances 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 12
- 238000004380 ashing Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 9
- 238000000576 coating method Methods 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000010438 heat treatment Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 239000000203 mixture Substances 0.000 description 11
- 150000002739 metals Chemical class 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000012797 qualification Methods 0.000 description 3
- 238000004062 sedimentation Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000599 Cr alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13454—Drivers integrated on the active matrix substrate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种用于LCD器件的阵列基板，包括：包含显示区域和在显示区域外围的非显示区域的基板；非显示区域中的驱动电路；显示区域中的第一TFT；显示区域中的存储电容，其包括第一存储电极、第一存储电极之上的栅绝缘层、栅绝缘层之上的第二存储电极和第二存储电极之上的层间绝缘层、层间绝缘层之上的第三存储电极，其中第一存储电极包括第一半导体层和第一半导体层上的对向电极，第三存储电极包括第一透明电极图案和第一透明电极图案上的第二金属图案；在显示区域中彼此交叉以限定像素区域的栅线和数据线；和像素区域中与第一TFT连接的像素电极。
Description
本申请要求2005年11月9日在韩国提交的韩国专利申请第2005-0106840号的优先权，其在这里结合作为参考。
技术领域
本发明涉及一种液晶显示器件的阵列基板及其制造方法，尤其涉及一种具有集成驱动电路的阵列基板。
背景技术
液晶显示(LCD)器件一般使用液晶分子的光学各向异性和偏振特性来显示图像。LCD器件包括彼此面对且其间插入液晶层的第一和第二基板。称作阵列基板的第一基板包括用作开关元件的薄膜晶体管(TFT)。称作滤色片基板的第二基板包括滤色片。TFT包括由无定形硅或多晶硅形成的半导体层。由于可在相对低的温度下执行使用无定形硅的工序且需要相对便宜的绝缘基板，所以在TFT中广泛使用无定形硅。然而，因为无定形硅具有任意排列的硅原子，所以在无定形硅中产生了硅原子之间的弱结合强度、悬摆键和较低的场效应迁移率。因此，无定形硅的TFT对于驱动电路(DC)来说是不够的。
相反，因为多晶硅具有出色的场效应迁移率，所以使用多晶硅用于驱动IC的TFT。此外，当不利用带式自动焊接(TAB)而使用多晶硅在基板上形成DC时，LCD器件变得比较紧凑且降低了LCD器件的生产成本。
图1是显示依照现有技术的LCD器件阵列基板的示意性平面图。如图1中所示，第一基板30包括显示区域D1和非显示区域D2。在显示区域D1中形成有具有矩阵形状的像素区域P、像素区域P上的TFT T和与TFT连接的像素电极17。此外，沿像素区域P第一方向上的栅线12和数据线14形成以限定像素区域P。在第一基板30的非显示区域D2上形成有栅驱动电路16和数据驱动电路18。栅驱动电路16和数据驱动电路18通过栅线12和数据线14向像素区域P供给控制信号和数据信号。栅驱动电路16和数据驱动电路18具有互补金属氧化物半导体(CMOS)结构的TFT，用于向像素区域P施加适宜的信号。CMOS结构的TFT用于快速处理驱动集成电路中的信号。CMOS结构包括n-型和p-型TFT的组合。
图2是显示依照现有技术在第一基板上具有集成驱动电路的LCD器件的显示区域的示意性平面图。如图2所示，第一基板30包括显示区域D1中的栅线GL、数据线DL、TFT T、像素电极82和存储电容Cst。栅线GL和数据线DL彼此交叉从而限定像素区域P，并且包含栅极52、有源层38和源极和漏极74a和74b的TFT T形成在栅线和数据线GL和DL的交叉部处。与漏极电极74b连接的像素电极82和包括第一、第二和第三存储电极40，54和76的存储电容Cst形成在像素区域P中。栅驱动电路(图1的16)和数据驱动电路(图1的18)形成在显示区域D1外围的非显示区域D2中。栅驱动电路(图1的16)和数据驱动电路分别向栅线和数据线GL和DL供给信号。因为栅驱动电路(图1的16)和数据驱动电路(图1的18)具有低的漏电流且容易控制施加给栅线和数据线的信号，所以栅驱动电路(图1的16)和数据驱动电路(图1的18)包括n-型TFT或CMOS结构的TFT。
图3是驱动电路的截面图，图4是显示沿图2的线III-III提取的截面图。如图3和4所示，栅驱动电路(图1的16)和数据驱动电路(图1的18)之一的驱动电路DC形成在非显示区域D2中。驱动电路DC包括p-型的第一TFTTp和n-型的第二TFT Tn组合的CMOS结构TFT。在显示区域D1中形成有作为开关元件的开关TFT Ts、像素电极82和存储电容Cst。n-型的TFT广泛用于开关TFT Ts。存储电容Cst包括彼此串联的第一电容C1和第二电容C2。第一电容C1包括第一存储电极40和第二存储电极54，第二存储电容C2包括第二存储电极54和第三存储电极76。通过包含几个用于形成存储电容Cst、第一TFT Tp和第二TFT Tn的掺杂工序的九轮掩模工序执行按照现有技术的LCD器件的制造工序。
图5A到5I是显示依照现有技术制造驱动电路的工序截面图，图6A到6I是显示依照现有技术制造阵列基板显示区域的工序截面图，图7A到7I是显示沿图6A到6I的线VI-VI部分提取的制造工序截面图。
图5A，图6A和图7A描述了第一掩模工序。如图5A，图6A和图7A所示，通过沉积第一绝缘材料在第一基板30上形成缓冲层32。在第一基板30上限定具有像素区域P的显示区域D1和具有第一和第二区域A1和A2的非显示区域D2。还有，在像素区域P中限定第三区域A3和第四区域A4。然后，通过沉积无定形硅、使用激光将无定形硅结晶并且然后通过第一掩模工序将结晶的无定形硅构图而在缓冲层32上形成第一区域A1中的多晶硅第一半导体层34、第二区域A2中的多晶硅第二半导体层36和第三区域中的多晶硅第三半导体层38以及第四区域A4中的多晶硅第一存储电极40。第一、第二和第三半导体层34，36和38用作有源层，第一存储电极40用作第一电容(图4的C1)的电极。第三半导体层38和第一存储电极40可以集成在一起。
图5B，图6B和图7B描述了用杂质掺杂第一存储电极40的第二掩模工序。如图5B，图6B和7B所示，通过涂覆并通过第二掩模工序构图PR而在第一、第二和第三半导体层34，36和38上形成第一光致抗蚀剂(PR)图案42。第一PR图案42覆盖第一、第二和第三区域A1，A2和A3并暴露第四区域A4中的第一存储电极40。然后，使用第一PR图案42作为掺杂掩模用高浓度n-型杂质掺杂第一存储电极40。因为第一存储电极40用作第一电容(图4的C1)的电极，所以掺杂杂质以降低第一存储电极40的电阻。然后移除第一PR图案42。
图5C，图6C和图7C描述了第三掩模工序。如图5C，图6C和图7C所示，通过沉积第一无机绝缘材料在第一、第二和第三半导体层34，36和38以及第一存储电极40上形成栅绝缘层46。无机绝缘材料包括氮化硅和氧化硅之一。然后，通过沉积并通过第三掩模工序构图第一导电金属而在栅绝缘层46上形成第一栅极48、第二栅极50、第三栅极52和第二存储电极54。第一栅极48对应于第一半导体层34的中部并具有比第一半导体层34小的尺寸。第二栅极50对应于第二半导体层36的中部并具有比第二半导体层36小的尺寸。第三栅极52对应于第三半导体层38的中部并具有比第三半导体层38小的尺寸。第二存储电极54对应于第一存储电极40的中部并具有基本与第一存储电极40相同的尺寸。同时，沿像素区域P的侧边形成从第三栅极52延伸出来的栅线GL。跨过像素区域P形成从第二存储电极54延伸出来的存储线SL。
图5D，图6D和图7D描述了用杂质掺杂第二和第三半导体层36和38的第四掩模工序。如图5D，图6D和图7D所示，通过涂覆并通过第四掩模工序构图PR在第一区域A1中形成第二PR图案56。第二PR图案56覆盖第一半导体层34。然后，使用第二PR图案、第二和第三栅极50和52以及第二存储电极54作为掺杂掩模用高浓度n-型杂质掺杂第二半导体层36的端部和第三半导体层38的端部，从而第二半导体层36的端部和第三半导体层38的端部具有欧姆接触特性。然后移除第二PR图案56。
图5E，图6E和图7E描述了用杂质掺杂第一半导体层34的第五掩模工序。如图5E，图6E和图7E所示，通过涂覆并通过第五掩模工序构图PR在第二、第三和第四区域A2，A3和A4中形成第三PR图案58。第三PR图案58覆盖第二和第三半导体层36和38以及第一存储电极40。因为第一存储电极40被第二存储电极54覆盖，所以第四区域A4中的第三PR图案58不是必需的。然后，使用第三PR图案58和第一栅极48作为掺杂掩模用高浓度p-型杂质掺杂第一半导体层34的端部，从而第一半导体层34的端部具有欧姆接触特性。移除第三PR图案58。
图5F，图6F和图7F描述了第六掩模工序。如图5F，图6F和图7F所示，通过沉积并通过第六掩模工序构图第二无机绝缘材料而在第一、第二、第三栅极48，50和52以及第二存储电极54上形成具有第一、第二、第三、第四、第五、第六接触孔62a，62b，64a，64b，66a和66b的层间绝缘层60。无机绝缘材料包括氮化硅和氧化硅之一。第一和第二接触孔62a，62b分别暴露第一半导体层34的端部。第三和第四接触孔64a和64b分别暴露第二半导体层36的端部。此外，第五和第六接触孔66a和66b分别暴露第三半导体层38的端部。
图5G，图6G和图7G描述了第七掩模工序。通过沉积并通过构图第二导电金属在层间绝缘层60上形成第一、第二和第三源极70a，72a和74a以及第一、第二和第三漏极70b，72b和74b。第二导电金属包括铬、钼、钨、铜和铝合金之一。第一源极70a和第一漏极70b分别通过第一和第二接触孔62a和62b与第一半导体层34接触。第二源极72a和第二漏极72b分别通过第三和第四接触孔62a和64b与第二半导体层36接触。此外，第三源极74a和第三漏极74b分别通过第五和第六接触孔64a和64b与第三半导体层38接触。同时，在第四区域A4中形成从第三漏极74b延伸出来的第三存储电极76。第二电容器C2由第二存储电极54和第三存储电极76组成。此外，沿像素区域P的另一侧边形成从第三源极74a延伸的数据线DL并与栅线GL交叉，从而限定像素区域P。
通过上述的七轮掩模工序，在非显示区域中形成了p-型TFT和n-型TFT组合的CMOS结构，在显示区域的第三区域中形成了n-型开关TFT。此外，在显示区域的第四区域中形成了第一和第二电容。
图5H，图6H和图7H描述了第八掩模工序。如图5H，图6H和图7H所示，通过沉积并通过第八掩模工序构图绝缘材而料在源极70a，72a和74a以及漏极70b，72b和74b上形成具有漏极接触孔80的钝化层78。漏极接触孔80暴露了第三漏极74b和第三存储电极76之一。
图5I，图6I和图7I描述了第九掩模工序。如图5I，图6I和图7I所示，通过沉积并通过第九掩模工序构图透明导电金属而在钝化层78上形成像素电极82。透明导电金属包括氧化铟锡(ITO)和氧化铟锌(IZO)之一。像素电极通过漏极接触孔82与第三漏极74b和第三存储电极76之一接触。
通过上述的九轮掩模工序，制成了依照现有技术的具有集成驱动电路的LCD器件的阵列基板。这里存在几个问题，即工序时间延长，生产成本下降。此外，由于通过所述许多工序制造阵列基板，所以次品率升高。
发明内容
因此，本发明涉及一种液晶显示器件的阵列基板及其制造方法，其基本克服了由于现有技术的限制和缺点导致的一个或多个问题。
本发明的一个目的是提供一种具有集成驱动电路和两个存储电容的阵列基板，其没有增加制造工序和生产成本。
本发明的另一目的是提供一种制造具有集成驱动电路和两个存储电容的液晶显示器件的方法，其不需额外的掩模工序。
在下面的描述中列出了本发明的其它特征和优点，一部分从描述变得显而易见，或通过实践本发明可以领会到。通过在所写说明书及其权利要求书以及附图中特别指出的结构可实现和获得本发明的这些和其它的优点。
为了获得这些和其它的优点并依照本发明的目的，如这里具体化和广泛描述的，一种LCD器件的阵列基板包括：包含显示区域和显示区域外围处的非显示区域的基板；非显示区域中的驱动电路；显示区域中的第一TFT；显示区域中的存储电容，其包括第一存储电极、第一存储电极之上的栅绝缘层、栅绝缘层之上的第二存储电极和第二存储电极之上的层间绝缘层、层间绝缘层上方的第三存储电极，其中第一存储电极包括第一半导体层和第一半导体层上的对向电极，第三存储电极包括第一透明电极图案和第一透明电极图案上的第二金属图案；在显示区域中彼此交叉以限定像素区域的栅线和数据线；和像素区域中与第一TFT连接的像素电极。
在本发明的另一方面中，一种制造LCD器件阵列基板的方法包括：在具有非显示区域和显示区域的基板上形成包含第一区域和第一区域侧部的第二区域的第一半导体层、包含第三区域、第三区域侧部的第四区域和第四区域外侧的第五区域的第二半导体层、和包括第六区域、第六区域侧部的第七区域和第七区域外侧的第八区域的第三半导体层，并形成包括第四半导体层的第一存储电极和第四半导体层上的对向电极的第一存储电极，其中第一和第二半导体层设置在非显示区域中，第三和第四半导体层设置在显示区域中；形成暴露第一半导体层上第二区域的第一栅极、覆盖第二半导体层的第一金属图案、覆盖第三半导体层和对向电极的第二金属图案；用高浓度p-型杂质掺杂第二区域；通过蚀刻第一金属图案形成对应于第二半导体层上第三区域的第二栅极，并通过蚀刻第二金属图案形成对应于第三半导体层上第六区域的第三栅极以及第一存储电极上的第二存储电极；用高浓度n-型杂质掺杂第五区域和第八区域，用低浓度n-型杂质掺杂第四区域和第七区域；形成层间绝缘层，该层间绝缘层在第一、第二和第三栅极以及第二存储电极上具有第一、第二、第三、第四、第五、第六接触孔，其中第一和第二接触孔的每一个都暴露第二区域，第三和第四接触孔的每一个都暴露第五区域，第五和第六接触孔的每一个都暴露第八区域；和在层间绝缘层上形成第一，第二和第三源极、第一，第二和第三漏极、第三存储电极和像素电极，其中第一源极和第一漏极分别通过第一和第二接触孔与第二区域接触，第二源极和第二漏极分别通过第三和第四接触孔与第五区域接触，第三源极和第三漏极分别通过第五和第六接触孔与第八区域接触，第三存储电极从第三漏极电极延伸出来并设置在第二存储电极上，数据线与栅线交叉从而限定像素区域，从存储电极延伸出来的像素电极形成在像素区域中。
附图说明
提供本发明进一步的理解并结合组成该说明书一部分的附图图解了本发明的实施方案，并与说明书一起用于解释本发明的原理。其中：
图1是显示依照现有技术的LCD器件阵列基板的示意性平面图；
图2是显示依照现有技术在第一基板上具有集成驱动电路的LCD器件的显示区域的示意性平面图；
图3是依照现有技术的驱动电路的截面图；
图4是显示沿图2的线IV-IV提取的显示区域的截面图；
图5A到5I是显示依照现有技术制造驱动电路的工序截面图；
图6A到6I是显示依照现有技术制造阵列基板显示区域的工序截面图；
图7A到7I是显示制造沿图5A到5I的线VI-VI部分提取的工序截面图；
图8是显示依照本发明在第一基板上具有集成驱动电路的LCD器件显示区域的示意性平面图；
图9是依照本发明的驱动电路的截面图；
图10是沿图8的线X-X的显示区域的截面图；
图11A到11P是显示依照本发明制造驱动电路的工序截面图；
图12A到12P是显示依照本发明制造阵列基板显示区域的工序截面图；
图13A到13P是显示制造沿图12A到12P的线XIII-XIII部分的工序截面图。
具体实施方式
现在将详细描述本发明的优选实施方式，在附图中图解了其实施例。
图8是显示依照本发明在第一基板上具有集成驱动电路的LCD器件显示区域的示意性平面图。如图8所示，在第一基板100上形成有栅线GL和数据线DL，它们彼此交叉从而限定像素区域P。在栅线和数据线GL和DL的交叉部处形成有多晶硅开关TFT Ts，其包括多晶硅的有源层116、第三栅极148和第三源极174以及第三漏极176。像素电极184形成在像素区域P中并与开关TFT Ts的第三漏极176接触。此外，在像素区域中形成有包括第一存储电极S1、第二存储电极150和第三存储电极182的存储电容Cst。第一存储电极S1包括多晶硅的第四半导体层118和第四半导体层118上的对向电极(counterelectrode)124。第二存储电极150从存储线SL延伸出来并设置在第一存储电极S1上。第三存储电极182从第三漏极176延伸出来并设置在第二存储电极150上。其特征在于向对向电极124和第四半导体层118施加相同的信号。第三源极174包括第五透明电极层174a和第五导电金属层174b，第三漏极176包括第六透明电极层176a和第六导电金属层176b。此外，第三存储电极182包括第七透明电极层178a和第七导电金属层178b。其特征在于第七透明电极层178a从像素电极184延伸出来。
图9是依照本发明的驱动电路的横截面图，图10是沿图8的线X-X的显示区域的截面图。如图9和图10所示，第一基板100具有两个区域，其分别定义为包含像素区域P的显示区域D1和非显示区域D2。CMOS结构包括p-型的第一TFT Tp和n-型的TFT Tn。第一TFT Tp包括缓冲层102、第一半导体层112、栅绝缘层128、第一栅极136、包括第一层间绝缘层152a和第二层间绝缘层152b的层间绝缘层152、包括第一透明电极图案166a和第一导电金属图案166b的第一源极166、和包括第二透明电极图案168a和第二导电金属图案168b的第一漏极168。第二TFT Tn包括缓冲层102、第二半导体层114、栅绝缘层128、第二栅极146、包括第一层间绝缘层152a和第二层间绝缘层152b的层间绝缘层152、包括第三透明电极图案170a和第三导电金属图案170b的第二源极170、和包括第四透明电极图案172a和第四导电金属图案172b的第二漏极172。
在像素区域P中形成有开关TFT Ts、存储电容Cst和像素电极184。开关TFT Ts包括缓冲层102、第三半导体层116、栅绝缘层128、第三栅极148、包括第一层间绝缘层152a和第二层间绝缘层152b的层间绝缘层152、包括第五透明电极图案174a和第五导电金属图案174b的第三源极174、和包括第六透明电极图案176a和第六导电金属图案176b的第三漏极176。n-型TFT广泛用于开关TFT Ts。存储电容Cst包括彼此串联的第一电容C1和第二电容C2。第一电容C1由第一存储电极S1和第二存储电极150组成，第二电容C2由第二存储电极150和包括第七透明电极图案178a和第七导电金属图案178b的第三存储电极182组成。像素电极184与开关TFT Ts接触。
图11A到11P是显示依照本发明制造驱动电路的工序截面图，图12A到12P是显示依照本发明制造阵列基板显示区域的工序截面图，图13A到13P是显示制造沿图12A到12P的线XIII-XIII部分的工序截面图。
图11A到11E，图12A到12E和图13A到13E描述了第一掩模工序。如图11A，图12A和图13A所示，第一基板100具有包括像素区域P的显示区域D1和非显示区域D2。此外，在非显示区域D2中限定第一和第二区域A1和A2，显示区域D1中限定第三和第四区域A3和A4。在第一和第二区域A1和A2中分别形成第一TFT Tn和第二TFT Tp。在第三和第四区域A3和A4中分别形成开关TFT Ts和存储电容Cst。
通过连续沉积无机绝缘材料、本征无定形硅和导电金属而在第一基板100上形成缓冲层102、多晶硅层104和第一金属层106。无机绝缘材料包括氮化硅和氧化硅。导电金属包括钨、钼、铬和钼-钨。本征无定形硅被结晶成多晶硅，从而形成了多晶硅层104。
然后，通过涂敷PR在第一金属图案106上形成第一光致抗蚀剂(PR)层108。在第一PR层108的整个表面上设置具有透射区域TA、阻挡区域BA和半透射区域HTA的第一掩模M1。阻挡区域BA对应于第四区域A4，半透射区域HTA对应于第一、第二和开关区域A1，A2和A3。半透射区域HTA具有壁阻挡区域BA大但比透射区域TA小的透射率。
如图11B，图12B和图13B所示，通过曝光并显影第一PR层108而形成在第一、第二和第三区域A1，A2和A3上具有第一高度h1的第一PR图案110a和在第四区域A4上具有第二高度h2的第二PR图案110b。由于第一PR图案110a对应于半透射区域HTA，第二PR图案110b对应于阻挡区域BA，所以第二高度h2大于第一高度h1。第三区域A3中的第一PR图案110a从第二PR图案110b延伸出来。暴露对应于透射区域TA的第一金属层106。然后，移除第一和第二PR图案110a和110b之间以及第二和第三PR图案110b和110c之间暴露的多晶硅层104和第一金属层106，从而对应于第一和第二PR图案110a和110b形成第一、第二、第三和第三金属图案106a，106b，106c和106d以及第一、第二、第三和第四半导体层112，114，116和118，如图11C，图12C和图13C所示。第一金属图案106a和第一半导体层112设置在第一区域A1中，第二金属图案106b和第二半导体层114设置在第二区域A2中。第三金属图案106c和第三半导体层116设置在第三区域A3中，第四金属图案106d和第四半导体层118设置在第四区域A4中。第三半导体层116从第四半导体层118延伸出来。
如图11D，图12D和图13D所示，执行灰化第一和第二PR图案110a和110b以形成第三PR图案110c的工序，从而暴露第一、第二和第三金属图案106a，106b和106c。第三PR图案110c具有比第二高度h2小的高度。
如图11E，图12E和图13E所示，在第四区域A4中的第四半导体层118上形成对向电极124，并通过移除第一、第二和第三金属图案106a，106b和106c而暴露第一、第二和第三半导体层112，114和116。通过上述第一掩模工序形成了第一、第二、第三和第四半导体层112，114，116和118。第四半导体层118和第四半导体层118上的对向电极124用作第一存储电极S1。通过在第四半导体层上形成对向电极而省略了用杂质掺杂第四半导体层的工序。
图11F和11G，图12F和12G以及图13F和13G描述了第二掩模工序。如图11F，图12F和图13F所示，在第一、第二、第三半导体层112，114和116以及对向电极125上连续形成栅绝缘层128、第二金属层130和第二PR层132。然后，使用第二掩模(未示出)曝光并显影叠PR层132，从而在第一区域A1中形成第四PR图案134a，在第二区域A2中形成第五PR图案134b，在第三和第四区域A3和A4中形成第六PR图案134c，如图11G，图12G和图13G所示。第四PR图案134a对应于第一半导体层112的中部且具有比第一半导体层112小的尺寸。第五PR图案134b对应于第二半导体层114的中部并具有大致与第二半导体层114相同的尺寸。第六PR图案134c对应于第三和第四半导体层116和118并具有大致与第三和第四半导体层116和118的整个尺寸相同的尺寸。通过没有形成第四、第五和第六PR图案134a，134b和134c的部分而部分暴露第二金属层130。然后，通过移除由上述部分暴露的第二金属层130而在第一半导体层112上形成第一栅极136，在第二半导体层114上形成第四金属图案138以及第五金属图案140。同时，在栅绝缘层128上形成与第五金属图案140的一端连接的栅线GL和与第五金属图案140的另一端连接的存储线SL。当第一半导体层112包括第一有源区域B1和在第一有源区域B1端部的第二有源区域B2时，第一栅极136对应于第一有源区域B1。然后移除第四、第五和第六PR图案134a，134b和134c。
图11H，图12H和图13H描述了用杂质掺杂第一半导体层的工序。如图11H，图12H和图13H所示，使用第一栅极136以及第四和第五金属图案138和140作为掺杂掩模用高浓度p-型杂质掺杂第一半导体层112的第二有源区域B2。第二有源区域B2具有欧姆接触特性。
图11I到11K，图12I到12K和图13I到13K描述了第三掩模工序。如图11I，图12I和图13I所示，通过涂敷并使用第三掩模(没有示出)构图第三PR层(未示出)而在第一栅极136上形成第七PR图案142a，在第四金属图案138上形成第八PR图案142b，在第五金属图案140上形成第九PR图案142c和第十PR图案142d。第七PR图案142a基本覆盖第一栅极136和第一半导体层112。第八PR图案142b对应于第四金属图案138并暴露第四金属层138的端部。第九PR图案142c对应于第三区域A3并暴露第三区域A3中的第五金属图案140的端部。与第九PR图案142c分离的第十PR图案142d基本覆盖了第四区域A4中的第五金属图案140。然后通过使用第八PR图案142b作为掩模蚀刻第四金属图案138在第二区域A2中形成第二栅极146。通过使用第九PR图案142c作为掩模蚀刻第三区域A3中的第五金属图案140而在第三区域A3中形成第三栅极148。此外，通过使用第十PR图案142d作为掩模蚀刻第四区域A4中的第五金属图案140而在第四区域A4中形成第二存储电极150。第三栅极148和第二存储电极150分别从栅线GL和存储线SL突出。
当第二半导体层114包括第三有源区域B3、第四有源区域B4和第五有源区域B5时，第二栅极146对应于第三和第五有源区域B3和B5。第五有源区域B5设置在第三有源区域B3的侧部，第四有源区域B4设置在第五有源区域B5的外侧。而且，当第三半导体层116包括第六有源区域B6、第七有源区域B7和第八有源区域B8时，第三栅极158对应于第六和第八有源区域B3和B5。第八有源区域B8设置在第六有源区域B6的侧部，第七有源区域B7设置在第八有源区域B8的外侧。
接下来，使用第七、第八、第九和第十PR图案142a，142b，142c和142d作为掺杂掩模用高浓度n-型杂质掺杂第二半导体层114的第四有源区域B4和第七有源区域B7。第四有源区域B4和第七有源区域B7分别具有欧姆接触特性。此时，由于第四半导体层118的端部没有被对向电极124覆盖，所以第四半导体层118的端部被高浓度n-型杂质掺杂。
图11J和11K，图12J和12K以及图13J和13K描述了在第二和第三半导体层中形成轻掺杂漏(LDD)区域的工序。如图11J，图12J和图13J所示，执行灰化第七、第八、第九和第十PR图案142a，142b，142c和142d的工序，从而暴露第二栅极146的端部和第三栅极148的端部。第二栅极146的端部对应于第二半导体层114的第五有源区域B5，第三栅极148的端部对应于第八有源区域B8。同时暴露第二存储电极150的端部。此外，部分暴露栅线和存储线SL。然后，移除第二栅极146的端部、第三栅极148的端部、第二存储电极150的端部。
如图11K，图12K和图13K所示，使用第七、第八、第九和第十PR图案142a，142b，142c和142d以及对向电极124作为掺杂掩模用低浓度n-型杂质掺杂第五有源区域B5和第八有源区域B8，从而将第五有源区域B5和第八有源区域B8分别限定为LDD区域。LDD区域使半导体层的漏电流最小。然后移除第七、第八、第九和第十PR图案142a，142b，142c和142d。
通过上述的第二和第三掩模工序在第一基板100中形成在第一、第二和第三半导体层112，114和116中用高浓度n-型杂质掺杂的欧姆接触区域、在第二和第三半导体层114和116中用低浓度n-型杂质掺杂的LDD区域、第一半导体层112上的第一栅极118、第二半导体层114上的第二栅极146、第三半导体层116上的第三栅极148以及对向电极124上的第二存储电极。
图11L，图12L和图13L描述第四掩模工序。如图11L，图12L和图13L所示，通过连续沉积并使用第四掩模(没有示出)构图氧化硅和氮化硅而在第一、第二和第三栅极136，146和148以及第二存储电极150上形成包括第一和第二层间绝缘层152a和152b的层间绝缘层152。换句话说，第一层间绝缘层152a由氧化硅形成，第二层间绝缘层152b由氮化硅形成。层间绝缘层152把包括第七、第八、第九、第十、第十一和第十二接触孔154a，154b，156a，156b，158a和158b。第七和第八接触孔154a和154b暴露第一半导体层112的第二有源区域(图11G的B2)，第九和第十接触孔156a和156b暴露第二半导体层114的第四有源区域(图11K的B4)，第十一和第十二接触孔158a和158b暴露第三半导体层116的第七有源层(图13K的B7)。在形成第一层间绝缘层152a之后执行第一基板100的加热工序。通过上述加热工序将掺入第四半导体层118端部的高浓度n-型杂质扩散进对向电极142中。因此，对向电极124和第四半导体层118具有欧姆接触特性，从而可以向对向电极124和第四半导体层118施加相同的信号。此外，在形成第二层间绝缘层152b之后执行氢化加热第一基板100的工序。
由于第四半导体层118从第三半导体层116延伸出来，所以代替第十二接触孔158b，依照本发明另一实施方式的层间绝缘层包括暴露第四半导体层118或对向电极124一个端部的第十三接触孔。
图11M到11P，图12M到12P和图13M到13P描述了第五掩模工序。如图11M，图12M和图13M所示，通过连续沉积透明材料、导电金属和正型光致抗蚀剂而在层间绝缘层152上形成透明电极层160、导电金属层162和第四PR层164。透明材料包括ITO和IZO之一。导电金属包括铬、钼、钨、铜和铝合金之一并且是不透明的。在第四PR层164上设置具有透射区域TA、半透射区域HTA和阻挡区域BA的第五掩模M5。阻挡区域BA对应于第七、第八、第九、第十、第十一和第十二接触孔154a，154b，156a，156b，158a和158b以及第四区域A4。阻挡区域BA具有六个子阻挡区域，其中五个子阻挡区域对应于第七、第八、第九和第十接触孔(图11L的154a，154b，156a，156b)和第十一接触孔(图13L的158a)，其它子阻挡区域对应于第十二接触孔(图13L的158b)和第四区域A4。透射区域TA设置在六个子阻挡区域之间。半透射区域HTA对应于像素电极(图8的184)。
然后，通过使用第五掩模M5曝光并显影第四PR层164而在导电金属层162上形成第十一、第十二、第十三、第十四、第十五PR图案180a，180b，180c，180d和180e，如图11N，图12N和图13N所示。第十一PR图案180a对应于第七和第八接触孔(图11L的154a和154b)，第十二PR图案180b对应于第九和第十接触孔(图11L的156a和156b)。第十三PR图案180c对应于第十一接触孔(图13L的158a)，第十四PR图案180d对应于第十二接触孔(图13L的158b)和第四区域A4。第十五PR图案180e从第十四PR图案180d延伸出来并且由于半透射区域HTA，所以其具有比第十一、第十二、第十三和第十四PR图案180a，180b，180c和180d小的高度。第十五PR图案180e对应于像素电极(图8的184)。接下来，通过移除在第十一、第十二、第十三、第十四、第十五PR图案180a，180b，180c，180d和180e之间暴露的导电金属层162和第十一、第十二、第十三、第十四、第十五PR图案180a，180b，180c，180d和180e之间的透明电极层160而在层间绝缘层152上形成第一、第二、第三、第四、第五、第六、第七和第八透明电极图案166a，168a，170a，172a，174a，176a，178a和184a以及第一、第二、第三、第四、第五、第六、第七和第八导电金属图案166b，168b，170b，172b，174b，176b，178b和184b。同时，在显示区域中形成从第三源极174延伸出来的数据线DL。数据线DL与栅线GL交叉从而限定像素区域P。数据线DL包括从第五透明电极图案174a延伸出来的透明电极图案(未示出)和从第五导电金属图案174b延伸出来的导电金属图案(未示出)。
如图11O，图12O和图13O所示，执行灰化第十一PR图案180a的工序，从而暴露第一导电金属图案166b的端部和第二导电金属图案168b，执行灰化第十二PR图案180b的工序，从而暴露第三导电金属图案170b和第四导电金属图案172b的端部，执行灰化第十三PR图案180c的工序，从而暴露第五导电金属图案174b的端部，执行灰化第十四PR图案180d的工序，从而暴露第六导电金属图案176b的端部，执行灰化第十五PR图案180e的工序，从而暴露第七导电金属图案178b和第八导电金属图案184b的端部。
然后，如图11P，图12P和图13P所示，通过移除第一导电金属图案166b的端部、第二导电金属图案168b的端部、第三导电金属图案170b的端部、第四导电金属图案172b的端部、第五导电金属图案174b的端部、第六导电金属图案176b的端部、第七导电金属图案178b和第八导电金属图案184b的端部而在层间绝缘层152上形成第一，第二和第三源极166，170和174、第一，第二和第三漏极168，172和176、第三存储电极182和像素电极184。第一区域A1中的第一源极166包括第一透明电极图案166a和第一导电金属图案166b，第一区域A1中的第一漏极168包括第二透明电极图案168a和第二导电金属图案168b。第二区域A2中的第二源极170包括第三透明电极图案170a和第三导电金属图案170b，第二区域A2中的第二漏极172包括第四透明电极图案172a和第四导电金属图案172b。第三区域A3中的第三源极174包括第五透明电极图案174a和第五导电金属图案174b，第三区域A3中的第三漏极176包括第六透明电极图案176a和第六导电金属图案176b。在第四区域A4中第二存储电极150上的第三存储电极182包括第七透明电极图案178a和第七导电金属图案178b。像素电极184包括第八透明电极图案184b。移除第十一、第十二、第十三、第十四、第十五PR图案180a，180b，180c，180d和180e。如上所述，仅仅使用第五掩模(图11M的M5)就在第一基板100上形成了第一，第二和第三源极166，170和174、第一，第二和第三漏极168，172和176、第三存储电极182和像素电极。
尽管没有示出，但LCD器件包括彼此面对的依照本发明的阵列基板和滤色片基板。滤色片包括第二基板、黑矩阵、滤色片层和公共电极。第二基板上的黑矩阵对应于第一基板的非显示区域和第一基板显示区域中的栅极和数据线以及开关TFT。黑矩阵上的滤色片层包括红色，绿色和蓝色三个子滤色片。滤色片层上的公共电极对应于像素电极，从而在公共电极和像素电极之间产生电场。
在本发明中，通过相同的掩模工序形成了驱动电路、开关TFT和存储电容的半导体层以及存储电容的对向电极。此外，通过相同的掩模工序形成源极和漏极、第三存储电极和像素电极。通过五轮掩模工序制造依照本发明的阵列基板。通过相同的掩模工序形成了源极和漏极、第三存储电极和像素电极。层间绝缘层包括氧化硅的第一层和氮化硅的第二层。氮化硅的第二层和像素电极具有改善的界面特性。由于通过五轮掩模工序制造依照本发明的阵列基板，所以简化了LCD器件阵列基板的制造工序。
Claims (24)
1.一种用于液晶显示器件的阵列基板，包括：
包括显示区域和在显示区域外围处的非显示区域的基板；
非显示区域中的驱动电路；
在显示区域中的第一薄膜晶体管；
显示区域中的存储电容，其包括第一存储电极、第一存储电极之上的栅绝缘层、栅绝缘层之上的第二存储电极和第二存储电极上方的层间绝缘层、层间绝缘层上方的第三存储电极，其中第一存储电极包括第一半导体层和第一半导体层上方的对向电极，第三存储电极包括第一透明电极图案和第一透明电极图案上方的第二金属图案；
显示区域中彼此交叉以限定像素区域的栅线和数据线；和
像素区域中与第一薄膜晶体管连接的像素电极。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管包括具有第一区域、第一区域侧部的第二区域和第二区域外侧的第三区域的第二半导体层、从栅线延伸出来的第一栅极、从数据线延伸出来的第一源极以及第一漏极，其中第二区域用低浓度n-型杂质掺杂，第三区域用高浓度n-型杂质掺杂，第一源极和第一漏极分别接触第三区域。
3.根据权利要求2所述的阵列基板，其特征在于，所述第一源极和第一漏极的每一个都包括透明电极和不透明电极。
4.根据权利要求2所述的阵列基板，其特征在于，所述第一半导体层与第二半导体层形成在相同的平面上并从第二半导体层延伸出来。
5.根据权利要求2所述的阵列基板，其特征在于，所述第一源极和第一漏极分别与第三存储电极形成在相同的平面上。
6.根据权利要求1所述的阵列基板，其特征在于，所述驱动电路包括p-型的第二薄膜晶体管和n-型的第三薄膜晶体管。
7.根据权利要求6所述的阵列基板，其特征在于，所述第二薄膜晶体管包括具有第四区域和第四区域侧部的第五区域的第三半导体层、第二栅极、第二源极和第二漏极，其中第五区域用高浓度p-型杂质掺杂，第二源极和第二漏极分别接触第五区域。
8.根据权利要求7所述的阵列基板，其特征在于，所述第二源极和第二漏极包括透明电极和透明电极上的不透明电极。
9.根据权利要求7所述的阵列基板，其特征在于，所述第一半导体层与第三半导体层形成在相同的平面上。
10.根据权利要求7所述的阵列基板，其特征在于，所述第二源极和第二漏极分别与第三存储电极形成在相同的平面上。
11.根据权利要求6所述的阵列基板，其特征在于，所述第三薄膜晶体管包括具有第六区域、第六区域侧部的第七区域和第七区域外侧的第八区域的第四半导体层、第三栅极、第三源极和第三漏极，其中第七区域用低浓度n-型杂质掺杂，第八区域用高浓度n-型杂质掺杂，第三源极和第三漏极分别接触第八区域。
12.根据权利要求11所述的阵列基板，其特征在于，所述第三源极和第三漏极都包括透明电极和透明电极上的不透明电极。
13.根据权利要求11所述的阵列基板，其特征在于，所述第一半导体层与第四半导体层形成在相同的平面上。
14.根据权利要求11所述的阵列基板，其特征在于，所述第三源极和第三漏极分别与第三存储电极形成在相同的平面上。
15.一种制造用于液晶显示器件的阵列基板的方法，包括：
在具有非显示区域和显示区域的基板上形成包含第一区域和第一区域侧部的第二区域的第一半导体层、包含第三区域、第三区域侧部的第四区域和第四区域外侧的第五区域的第二半导体层、和包括第六区域、第六区域侧部的第七区域和第七区域外侧的第八区域的第三半导体层，并形成包括第四半导体层和第四半导体层上的对向电极的第一存储电极，其中第一和第二半导体层设置在非显示区域中，第三和第四半导体层设置在显示区域中；
形成暴露第一半导体层上方的第二区域的第一栅极、覆盖第二半导体层的第一金属图案、覆盖第三半导体层和对向电极的第二金属图案和栅线；
用高浓度p-型杂质掺杂第二区域；
通过蚀刻第一金属图案形成对应于第二半导体层上方的第三区域的第二栅极，并通过蚀刻第二金属图案形成对应于第三半导体层上方的第六区域的第三栅极以及第一存储电极上方的第二存储电极；
用高浓度n-型杂质掺杂第五区域和第八区域，并且用低浓度n-型杂质掺杂第四区域和第七区域；
形成层间绝缘层，该层间绝缘层在第一、第二和第三栅极以及第二存储电极上具有第一、第二、第三、第四、第五和第六接触孔，其中第一和第二接触孔的每一个暴露第二区域，第三和第四接触孔的每一个暴露第五区域，第五和第六接触孔的每一个暴露第八区域；和
在层间绝缘层上形成第一，第二和第三源极、第一，第二和第三漏极、第三存储电极、数据线和像素电极，其中第一源极和第一漏极分别通过第一和第二接触孔与第二区域接触，第二源极和第二漏极分别通过第三和第四接触孔与第五区域接触，第三源极和第三漏极分别通过第五和第六接触孔与第八区域接触，第三存储电极从第三漏极延伸出来并设置在第二存储电极上方，数据线与栅线交叉从而限定像素区域，并且从存储电极延伸出来的像素电极形成在像素区域中。
16.根据权利要求15所述的方法，其特征在于，所述第一，第二和第三源极、第一，第二和第三漏极以及第三存储电极的每一个包括透明电极和不透明电极，并且像素电极从第三电极的透明电极延伸出来。
17.根据权利要求15所述的方法，其特征在于，所述形成层间绝缘层的步骤包括：
形成氧化硅的第一层间绝缘层；和
在第一层间绝缘层上形成氮化硅的第二层间绝缘层。
18.根据权利要求17所述的方法，其特征在于，进一步包括加热其上形成第一层间绝缘层的基板。
19.根据权利要求15所述的方法，其特征在于，所述形成第一、第二、第三和第四半导体层以及第一存储电极的步骤包括：
形成多晶硅层、第一导电金属层和第一光致抗蚀剂层；
在第一光致抗蚀剂层上方设置具有第一、第二和第三区域的第一掩模，其中第二区域具有比第三区域大但比第一区域小的透射率；
通过曝光并显影第一光致抗蚀剂层而在非显示区域中形成第一光致抗蚀剂图案和第二光致抗蚀剂图案，在显示区域中形成第三光致抗蚀剂图案和第四光致抗蚀剂图案，从而暴露第一与第二光致抗蚀剂图案之间以及第二与第三光致抗蚀剂图案之间的第一导电金属层，其中第一和第二光致抗蚀剂图案彼此分离开，并且第四光致抗蚀剂图案从第三光致抗蚀剂图案延伸出来并具有比第一、第二和第三光致抗蚀剂图案大的高度；
通过移除第一与第二光致抗蚀剂图案和第二与第三光致抗蚀剂图案之间的第一金属层和多晶硅层而形成第一，第二，第三金属图案、第一、第二、第三和第四半导体层以及对向电极，其中第一金属图案和第一半导体层对应于第一光致抗蚀剂图案，第二金属图案和第二半导体层对应于第二光致抗蚀剂图案，第三金属图案和第三半导体层对应于第三光致抗蚀剂图案，并且对向电极和第四半导体层对应于第四光致抗蚀剂图案；
通过灰化第一、第二和第三光致抗蚀剂图案而暴露第一、第二和第三金属图案；和
移除第一、第二和第三金属图案以及第四光致抗蚀剂图案。
20.根据权利要求19所述的方法，其特征在于，还进一步包括在基板和多晶硅层之间形成缓冲层。
21.根据权利要求15所述的方法，其特征在于，所述形成第一栅极、第一金属图案和第二金属图案包括：
在第一、第二和第三半导体层以及对向电极上形成栅绝缘层、第二导电金属层和第二光致抗蚀剂层；
通过使用具有第四区域和第五区域的第二掩模曝光和显影第二光致抗蚀剂层以形成第五、第六和第七光致抗蚀剂图案，其中第五光致抗蚀剂图案对应于第一半导体层并具有比第一半导体层小的尺寸，第六光致抗蚀剂图案对应于第二半导体层，第七光致抗蚀剂图案对应于第三和第四半导体层，并且第四区域具有比第五区域大的透射率；和
通过移除第五与第六光致抗蚀剂图案之间和第六与第七光致抗蚀剂图案之间的第二导电金属层而形成第一栅极、第一金属图案和第二金属图案。
22.根据权利要求15所述的方法，其特征在于，所述形成第二栅极、第三栅极和第二存储电极的步骤以及掺杂第五、第八、第四和第七区域的步骤包括：
在第一栅极、第一和第二金属图案上形成第三光致抗蚀剂层；
通过使用第三掩模曝光和显影第三光致抗蚀剂层而形成第八、第九、第十和第十一光致抗蚀剂图案，其中第八光致抗蚀剂图案覆盖第一半导体层，第九光致抗蚀剂图案对应于第二半导体层的第三和第四区域，第十光致抗蚀剂图案对应于第三半导体层的第六和第七区域，第十一光致抗蚀剂图案覆盖第四半导体层；
去除第八与第九光致抗蚀剂图案之间、第九与第十光致抗蚀剂图案之间和第十与第十一光致抗蚀剂图案之间的第一和第二金属图案；
用高浓度n-型杂质掺杂第五区域和第八区域；
通过灰化第八、第九、第十和第十一光致抗蚀剂图案而暴露对应于第二半导体层第四区域的第一金属图案、对应于第三半导体层第七区域的第二金属图案和对应于对向电极的第二金属图案的端部；
移除通过灰化第八、第九、第十和第十一光致抗蚀剂图案暴露的第一和第二金属图案而形成对应于第二半导体层第三区域的第二栅极、对应于第三半导体层第六区域的第三栅极和对应于对向电极的第二存储电极；
用低浓度n-型杂质掺杂第四区域和第七区域；和
移除第八、第九、第十和第十一光致抗蚀剂图案。
23.根据权利要求15所述的方法，其特征在于，所述形成第一，第二和第三源极、第一，第二和第三漏极、第三存储电极和像素电极的步骤包括：
在层间绝缘层上形成透明电极层、第三导电金属层和第四光致抗蚀剂层；
在第四光致抗蚀剂层上设置具有第六、第七和第八区域的第四掩模，其中第七区域具有比第八区域大但比第六区域小的透射率；
通过使用第四掩模曝光和显影第四光致抗蚀剂层而在第一和第二接触孔上形成第十二光致抗蚀剂图案，在第三和第四接触孔上形成第十三光致抗蚀剂图案，在第五和第六接触孔上形成第十四光致抗蚀剂图案，在第二存储电极上形成第十五光致抗蚀剂图案，在像素区域中形成第十六光致抗蚀剂图案，其中第十六光致抗蚀剂图案具有比第十二、第十三、第十四和第十五光致抗蚀剂图案小的高度并从第十五光致抗蚀剂图案延伸出来；
通过移除第十二与第十三光致抗蚀剂图案之间、第十三与第十四光致抗蚀剂图案之间和第十四与第十五光致抗蚀剂图案之间的透明电极层和第三导电金层而形成分别通过层间绝缘层的第一和第二接触孔与第一半导体层的第二区域接触的第一源极和第一漏极、分别通过层间绝缘层的第三和第四接触孔与第二半导体层的第五区域接触的第二源极和第二漏极、以及分别通过层间绝缘层的第五和第六接触孔与第三半导体层的第八区域接触的第三源极和第三漏极；
灰化第十二、第十三、第十四、第十五和第十六光致抗蚀剂图案，从而暴露像素电极上的第三导电金属层；和
通过移除像素区域中的第三导电金属层而形成第二存储电极上的第三存储电极以及像素区域中的像素电极。
24.根据权利要求23所述的方法，其特征在于，所述第三漏极和第三存储电极的每一个包括透明电极和不透明电极，并且像素电极从第三漏极和第三存储电极的透明电极延伸出来。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050106840 | 2005-11-09 | ||
| KR1020050106840A KR101151799B1 (ko) | 2005-11-09 | 2005-11-09 | 액정표시장치용 어레이기판과 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1964056A CN1964056A (zh) | 2007-05-16 |
| CN100461431C true CN100461431C (zh) | 2009-02-11 |
Family
ID=38003368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100871652A Expired - Fee Related CN100461431C (zh) | 2005-11-09 | 2006-06-15 | 液晶显示器件的阵列基板及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7532263B2 (zh) |
| JP (1) | JP4567634B2 (zh) |
| KR (1) | KR101151799B1 (zh) |
| CN (1) | CN100461431C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104008999A (zh) * | 2014-05-26 | 2014-08-27 | 昆山国显光电有限公司 | 薄膜晶体管阵列构件、其制造方法及阵列基板 |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101250789B1 (ko) * | 2006-06-30 | 2013-04-08 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| DE102006060734B4 (de) * | 2006-06-30 | 2014-03-06 | Lg Display Co., Ltd. | Flüssigkristalldisplay und Verfahren zu dessen Herstellung |
| TWI351545B (en) * | 2006-10-31 | 2011-11-01 | Au Optronics Corp | Pixel structure and pixel structure of display app |
| KR20080044050A (ko) * | 2006-11-15 | 2008-05-20 | 삼성전자주식회사 | 박막 트랜지스터 기판, 그 제조 방법 및 이를 구비하는액정 표시 장치 |
| US7738050B2 (en) * | 2007-07-06 | 2010-06-15 | Semiconductor Energy Laboratory Co., Ltd | Liquid crystal display device |
| TWI336806B (en) | 2007-11-02 | 2011-02-01 | Au Optronics Corp | Pixel of transflective liquid crystal display array substrate and method of fabricating the same |
| TWI363242B (en) * | 2008-05-12 | 2012-05-01 | Au Optronics Corp | Transflective liquid crystal display panel and method of making the same |
| KR101285637B1 (ko) | 2008-12-26 | 2013-07-12 | 엘지디스플레이 주식회사 | 전기영동 표시장치용 어레이 기판과 그 제조 방법 및 리페어 방법 |
| CN101819361B (zh) * | 2009-02-26 | 2012-11-21 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| KR101134989B1 (ko) * | 2009-05-15 | 2012-04-09 | 엘지디스플레이 주식회사 | 어레이 기판의 제조방법 |
| CN102033379B (zh) * | 2009-09-30 | 2012-08-15 | 群康科技(深圳)有限公司 | 液晶显示器与其制造方法 |
| KR101113394B1 (ko) * | 2009-12-17 | 2012-02-29 | 삼성모바일디스플레이주식회사 | 액정표시장치의 어레이 기판 |
| TWI392946B (zh) * | 2009-12-18 | 2013-04-11 | Au Optronics Corp | 畫素結構 |
| KR101482627B1 (ko) * | 2010-06-07 | 2015-01-14 | 삼성디스플레이 주식회사 | 평판 표시 장치 및 그 제조 방법 |
| US8456582B2 (en) * | 2010-09-07 | 2013-06-04 | Au Optronics Corporation | Active device, pixel structure and display panel |
| US8786815B2 (en) | 2010-09-07 | 2014-07-22 | Au Optronics Corporation | Driving circuit and display panel having the same |
| CN102064180A (zh) * | 2010-09-26 | 2011-05-18 | 友达光电股份有限公司 | 有源元件、像素结构以及显示面板 |
| KR101822563B1 (ko) * | 2010-12-08 | 2018-03-09 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| TWI417627B (zh) * | 2010-12-24 | 2013-12-01 | Au Optronics Corp | 畫素結構 |
| KR20130001513A (ko) | 2011-06-27 | 2013-01-04 | 삼성디스플레이 주식회사 | 표시장치 및 그 제조방법 |
| US9214533B2 (en) * | 2012-01-31 | 2015-12-15 | Sharp Kabushiki Kaisha | Semiconductor device having transparent electrodes |
| KR101994657B1 (ko) * | 2012-12-12 | 2019-07-02 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
| US9012900B2 (en) | 2012-12-26 | 2015-04-21 | Lg Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| KR102028990B1 (ko) * | 2012-12-26 | 2019-10-07 | 엘지디스플레이 주식회사 | 유기 발광 다이오드 표시 장치 및 이의 제조 방법 |
| JP6063766B2 (ja) * | 2013-02-20 | 2017-01-18 | 株式会社ジャパンディスプレイ | 半導体装置 |
| CN103646966B (zh) * | 2013-12-02 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、阵列基板及其制备方法、显示装置 |
| KR102161600B1 (ko) | 2013-12-17 | 2020-10-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 제조 방법 |
| CN103943635B (zh) * | 2014-03-28 | 2017-12-05 | 京东方科技集团股份有限公司 | 阵列基板和显示装置 |
| CN103941507B (zh) * | 2014-04-02 | 2017-01-11 | 上海天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| TWI553379B (zh) * | 2014-06-25 | 2016-10-11 | 群創光電股份有限公司 | 顯示面板和應用其之顯示裝置 |
| CN104253148B (zh) | 2014-09-23 | 2017-08-25 | 京东方科技集团股份有限公司 | 一种有机发光二极管阵列基板及其制作方法、显示装置 |
| US9703158B2 (en) * | 2015-04-13 | 2017-07-11 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Liquid crystal display panel and liquid crystal display apparatus having the same |
| CN104777638B (zh) * | 2015-04-13 | 2018-04-20 | 深圳市华星光电技术有限公司 | 液晶显示面板及液晶显示装置 |
| CN105206618B (zh) * | 2015-08-26 | 2018-10-30 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板、显示装置及制作方法 |
| CN105261636B (zh) * | 2015-11-05 | 2018-04-27 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制备方法、阵列基板及显示装置 |
| CN105679765A (zh) * | 2016-01-12 | 2016-06-15 | 武汉华星光电技术有限公司 | Tft阵列基板结构 |
| TWI572020B (zh) | 2016-01-19 | 2017-02-21 | 友達光電股份有限公司 | 陣列基板以及其製作方法 |
| CN105679768B (zh) * | 2016-01-25 | 2019-07-12 | 武汉华星光电技术有限公司 | 阵列基板、液晶显示面板及液晶显示装置 |
| KR102520574B1 (ko) | 2016-03-29 | 2023-04-11 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| US20170338252A1 (en) * | 2016-05-17 | 2017-11-23 | Innolux Corporation | Display device |
| CN106373967B (zh) * | 2016-10-27 | 2017-12-22 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
| US11092863B2 (en) * | 2018-10-24 | 2021-08-17 | Lg Display Co., Ltd. | Storage capacitor, display device using the same and method for manufacturing the same |
| CN109493804B (zh) * | 2018-11-27 | 2020-08-21 | 上海天马有机发光显示技术有限公司 | 一种像素电路、显示面板及显示装置 |
| KR20200135620A (ko) | 2019-05-23 | 2020-12-03 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN112687703B (zh) * | 2020-12-24 | 2023-04-07 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1680992A (zh) * | 2004-04-06 | 2005-10-12 | Lg.菲利浦Lcd株式会社 | 具有驱动电路的液晶显示器件及其制造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3024620B2 (ja) * | 1990-04-11 | 2000-03-21 | セイコーエプソン株式会社 | 液晶パネルの製造方法 |
| JPH0534679A (ja) * | 1991-07-29 | 1993-02-12 | Sony Corp | 液晶表示装置 |
| JP2720862B2 (ja) * | 1995-12-08 | 1998-03-04 | 日本電気株式会社 | 薄膜トランジスタおよび薄膜トランジスタアレイ |
| JPH1096956A (ja) * | 1996-09-24 | 1998-04-14 | Toshiba Corp | 液晶表示装置及びその製造方法 |
| US6593592B1 (en) * | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
| JP3399432B2 (ja) * | 1999-02-26 | 2003-04-21 | セイコーエプソン株式会社 | 電気光学装置の製造方法及び電気光学装置 |
| JP4278834B2 (ja) * | 2000-06-02 | 2009-06-17 | 株式会社日立製作所 | 液晶表示装置とその製造方法 |
| US6720577B2 (en) * | 2000-09-06 | 2004-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP4954366B2 (ja) * | 2000-11-28 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4250893B2 (ja) * | 2001-12-21 | 2009-04-08 | セイコーエプソン株式会社 | 電子装置の製造方法 |
| JP2003195350A (ja) * | 2001-12-27 | 2003-07-09 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| JP3964223B2 (ja) * | 2002-02-15 | 2007-08-22 | シャープ株式会社 | 薄膜トランジスタ装置 |
| US6853052B2 (en) * | 2002-03-26 | 2005-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a buffer layer against stress |
| JP4182779B2 (ja) * | 2003-03-07 | 2008-11-19 | カシオ計算機株式会社 | 表示装置およびその製造方法 |
| KR20050003249A (ko) * | 2003-06-30 | 2005-01-10 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 |
| JP2005072292A (ja) * | 2003-08-26 | 2005-03-17 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| KR100584716B1 (ko) * | 2004-04-06 | 2006-05-29 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 |
-
2005
- 2005-11-09 KR KR1020050106840A patent/KR101151799B1/ko active IP Right Grant
-
2006
- 2006-06-15 US US11/452,996 patent/US7532263B2/en active Active
- 2006-06-15 CN CNB2006100871652A patent/CN100461431C/zh not_active Expired - Fee Related
- 2006-06-27 JP JP2006176575A patent/JP4567634B2/ja not_active Expired - Fee Related
-
2009
- 2009-04-17 US US12/385,753 patent/US8462281B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1680992A (zh) * | 2004-04-06 | 2005-10-12 | Lg.菲利浦Lcd株式会社 | 具有驱动电路的液晶显示器件及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104008999A (zh) * | 2014-05-26 | 2014-08-27 | 昆山国显光电有限公司 | 薄膜晶体管阵列构件、其制造方法及阵列基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070103610A1 (en) | 2007-05-10 |
| KR20070049743A (ko) | 2007-05-14 |
| JP4567634B2 (ja) | 2010-10-20 |
| JP2007133364A (ja) | 2007-05-31 |
| US8462281B2 (en) | 2013-06-11 |
| CN1964056A (zh) | 2007-05-16 |
| KR101151799B1 (ko) | 2012-06-01 |
| US20090269872A1 (en) | 2009-10-29 |
| US7532263B2 (en) | 2009-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100461431C (zh) | 液晶显示器件的阵列基板及其制造方法 | |
| CN1992291B (zh) | 薄膜晶体管基板及其制造方法 | |
| KR101177720B1 (ko) | 액정표시장치와 그 제조방법 | |
| CN101202287B (zh) | 阵列基板及其制造方法以及修复该阵列基板中的线的方法 | |
| CN100422807C (zh) | 液晶显示器件的阵列基板及其制造方法 | |
| CN100559250C (zh) | 用于液晶显示器件的阵列基板及其制造方法 | |
| CN100460969C (zh) | 液晶显示器件的阵列基板及其制造方法 | |
| US20070103608A1 (en) | Liquid crystal display device and method of fabricating the same | |
| CN100447643C (zh) | 薄膜晶体管基板及其制造方法 | |
| JP4727201B2 (ja) | 水平電界型の液晶表示パネル | |
| KR100690001B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR101056013B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
| KR101189147B1 (ko) | 액정표시장치와 그 제조방법 | |
| KR101189146B1 (ko) | 액정표시장치와 그 제조방법 | |
| KR100897487B1 (ko) | 액정표시소자의 어레이 기판 및 그 제조방법 | |
| KR100959366B1 (ko) | 씨오티 구조 액정표시장치용 기판 및 그 제조방법 | |
| KR101189136B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| CN101207092B (zh) | 液晶显示器件及其制造方法 | |
| KR20070049741A (ko) | 액정표시장치용 어레이기판과 그 제조방법 | |
| KR101198216B1 (ko) | 액정표시장치와 그 제조방법 | |
| KR101190044B1 (ko) | 액정표시장치와 그 제조방법 | |
| KR20050055384A (ko) | 액정표시패널 및 그 제조 방법 | |
| KR20080109107A (ko) | 표시 기판 및 이의 제조 방법 | |
| KR20070049739A (ko) | 액정표시장치용 어레이기판과 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090211 |