CN102064180A - 有源元件、像素结构以及显示面板 - Google Patents

Abstract

本发明提出一种有源元件、像素结构以及显示面板。此像素结构包括扫描线、数据线、有源元件、栅极绝缘层、像素电极、电容电极以及电容介电层。有源元件包括栅极、沟道、源极以及漏极，其中扫描线与栅极电性连接，源极与数据线电性连接。栅极绝缘层设置在栅极与沟道之间。像素电极与漏极电性连接。电容电极位于栅极绝缘层上和/或栅极绝缘层之间。电容介电层位于电容电极与漏极之间。

Description

有源元件、像素结构以及显示面板

技术领域

本发明涉及一种有源元件以及具有此有源元件的像素结构以及显示面板。

背景技术

一般而言，液晶显示器的像素结构包括有源元件与像素电极。有源元件用来作为液晶显示单元的开关元件。为了控制个别的像素结构，通常会经由对应的扫描线与数据线来选取特定的像素，并通过提供适当的操作电压，以显示对应此像素的显示数据。另外，像素结构中还包括储存电容器(storagecapacitor)，使得像素结构具有电压保持的功能。也就是，储存电容器能够储存上述所施加的操作电压，以维持像素结构显示画面的稳定性。

为了在像素结构中设置储存电容器，一般需要在像素结构中形成电容电极。然而，若是为了增加储存电容器的电容值而增加电容电极的面积，将会降低像素结构的开口率。

目前已经有一种像素结构是将电容电极设计在数据线的下方，以增加像素结构的开口率。然而，因电容电极与数据线重叠会增加像素结构的负载(loading)，因此，此种像素结构会增加显示面板驱动所需的电源而较为耗电。

发明内容

本发明提供一种有源元件以及具有此有源元件的像素结构以及显示面板，其电容电极的设计可以使像素结构具有高开口率，且不会增加像素结构的负载。

本发明提出一种像素结构，其包括扫描线、数据线、有源元件、栅极绝缘层、像素电极、电容电极及电容介电层。有源元件包括栅极、沟道、源极以及漏极，其中扫描线与栅极电性连接，源极与数据线电性连接。栅极绝缘层位于栅极与沟道之间。像素电极与漏极电性连接。电容电极位于栅极绝缘层上和/或栅极绝缘层之间。电容介电层位于电容电极与漏极之间。

本发明提出一种显示面板，其包括多个上述的像素结构。

本发明提出一种有源元件，其包括栅极、沟道、栅极绝缘层、源极、漏极、电容电极以及电容介电层。栅极绝缘层位于栅极以及沟道之间。源极以及漏极位于沟道上方。电容电极位于栅极绝缘层上和/或栅极绝缘层之间。电容介电层位于电容电极与漏极之间。

基于上述，由于本发明的电容电极位于栅极绝缘层上和/或栅极绝缘层之间，且电容介电层位于电容电极与漏极之间，因而电容电极与漏极形成电容。由于电容电极与漏极之间可以使用较薄的绝缘层，因此设置电容电极可减少占用像素结构的透光区的面积，因而能使像素结构具有高开口率。另外，因本发明的电容电极的电容耦合部没有与数据线重叠设置，因此此种电容电极的设计不会增加像素结构的负载。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A是根据本发明实施例的像素结构的俯视示意图。

图1B是图1A沿着剖面线A-A’的剖面示意图。

图2A是根据本发明实施例的像素结构的俯视示意图。

图2B是图2A沿着剖面线A-A’的剖面示意图。

图3A是根据本发明实施例的像素结构的俯视示意图。

图3B是图3A沿着剖面线A-A’的剖面示意图。

图4是根据本发明实施例的像素结构的俯视示意图。

图5是根据本发明实施例的像素结构的剖面示意图。

图6是根据本发明实施例的显示面板的剖面示意图。

附图标记说明

100、200：基板

102、104：绝缘层

106、170、212：钝化层

110a、110a’：连接部

110b、110b’：电容耦合部

150、160：垫层

160a：下层电极

160b：上层垫层

202：多晶硅层

202c：沟道区

202s：源极区

202d：漏极区

204：栅极绝缘层

206：栅极

208：辅助介电层

210：电容介电层

SL、SL’：扫描线

DL、DL’；数据线

CL、CL’：电容电极

U、U’：像素区域

A：配向图案

G、G’：栅极

CH、CH’：沟道

OM：欧姆接触层

S、S’、SM：源极

D、D’、DM：漏极

PE、PE’、214：像素电极

V、V’、V1～V3：接触窗开口

具体实施方式

图1A是根据本发明实施例的像素结构的俯视示意图。图1B是图1A沿着剖面线A-A’的剖面示意图。请同时参照图1A以及图1B，本实施例的像素结构包括设置在基板100上的扫描线SL、数据线DL、有源元件T、栅极绝缘层102/104、像素电极PE、电容电极CL以及电容介电层104。

基板100上具有像素区域U，且一个像素区域U内是设置一个像素结构。基板100的材料可为玻璃、石英、有机聚合物、或是不透光/反射材料(例如：导电材料、晶片、陶瓷、或其它可适用的材料)、或是其它可适用的材料。扫描线SL以及数据线DL是设置在基板100上。

扫描线SL以及数据线DL彼此交叉(cross over)设置。换言之，数据线DL的延伸方向与扫描线SL的延伸方向不平行，优选的是，数据线DL的延伸方向与扫描线SL的延伸方向垂直。另外，扫描线SL与数据线DL属于不同的膜层。基于导电性的考量，扫描线SL与数据线DL一般是使用金属材料。然而，本发明不限于此，根据其他实施例，扫描线SL与数据线DL也可以使用其他导电材料，例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料)、或是金属材料与其它导材料的堆叠层。

有源元件T包括栅极G、沟道CH、源极S以及漏极D。栅极G与扫描线SL电性连接，源极S与数据线DL电性连接。根据本实施例，栅极G是设置在基板100上，且栅极G是与扫描线SL属于同一膜层，且栅极G的材料与扫描线SL的材料相同或相似。沟道CH位于栅极G上方的栅极绝缘层102与104上。沟道CH的材料例如是非晶硅、多晶硅、金属氧化物半导体或是其他半导体材料。源极S以及漏极D设置在沟道CH的两侧。在本实施例中，源极S以及漏极D是与数据线DL属于同一膜层，且源极S以及漏极D的材料与数据线DL的材料相同或相似。在实施例中，倘若沟道CH是采用非晶硅材料，则沟道CH与源极S以及漏极D之间可还包括欧姆接触层OM，其材料可为经掺杂的非晶硅。

电容电极CL大体上位于栅极G上方且位于漏极D下方。换言之，电容电极CL的膜层位于栅极G的膜层与漏极D的膜层之间。根据本实施例，电容电极CL包括连接部110a以及电容耦合部110b。电容耦合部110b与漏极D重叠之处是构成此像素结构的储存电容器。换言之，电容耦合部110b是作为储存电容器的下电极，漏极D是作为储存电容器的上电极。此外，连接部110a与电容耦合部110b连接，且连接部110a延伸至基板110的周边处使电性连接至共用电压(Vcom)。类似地，基于导电性的考量，电容电极CL一般是使用金属材料。然而，本发明不限于此，根据其他实施例，电容电极CL也可以使用其他导电材料，例如合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料)、或是金属材料与其它导材料的堆叠层。

根据本实施例，电容电极CL的连接部110a的延伸方向与扫描线SL的延伸方向平行。电容电极CL的电容耦合部110b的延伸方向与连接部110a垂直。在本实施例中，对于每一像素结构而言，电容耦合部110b是从连接部110a往扫描线SL所在的位置延伸。此外，根据本实施例，电容电极CL与部分栅极G重叠。更详细来说，电容电极CL的电容耦合部110b与栅极G部分地重叠设置。另外，电容电极CL的连接部110a与数据线DL亦有部分重叠。

在本实施例中，在数据线DL与电容电极CL的重叠之处可进一步设置垫层150。所述垫层150例如是由沟道材料层150a以及欧姆接触材料层150b所构成(如图2所示)。换言之，沟道材料层150a是在形成沟道CH时所同时定义出，欧姆接触材料层150b是在形成欧姆接触层OM时所同时定义出。在数据线DL与电容电极CL之间设置垫层150可以减少两者重叠之处产生漏电。然，本发明不限至垫层150的材料。根据其他实施例，垫层150亦可以采用其他材料。

在本实施例中，如图1B所示，在栅极G与沟道CH之间还包括设置有栅极绝缘层，栅极绝缘层是由绝缘层102与绝缘层104所构成。另外，在电容电极CL(电容耦合部110b)与漏极D之间还包括电容介电层，电容介电层是由绝缘层104所构成。绝缘层102、104的材料分别包括氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料。特别是，电容介电层(绝缘层104)的厚度小于栅极绝缘层(绝缘层102和104相加)的厚度。在此，电容介电层(绝缘层104)的厚度例如是约700～1500埃，栅极绝缘层(绝缘层102和104相加)的厚度例如是约3300～5100埃。

像素电极PE与有源元件T的漏极D电性连接。像素电极PE可为透明像素电极、反射像素电极或是透明像素电极与反射像素电极的组合。所述透明像素电极的材料可包括金属氧化物，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆叠层。反射像素电极的材料例如是具有高反射性的金属材料。

根据本实施例，上述的电容电极CL的连接部110a与像素电极PE有部分重叠。此外，本实施例所绘示的像素电极PE还包括多个配向图案A，其例如是配向狭缝。然而，本发明不限于此。根据其他实施例，像素电极PE亦可以不设置有配向图案A。

此外，在本实施例中，如图1B所示，在像素电极PE与有源元件T(源极S与漏极D)之间还包括设置有钝化层106、170。钝化层106、170具有接触窗开口V，以使像素电极PE而漏极D电性连接。钝化层106一般又可称为保护层，其材料可为氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料。钝化层170可称为平坦层，其材料例如是无机绝缘材料、有机绝缘材料或是有机感光材料等等。

值得一提的是，在图1A所示的像素结构中，数据线DL是设置在像素区域U的边缘，扫描线SL、有源元件T以及电容电极CL是设置于像素区域U的中间。然而，本发明不限制数据线DL、扫描线SL、有源元件T以及电容电极CL在像素区域U的位置。

根据本发明的实施例，在数据线DL与电容电极CL重叠之处可还包括设置垫层150。垫层150可以是于形成沟道CH及欧姆接触层OM同时定义出。设置垫层150的目的是可以避免数据线DL与电容电极CL在此处发生短路或漏电的情形。

另外，在图1A以及图1B的像素结构中，电容电极CL的电容耦合部110b举例与沟道CH重叠设置或/且栅极G亦有部分重叠。由于电容电极CL的电容耦合部110b与沟道CH重叠设置，因而沟道CH可以减少电容电极CL的电容耦合部110b与漏极D之间产生短路或漏电的情形。

根据其他实施例，电容电极也可以不与栅极重叠，如图2A与图2B所示。图2A是根据本发明实施例的像素结构的俯视示意图，图2B是图2A沿着剖面线A-A’的剖面示意图。

请参照图2A以及图2B，2A及图2B的实施例与图1A及图1B的实施例相似，因此在此实施例中与图1A及图1B相同的元件以相同的符号表示，且不再重复赘述。图2A及图2B的实施例与图1A及图1B的实施例不同之处在于电容电极CL不与栅极G/沟道CH重叠设置。更详细来说，电容电极CL的电容耦合部110b不与栅极G/沟道CH重叠设置。

另外，由于电容电极CL的电容耦合部110b不与栅极G/沟道CH重叠设置，因而在漏极D与电容电极CL的重叠之处可进一步设置垫层160。垫层160包括下层垫层160a与上层垫层160b。下层垫层160a的材料例如是与沟道CH材料相同，且上层垫层160b的材料例如是与欧姆接触层OM的材料相同。在漏极D与电容电极CL的重叠之处设置垫层160可以防止漏极D与电容电极CL在该处产生漏电或短路的情形。

在上述实施例中，电容电极CL是位于栅极G与漏极D之间，且电容电极CL的电容耦合部110b与漏极D重叠之处是构成此像素结构的储存电容器。由于有源元件T的栅极G与漏极D所在之处原本就是非透光区。因此，相较于传统储存电容器的电容电极的设计方式，利用本发明的电容电极CL的设计方式可使像素结构具有较高的开口率。另外，本发明将电容电极CL设置于栅极G与漏极D之间还可进一步减少栅极与漏极D之间的寄生电容(Cgd)，因而减少栅极对漏极的耦合(coupling)，改善画面品质，例如降低闪烁(flicker)现象。

另外，在本实施例中，电容介电层(绝缘层104)的厚度仅为700～1500埃，其远低于栅极绝缘层(绝缘层102和104相加)的厚度。由于电容介电层(绝缘层104)的厚度足够薄，因此即使为了增加像素结构的开口率而减少电容电极面积，此储存电容器仍可具有足够的储存电容值。

此外，由于电容电极CL是位于栅极G与漏极D之间，且遮蔽了部分的栅极G。因此，电容电极CL还可阻挡来自基板100背面的光线(例如是背光模块的光线)，以减少所述背光对于沟道CH所造成的光漏电流效应。

在上述两个实施例中，电容电极CL的电容耦合部110b是设置在靠近有源元件T的位置。然而，本发明不限于此。根据其他实施例，电容电极CL的电容耦合部110b也可以是设置在远离有源元件T之处，如图3A以及图3B所示。

图3A是根据本发明实施例的像素结构的俯视示意图，图3B是图3A沿着剖面线A-A’的剖面示意图。请参照图3A以及图3B，3A及图3B的实施例与图3A及图3B的实施例相似，因此在此实施例中与图3A及图3B相同的元件以相同的符号表示，且不再重复赘述。图3A及图3B的实施例与图2A及图2B的实施例不同之处在于有源元件T是设置在像素区域U的边缘，且电容电极CL是设置在像素区域U的中间。因此，电容电极CL并未设置在靠近有源元件T之处。

另外，在本实施例中，由于电容电极CL的电容耦合部110b不会与栅极G/沟道CH重叠设置，因而在漏极D与电容电极CL的重叠之处可进一步设置垫层160。垫层160包括下层垫层160a与上层垫层160b。下层垫层160a的材料例如是与沟道CH材料相同，且上层垫层160b的材料例如是与欧姆接触层OM的材料相同。在漏极D与电容电极CL的重叠之处设置垫层160可以防止漏极D与电容电极CL在该处产生漏电或短路的情形。

除了上述几种形式的像素结构之外，本发明将电容电极CL设置栅极G与漏极D之间还可应用于其他种形式的像素结构，如图4所示。图4的像素结构与图1的像素结构相似，不同之处主要是在于图4的像素结构为横向设置的像素结构，且扫描线是横跨在像素区域的中间。因此，在图4的像素结构中与图1相同的元件是以相似的符号来表示。

请参照图4，此实施例的像素结构是设置在像素区域U’中，且像素结构包括扫描线SL’、数据线DL’、有源元件T’、像素电极PE’及电容电极CL’。

扫描线SL’以及数据线DL’彼此交叉(cross over)设置。换言之，数据线DL’的延伸方向与扫描线SL’的延伸方向不平行，优选的是，数据线DL’的延伸方向与扫描线SL’的延伸方向垂直。扫描线SL’与数据线DL’的材料可与上述图1的扫描线SL与数据线DL的材料相同或相似。

有源元件T’包括栅极G’、沟道CH’、源极S’以及漏极D’。栅极G’与扫描线SL’电性连接，源极S’与数据线DL’电性连接。类似地，栅极G’、沟道CH’、源极S’以及漏极D’的材料可与图1所述的栅极G、沟道CH、源极S以及漏极D相同或相似。

电容电极CL’位于栅极G’与漏极D’之间。根据本实施例，电容电极CL’包括连接部110a’以及电容耦合部110b’。电容耦合部110b’与漏极D’重叠之处是构成此像素结构的储存电容器。换言之，电容耦合部110b’是作为储存电容器的下电极，漏极D’是作为储存电容器的上电极。连接部110a’是与电容耦合部110b’连接，且连接部110a’与共用电压(Vcom)电性连接。电容电极CL’的材料可与上述图1的电容电极CL的材料相同或相似。

类似地，电容电极CL’的连接部110a’的延伸方向与扫描线SL’的延伸方向平行。电容电极CL’的电容耦合部110b’的延伸方向与连接部110a’垂直。在本实施例中，对于每一像素结构而言，电容耦合部110b’是从连接部110a’往扫描线SL’所在的位置延伸。此外，根据本实施例，电容电极CL’与栅极G’部分重叠。更详细来说，电容电极CL’的电容耦合部110b’与栅极G’部分重叠设置。另外，电容电极CL’的连接部110a’与数据线DL’有部分重叠。

在本实施例中，在数据线DL’与电容电极CL’的重叠之处可进一步设置垫层150’。所述垫层150’例如是由沟道材料以及欧姆接触材料层所构成。在数据线DL’与电容电极CL’之间设置垫层150’可以减少两者重叠之处产生漏电。

像素电极PE’与有源元件T’的漏极D’电性连接。像素电极PE’可为透明像素电极、反射像素电极或是透明像素电极与反射像素电极的组合。

类似地，在图4的像素结构中，在栅极G’与沟道CH’之间还包括设置有栅极绝缘层。在电容电极CL’(电容耦合部110b’)与漏极D’之间还包括电容介电层。电容介电层的厚度例如是约700～1500埃，栅极绝缘层的厚度例如是约3300～5100埃。在像素电极PE’与有源元件T’(源极S’与漏极D’)之间还包括设置有钝化层。钝化层具有接触窗开口V’，以使像素电极PE’而漏极D’电性连接。

在图4的实施例中，电容电极CL’是位于栅极G’与漏极D’之间，且电容电极CL’的电容耦合部110b’与漏极D’重叠之处是构成此像素结构的储存电容器。由于有源元件T’的栅极G’与漏极D’所在之处原本就是非透光区。因此，相较于传统储存电容器的电容电极的设计方式，利用本实施例的电容电极CL’的设计方式可使像素结构具有较高的开口率。另外，本发明将电容电极CL’设置于栅极G’与漏极D’之间还可进一步减少栅极G’与漏极D’之间的寄生电容(Cgd)，因而减少栅极对漏极的耦合(coupling)，改善画面品质，例如降低闪烁(flicker)现象。

另外，在本实施例中，由于电容介电层的厚度足够薄，即使为了增加像素结构的开口率而减少电容电极CL’面积，此储存电容器仍可具有足够的储存电容值。此外，由于电容电极CL’是位于栅极G’与漏极D’之间，且遮蔽了部分的栅极G’。因此，电容电极CL’还可阻挡来自背光模块的光线，以减少所述背光对于沟道CH’所造成的光漏电流效应。

在上述数个实施例的像素结构中，其有源元件都是以底部栅极型薄膜晶体管为例来说明。然，本发明不限于此。根据其他实施例，本发明的像素结构亦可采用顶部栅极型薄膜晶体管，如下所述。

图5是根据本发明实施例的像素结构的剖面示意图。请参照图5，此像素结构的有源元件包括设置在基板200上的多晶硅层202、栅极206、栅极绝缘层204、辅助介电层208、电容介电层210、源极SM以及漏极DM、电容电极220以及像素电极214，其中多晶硅层202、栅极206、源极SM以及漏极DM构成有源元件。

多晶硅层202具有源极区202s、漏极区202d以及沟道区202c。源极区202s与漏极区202d例如是掺杂N型离子的掺杂区或是掺杂P型离子的掺杂区。

栅极绝缘层204覆盖多晶硅层202以及基板200。栅极绝缘层204的材料包括氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料。

栅极206设置在沟道区202c上方的栅极绝缘层204上。栅极206与扫描线(未绘示)电性连接，且栅极206的材料例如是金属、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料、或是金属材料与其它导材料的堆叠层。

辅助介电层208覆盖栅极206以及栅极绝缘层204。辅助介电层208的材料包括氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料。

电容电极220设置在辅助介电层208上。电容电极220的材料例如是金属、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料、或是金属材料与其它导材料的堆叠层。

电容介电层210覆盖电容电极220。电容介电层210的材料包括氧化硅、氮化硅、氮氧化硅或是其它合适的介电材料。

源极SM以及漏极DM设置在电容介电层210上。源极SM与数据线(未绘示)电性连接。源极SM以及漏极DM的材料例如是金属、合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料、或是金属材料与其它导材料的堆叠层。此外，源极SM以及漏极DM分别透过接触窗开口V1、V2而与源极区202s与漏极区202d电性连接。换言之，接触窗开口V1、V2是贯穿了电容介电层210、辅助介电层208以及栅极绝缘层204，以使源极SM以及漏极DM可分别透过接触窗开口V1、V2而与源极区202s与漏极区202d电性连接。

特别是，电容电极220位于栅极206与漏极DM之间。且电容电极220与漏极DM重叠之处是构成此像素结构的储存电容器。换言之，电容电极220是作为储存电容器的下电极，漏极DM是作为储存电容器的上电极。由于本实施例将电容电极220位于栅极206与漏极DM之间，而栅极206与漏极DM原本就是非透光。因此在此处设置电容电极可减少占用像素结构的透光区的面积。换言之，相较于传统储存电容器的电容电极的设计方式，利用本实施例的电容电极220的设计方式可使像素结构具有较高的开口率。另外，本发明将电容电极220设置于栅极206与漏极DM之间还可进一步减少栅极206与漏极DM之间的寄生电容(Cgd)，因而可提高画面品质。

另外，钝化层212覆盖源极SM以及漏极DM。钝化层212的材料可为无机绝缘材料(例如是氮化硅、氧化硅、氮氧化硅)、有机绝缘材料、有机感光材料或是其他材料。

像素电极214设置在钝化层212上，且透过接触窗开口V3与漏极DM电性连接。换言之，接触窗开口V3贯穿钝化层212，以使像素电极214透过接触窗开口V3与漏极DM电性连接。

图6是根据本发明实施例的显示面板的剖面示意图。请参照图6，显示面板包括第一基板310、像素阵列312、第二基板320以及显示介质330。像素阵列312是设置在第一基板310上，且像素阵列312是由多个像素结构所构成，且此像素结构可为上述图1至图5任一实施例所示的像素结构。第二基板320可为单纯的空白基板、彩色滤光基板或是设置有电极层的基板。显示介质330可为液晶分子、电泳显示介质、或是其它可适用的介质。

综合以上所述，本发明具有下列优点：

本发明将电容电极设置于栅极与漏极之间，因此在此处设置电容电极可减少占用像素结构的透光区的面积。因此，相较于传统储存电容器的电容电极的设计方式，利用本发明的电容电极的设计方式可使像素结构具有较高的开口率。

另外，本发明将电容电极设置于栅极与漏极之间还可进一步减少栅极与漏极之间的寄生电容(Cgd)，因而可提高画面品质。

另外，由于电容介电层的厚度足够薄，因此即使为了增加像素结构的开口率而减少电容电极面积，此储存电容器仍可具有足够的储存电容值。

此外，由于电容电极是位于栅极与漏极之间，且遮蔽了部分的沟道。因此，电容电极还可阻挡来自基板背面的光线(例如是背光模块的光线)，以减少所述背光对于沟道所造成的光漏电流效应。

另外，因本发明的电容电极的电容耦合部没有与数据线重叠设置，因此此种电容电极的设计不会增加像素结构的负载。

虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定为准。

Claims (20)

1.一种像素结构，位于基板上，包括：

扫描线以及数据线；

有源元件，包括栅极、沟道、源极以及漏极，其中该扫描线与该栅极电性连接，该源极与该数据线电性连接；

栅极绝缘层，位于该栅极与该沟道之间；

像素电极，与该漏极电性连接；以及

电容电极，位于该栅极绝缘层上和/或栅极绝缘层之间；

电容介电层，位于该电容电极与该漏极之间。

2.如权利要求1所述的像素结构，其中该电容电极包括：

电容耦合部，与该漏极重叠处构成储存电容器；以及

连接部，与该电容耦合部连接。

3.如权利要求2所述的像素结构，其中该连接部的延伸方向与该扫描线的延伸方向平行。

4.如权利要求2所述的像素结构，其中该连接部与该像素电极至少部分重叠。

5.如权利要求4所述的像素结构，其中该连接部与该数据线至少部分重叠。

6.如权利要求2所述的像素结构，其中该电容耦合部大体与该连接部垂直。

7.如权利要求1所述的像素结构，其中该电容介电层的厚度小于该栅极绝缘层的厚度，且该电容介电层的厚度约为700～1500埃，该栅极绝缘层的厚度约为3300～5100埃。

8.如权利要求1所述的像素结构，其中该基板具有像素区域，该数据线设置在该像素区域的边缘，该扫描线、该有源元件以及该电容电极设置于该像素区域的中间，其中该像素电极具有多个配向图案。

9.如权利要求1所述的像素结构，还包括钝化层，位于该像素电极与该有源元件之间，

其中该钝化层具有接触窗开口，且该像素电极通过该接触窗开口而与该漏极电性连接。

10.如权利要求1所述的像素结构，其中该电容电极不与该栅极重叠。

11.如权利要求1所述的像素结构，其中该电容电极与该栅极或该沟道重叠。

12.如权利要求1所述的像素结构，还包括钝化层，位于该像素电极与该有源元件之间。

13.如权利要求12所述的像素结构，还包括辅助介电层，位于该该栅极与该电容介电层之间，

其中该电容电极夹设于该辅助介电层及该电容介电层之间。

14.一种显示面板包括多个如权利要求1所述的像素结构。

15.一种有源元件，包括：

栅极；

沟道；

栅极绝缘层，位于该栅极与该沟道之间；

源极以及漏极，位于该沟道上方；

电容电极，位于该栅极绝缘层上和/或栅极绝缘层之间；以及

电容介电层，位于该电容电极与该漏极之间。

16.如权利要求15所述的有源元件，其中该电容电极包括电容耦合部，其与该漏极重叠处构成储存电容器。

17.如权利要求15所述的有源元件，其中该电容电极不与该栅极重叠。

18.如权利要求15所述的有源元件，其中该电容电极与该栅极或该沟道重叠。

19.如权利要求15所述的有源元件，其中该沟道位于该栅极上方。

20.如权利要求15所述的有源元件，还包括辅助介电层，位于该该栅极与该电容介电层之间，

其中该电容电极夹设于该辅助介电层及该电容介电层之间，且该沟道位于该栅极下方。

Images