CN107577097A - 液晶显示器 - Google Patents

液晶显示器 Download PDF

Info

Publication number
CN107577097A
CN107577097A CN201710541226.6A CN201710541226A CN107577097A CN 107577097 A CN107577097 A CN 107577097A CN 201710541226 A CN201710541226 A CN 201710541226A CN 107577097 A CN107577097 A CN 107577097A
Authority
CN
China
Prior art keywords
electrode
drain electrode
source electrode
liquid crystal
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710541226.6A
Other languages
English (en)
Other versions
CN107577097B (zh
Inventor
李起昌
金容照
金喆浩
梁健祐
梁志薰
李庸羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107577097A publication Critical patent/CN107577097A/zh
Application granted granted Critical
Publication of CN107577097B publication Critical patent/CN107577097B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/124—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode interdigital
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/103—Materials and properties semiconductor a-Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Abstract

本发明公开了一种液晶显示器。该液晶显示器包括：在第一方向上延伸的栅极线；从栅极线突出的栅电极；设置在栅电极上的栅极绝缘层；设置在栅极绝缘层上同时与栅电极绝缘的有源层；设置在有源层上并且在第二方向上延伸的数据线；从数据线突出的源电极，具有在平面上与栅电极重叠的一部分，并且包括彼此分离的多个源电极分支；与源电极分离的漏电极，并且包括多个漏电极分支，以及连接多个漏电极分支的漏电极连接部分，每个漏电极分支设置在多个源电极分支中的两个之间；限定像素区域的像素电极；设置在像素电极上的液晶层。

Description

液晶显示器
相关申请的交叉引用
本申请要求2016年7月5日在韩国专利局提交的韩国专利申请第10-2016-0085070号的优先权和权益，其公开通过引用整体合并于本文。
技术领域
一个或多个实施例涉及一种液晶显示器(LCD)，并且更具体地，涉及一种包括具有改进充电速率的薄膜晶体管(TFT)的LCD。
背景技术
由于诸如移动电话、个人数字助理(PDA)、计算机或大尺寸电视机(TV)等的各种电子装置的发展，针对可应用于这些电子装置的平板显示器，存在日益增长的需求。在平板显示器之中，液晶显示器(LCD)由于其较低的功耗、容易显示移动画面或高对比度等而是有优势的。
LCD包括在两个显示面板之间的液晶层，并且以将电场施加至液晶层从而改变液晶分子的取向方向并随后改变入射光的偏振的方式来显示图像，并且该改变与偏振器相关联，以便针对每个像素控制是否透射入射光，从而显示图像。
LCD包括栅极线和数据线在其上彼此交叉的显示基板、薄膜晶体管(TFT)、存储电容器等，并且当栅极导通电压施加至栅极线并且因此导通TFT时，经由数据线所施加的数据电压经由TFT充入像素电极。由于在像素电极中改变的电压与施加至公共电极的公共电压之间所形成的电场，液晶层的取向状态被确定。
发明内容
根据现有技术(即U型TFT)的薄膜晶体管(TFT)具有其中漏电极具有I形且源电极具有围绕漏电极的U形的结构，或者具有其中源电极具有I形且漏电极具有围绕源电极的U形的结构。在U型TFT的情况下，电流在源电极和漏电极之间流过的沟道区的形成效率是低的，并且栅电极和源电极之间的寄生电容值以及栅电极和漏电极之间的寄生电容值是大的，因此增大了栅极线的负载，并且因此降低了充电速率(例如充电时间增大)。
为了解决包括前述问题的若干问题，本公开的实施例的方面针对一种液晶显示器(LCD)，该液晶显示器包括具有改进的充电速率的TFT，其中减小了在栅电极与源电极之间的寄生电容以及在栅电极与漏电极之间的寄生电容，因此减小了栅极线的负载(例如充电时间减少)。然而，本公开可以以许多不同形式实施并且不应被理解为限定于本文所阐述的实施例。
在以下说明书中部分地阐述其他的方面，并且部分地将从说明书明显得知，或者可以通过所展示实施例的实践而习得。
根据一个或多个实施例，一种液晶显示器包括：在第一方向上延伸的栅极线；从栅极线突出的栅电极；设置在栅电极上的栅极绝缘层；设置在栅极绝缘层上同时与栅电极绝缘的有源层，有源层包括半导体材料；设置在有源层上并且在与第一方向交叉的第二方向上延伸的数据线；从数据线突出的源电极，具有在平面上与栅电极重叠的一部分，并且包括彼此分离的多个源电极分支；与源电极分离的漏电极，并且包括多个漏电极分支以及连接多个漏电极分支的漏电极连接部分(例如漏电极连接器)，每个漏电极分支设置在多个源电极分支中的两个源电极分支之间；限定具有在第一方向上的第一宽度和在第二方向上的第二宽度的像素区域，并且设置在漏电极上以便电连接至漏电极，第二宽度小于第一宽度；以及设置在像素电极上的液晶层。
有源层可以包括非晶硅。
液晶显示器可以进一步包括存储电容器，包括下电极和上电极，其中下电极可以与栅电极设置在同一层水平处，并且上电极可以从漏电极延伸。
多个源电极分支可以被设置为同时与多个漏电极分支交替。
多个源电极分支和多个漏电极分支可以以规则间隔设置。
漏电极连接部分和数据线可以在平面上不与栅电极重叠。
漏电极连接部分可以在第二方向上延伸，并且多个源电极分支可以在第一方向上从数据线突出，并且多个漏电极分支可以在第一方向上从漏电极连接部分突出。
多个源电极分支中的每一个源电极分支可以包括与数据线邻接并且具有第三宽度的第一源电极区，以及从第一源电极区延伸并且具有第四宽度的第二源电极区，第四宽度小于第三宽度，并且多个漏电极分支中的每一个漏电极分支可以包括与漏电极连接部分邻接并且具有第五宽度的第一漏电极区，以及从第一漏电极区延伸并且具有第六宽度的第二漏电极区，第六宽度小于第五宽度。
第二源电极区和第二漏电极区可以在平面上与栅电极重叠。
第二漏电极区可以不延伸到在第二方向上与第一源电极重叠，并且第二源电极区可以不延伸到在第二方向上与第一漏电极区重叠。
源电极和漏电极中的每一个可以包括：包括掺杂非晶硅的下层；以及设置在下层上的上层，并且包括至少一个金属层。
源电极和漏电极中的每一个可以直接接触有源层。
液晶显示器可以进一步包括第一导电层，该第一导电层与像素电极设置在同一层水平处(例如设置在与像素电极相同层水平中)并具有与数据线重叠的一部分。
液晶显示器可以进一步包括第二导电层，该第二导电层与像素电极设置在同一层水平处并具有与漏电极连接部分重叠的一部分。
第一导电层和第二导电层可以彼此电连接。
根据一个或多个实施例，一种液晶显示器包括：在第一方向上延伸的栅极线；从栅极线突出的栅电极；设置在栅电极上的栅极绝缘层；设置在栅极绝缘层上并且与栅电极绝缘的有源层，有源层包括半导体材料；设置在有源层上并且在与第一方向交叉的第二方向上延伸的数据线；从数据线突出的源电极，具有在平面上与栅电极重叠的一部分，并且包括彼此分离的多个源电极分支；与源电极分离的漏电极，并且包括多个漏电极分支以及连接多个漏电极分支的漏电极连接部分；限定具有在第一方向上的第一宽度和在第二方向上的第二宽度的像素区域的像素电极，并且设置在漏电极上以便电连接至漏电极，第二宽度小于第一宽度；以及设置在像素电极上的液晶层，其中多个源电极分支和多个漏电极分支在第二方向上相对于彼此分离交替。
附图说明
结合附图，根据以下实施例的描述，这些和/或其他特征方面将变得明显且更易于知晓，其中：
图1是根据实施例的包括在液晶显示器(LCD)中的像素的电路图；
图2是根据实施例的LCD的平面图；
图3是沿着图2的线III-III’截取的LCD的剖视图；
图4和图5是图2的一部分A的放大平面图；
图6是根据另一实施例的LCD的平面图；
图7是沿着图6的线VII-VII’截取的LCD的剖视图；
图8是根据另一实施例的LCD的平面图，图9是沿着图8的线IX-IX’截取的LCD的剖视图；
图10是图8的一部分B的放大平面图；
图11图示比较示例的薄膜晶体管(TFT)以及第一实施例至第三实施例的TFT的平面图；
图12是对TFT测试的图表，其中比较示例和第一实施例至第三实施例中的每一个的TFT处于光照状态，其中TFT暴露至具有6000cd/m2强度的光，并且随后检查栅极电压-漏极电流特性；以及
图13是对TFT测试的图表，其中比较示例和第一实施例至第三实施例的每一个的TFT处于黑暗状态，其中TFT并未暴露至光，并且随后检查栅极电压-漏极电流特性。
具体实施方式
因为本公开允许各种改变和大量实施例，将在附图中图示并在所编写说明书中详细描述特定实施例。可以通过参考某些实施例和附图的以下详细描述而更易于理解本公开的特征和效果及其实现方法。然而，本公开可以以许多不同形式实施并且不应被理解为限定于本文所阐述的实施例。
现在将详细参照实施例，其示例图示在附图中，其中，贯穿全文，相同的附图标记指代相同的元件，并且在此不提供对其冗余描述。
尽管这些术语如“第一”、“第二”等可以用于描述各个部件，但这些部件不应限定于以上术语。以上术语仅用于区分一个部件与另一个部件。
贯穿说明书，以单数使用的表述包含复数的表述，除非其在上下文中具有明显不同的含义。
贯穿说明书，应该理解的是，术语诸如“包括”或“具有”等意在指说明书中所公开的特征或部件的存在，并且并非意在排除可以存在或可以添加一个或多个其他特征或部件的可能性。
在附图中，为了方便描述的目的，可以为了清楚而夸大元件的厚度。例如，附图中元件的厚度和大小为了方便描述而任意显示，因此，本公开的精神和范围不必由附图限定和/或限制。
如本文所使用的，术语“和/或”包括相关联所列出项目的一个或多个的任意和所有组合。当在元件列表前面时诸如“至少一个”的表达修饰整个元件列表而不是修饰列表的单个元件。
图1是根据实施例的包括在液晶显示器(LCD)中的像素的电路图。
LCD包括用于显示图像的显示区域，以及在显示区域外部的外围区域。多个像素设置在显示区域中，并且每个像素可以由驱动电路单元以及施加电信号至驱动电路单元的多条线来驱动。
参照图1，驱动电路单元和多条线可以设置在LCD中所包括的基底基板10(参照图3)上。驱动电路单元可以包括薄膜晶体管(TFT)Tr和存储电容器Cst，并且多条线可以包括用于施加栅极信号Gate至TFT Tr的栅电极30的栅极线GLn，以及用于施加数据信号Data至TFTTr的源电极SE的数据线DLm。
栅极线GLn和数据线DLm分别在彼此交叉的方向上延伸。LCD可以包括多条栅极线GLn和多条数据线DLm，并且像素可以设置在栅极线GLn与数据线DLm的每个交叉点处。
当导通信号施加至TFT Tr的栅电极30时，施加至源电极SE的数据信号Data被发送至TFT Tr的漏电极DE，并且漏电极DE可以电连接至存储电容器Cst的上电极60(参见图3)和像素电极80(参见图3)。也就是说，漏电极DE、上电极60、以及像素电极80可以连接至第一节点N1。
为了将电场施加至LCD中所包括的液晶，LCD可以包括像素电极80并且可以进一步包括用于施加公共电压Vcom的公共电极90(参见图3)。液晶电容器Clc可以通过将像素电极80与公共电极90重叠而形成。此外，TFT Tr的栅电极30以及源电极SE和漏电极DE可以在平面上包括重叠部分，并且由于重叠部分，可以形成(栅电极30和源电极SE的)寄生电容Cgs以及(栅电极30和漏电极DE的)寄生电容Cgd。
图2是根据实施例的LCD的平面图，并且图3是沿着图2的线III-III’截取的LCD的剖视图。
参照图2和图3，LCD包括在第一方向x上延伸的栅极线GLn；从栅极线GLn突出(例如在第二方向y上突出)的栅电极30；设置在栅电极30上的栅极绝缘层40；包括半导体材料并且设置在栅极绝缘层40上且同时与栅电极30绝缘的有源层50；设置在有源层50上并在与第一方向x交叉的第二方向y上延伸的数据线DLm；从数据线DLm突出的源电极SE，源电极SE具有在平面上与栅电极30重叠的一部分，并且包括彼此分离的多个源电极分支；与源电极SE分离的漏电极DE，漏电极DE包括多个漏电极分支以及连接了多个漏电极分支的漏电极连接部分(例如漏电极连接器)DEcn，每个漏电极分支设置在多个源电极分支中的两个源电极分支之间；像素电极80，限定了具有在第一方向x上的第一宽度W1以及在第二方向y上的小于第一宽度W1的第二宽度W2的像素区域，并且设置在漏电极DE上以便电连接至漏电极DE；以及在像素电极80上的液晶层LC。
基底基板10设置在LCD的底部处。基底基板10可以包括玻璃材料或塑料材料等，并且可以划分为多个像素区域。图2仅图示了两个相邻像素，并且就此而言，LCD可以包括多个像素，每个像素等同于或类似于图2的像素，并且可以由像素实现图像。
可以由像素电极80限定多个像素区域。当如图2中所图示从顶部观看像素电极80时，存在外部接触像素电极80边界的具有最小区域的矩形，并且该矩形的区域可以定义为像素区域。例如，参照图2中的下部分，像素区域具有在第一方向x上的第一宽度W1以及在第二方向y上的第二宽度W2。就此而言，第一宽度W1大于第二宽度W2。也就是说，像素区域指的是在第一方向x上延伸的侧边是长边且在第二方向y上延伸的侧边是短边的矩形区域。
在第一方向x上延伸的栅极线GLn设置在基底基板10上。也就是说，栅极线GLn可以在与像素区域的长边的延伸方向相同的第一方向x上延伸。栅极线GLn施加栅极信号Gate至TFT Tr的栅电极30。
栅电极30从栅极线GLn突出。例如，栅电极30可以在基本上垂直于栅极线GLn所延伸的第一方向x的第二方向y上延伸。第一方向x和第二方向y可以基本上彼此垂直，但是不限于此。栅电极30和栅极线GLn可以使用相同材料同时或同步形成。
参照图3，栅极绝缘层40设置在栅电极30上。栅极绝缘层40可以是包括无机材料的单层或多堆叠层结构。例如，栅极绝缘层40可以是包括氮化硅(SiNx)的单层。
由于栅极绝缘层40而与栅电极30电绝缘的有源层50设置在栅极绝缘层40上。有源层50包括半导体材料。根据本发明实施例，有源层50可以包括非晶硅。
在与第一方向x交叉的第二方向y上延伸的数据线DLm设置在有源层50之上。也就是说，数据线DLm可以在与像素区域的短边的延伸方向相同的方向上延伸。参照图2，数据线DLm设置为在第二方向y上延伸。如上所述，数据线DLm可以施加数据信号Data至TFT Tr的源电极SE。虽然数据线DLm主要在第二方向y上延伸，但数据线DLm可以具有弯曲以平行于第一方向x的一部分。
源电极SE设置为具有在平面上与栅电极30重叠的一部分，并且包括从数据线DLm突出并彼此分离的多个源电极分支SE1、SE2和SE3(也称作第一源电极分支SE1、第二源电极分支SE2和第三源电极分支SE3)。源电极SE可以与数据线DLm由同一材料层形成。参照图2，多个源电极分支被设置为在基本上垂直于数据线DLm所延伸的第二方向y的第一方向x上延伸。尽管图2作为示例图示五个源电极分支，但本公开不限于此。图3图示五个源电极分支之中的仅三个源电极分支的剖视图。源电极分支SE1、SE2和SE3中的每一个可以在基本上垂直于数据线DLm的延伸方向的第一方向x上而突出。
图4和图5是图2的一部分A的放大平面图。参照图4，设置漏电极DE，其与源电极SE分离并且包括多个漏电极分支DE1、DE2和DE3(也称作第一漏电极分支DE1、第二漏电极分支DE2和第三漏电极分支DE3)，每个漏电极分支设置在多个源电极分支SE1、SE2和SE3中的两个源电极分支之间，并且设置连接了多个漏电极分支DE1、DE2和DE3的漏电极连接部分DEcn。参照图2和图4，可以设置多个漏电极分支DE1、DE2和DE3以在垂直于漏电极连接部分DEcn所延伸的第二方向y的方向上而延伸。尽管图3至图5作为示例图示三个源电极分支和三个漏电极分支，但本公开不限于此。多个漏电极分支DE1、DE2和DE3均连接至漏电极连接部分DEcn但是彼此分离。漏电极连接部分DEcn可以与漏电极DE整体形成。漏电极DE可以与源电极SE由同一材料层形成。
根据本发明实施例，多个源电极分支SE1、SE2和SE3以及多个漏电极分支DE1、DE2和DE3可以彼此并排设置。参照图2和图4，多个漏电极分支DE1、DE2和DE3中的每一个漏电极分支设置在多个源电极分支SE1、SE2和SE3中的两个源电极分支之间的间隙中。也就是说，当如图2中所示从顶部观看LCD时，多个漏电极分支DE1、DE2和DE3与多个源电极分支SE1、SE2和SE3彼此并排设置作为互锁手指。也就是说，参照图3的剖视图，多个源电极分支SE1、SE2和SE3与多个漏电极分支DE1、DE2和DE3交替地设置。
参照图2、图4和图5，在附图顶部处的分支是漏电极分支DE3，以及在附图底部处的分支是源电极分支SE1，但是本公开不限于此。也就是说，在顶部处的分支可以是源电极分支并且在底部处的分支可以是漏电极分支。可替代地，在顶部和底部处的分支可以是相同的电极。因此，当漏电极分支的数目为n时，源电极分支的数目可以是n-1、n和n+1中的任意一个(其中n是等于或大于2的整数)。
根据本发明实施例，多个源电极分支SE1、SE2和SE3以及多个漏电极分支DE1、DE2和DE3可以以规则间隔设置。参照图4，多个源电极分支SE1、SE2和SE3与多个漏电极分支DE1、DE2和DE3以规则间隔交替地设置。如此，源电极SE和漏电极DE之间沟道区的宽度可以是恒定的，因此可以增大或最大化从源电极SE至漏电极DE的电流驱动能力。
根据本发明实施例，数据线DLm和漏电极连接部分DEcn可以在平面上不与栅电极30重叠。参照图4，栅电极30在平面上与源电极SE(即源电极分支SE1、SE2和SE3)和漏电极DE(即漏电极分支DE1、DE2和DE3)重叠，并且并不与数据线DLm和漏电极连接部分DEcn重叠。当以该方式形成栅电极30时，可以减小由于栅电极30和漏电极DE所引起的寄生电容Cgd的值以及由于栅电极30和源电极SE所引起的寄生电容Cgs的值。
根据本发明实施例，漏电极连接部分DEcn在第二方向y上延伸，并且多个源电极分支SE1、SE2和SE3在第一方向x上从数据线DLm突出，并且多个漏电极分支DE1、DE2和DE3可以在第一方向x上从漏电极连接部分DEcn突出。当漏电极连接部分DEcn设置为平行于数据线DLm而不具有与数据线DLm的延伸方向交叉(例如在垂直方向上延伸)的一部分时，可以高效地设置每个器件。
根据本发明实施例，多个源电极分支SE1、SE2和SE3可以各自包括与数据线DLm邻接并具有第三宽度W3的第一源电极区SEp，以及从第一源电极区SEp延伸并具有第四宽度W4的第二源电极区SEq，第四宽度W4小于第三宽度W3，并且多个漏电极分支DE1、DE2和DE3可以各自包括与漏电极连接部分DEcn邻接并具有第五宽度W5的第一漏电极区DEp，以及从第一漏电极区DEp延伸并具有第六宽度W6的第二漏电极区DEq，第六宽度W6小于第五宽度W5。
参照图5，多个源电极分支SE1、SE2和SE3以及多个漏电极分支DE1、DE2和DE3可以各自具有凸状(凸)或保龄球瓶形状。就此而言，宽度小的第二源电极区SEq和第二漏电极区DEq可以具有在第二方向y上彼此重叠的部分。由于该形状，沟道区的宽度可以变小。因此，由于高效地使用了间隙，所以可以在不降低开口率的情况下增大TFT Tr的电流驱动能力。这将在下面描述。
根据本发明实施例，第二源电极区SEq和第二漏电极区DEq可以在平面上与栅电极重叠。有源层50的沟道区形成在第二源电极区SEq和第二漏电极区DEq之间，并且当栅电极30如上所述在平面上与沟道区重叠时，可以防止由于光导致的泄漏电流，并且因此可以改进TFT Tr的效率。
根据本发明实施例，第二漏电极区DEq可以不延伸到第一源电极区SEp附近(即第二漏电极区DEq不延伸到在第二方向y上与第一源电极区SEp重叠，或者不延伸到穿过在第二方向y上延伸并且由分离第二源电极区SEq与第一源电极区SEp的边界所限定的线)，并且第二源电极区SEq可以不延伸到第一漏电极区DEp附近(即第二源电极区SEq不延伸到在第二方向y上与第一漏电极区DEp重叠，或者不延伸到穿过在第二方向y上延伸并且由分离第二漏电极区DEq和第一漏电极区DEp的边界所限定的线)。参照图5，第二漏电极区DEq不在第二方向y上与第一源电极区SEp重叠，并且第二源电极区SEq不在第二方向y上与第一漏电极区DEp重叠。如此，减小或最小化了源电极SE和漏电极DE之间的距离，因此沟道区的宽度可以变小并且因此可以增大TFT Tr的电流驱动能力。此外，减小了栅电极30和源电极SE之间的寄生电容Cgs、以及栅电极30和漏电极DE之间的寄生电容Cgd，因此可以减小数据线DLm的延迟并且因此可以改进充电速率。
应显而易见的是，多个源电极分支SE1、SE2和SE3中的每一个源电极分支以及多个漏电极分支DE1、DE2和DE3中的每一个漏电极分支的形状不限于凸状(凸)，并且因此可以是平面(—)、半圆形、半椭圆形或三角形等。参照图4和图5，多个源电极分支SE1、SE2和SE3以及多个漏电极分支DE1、DE2和DE3的形状在第一方向x上对称，但是本公开不限于此，并且可以采用具有改进效率的形成沟道区的任何合适的结构。
多个源电极分支SE1、SE2和SE3中的每一个源电极分支以及多个漏电极分支DE1、DE2和DE3中的每一个漏电极分支可以具有相同的形状和大小。因此，第一源电极区SEp的第三宽度W3与第一漏电极区DEp的第五宽度W5可以具有基本上相同的值。此外，第二源电极区SEq的第四宽度W4和第二漏电极区DEq的第六宽度W6可以具有基本上相同的值。
如在现有技术中，如果源电极SE具有I形，并且漏电极DE具有围绕源电极SE的U形，则仅漏电极DE的面对源电极SE的内侧部分有助于形成沟道区，并且其外部部分无助于形成沟道区。不同于现有技术，如在本公开中，当交替地设置多个源电极分支SE1、SE2和SE3以及多个漏电极分支DE1、DE2和DE3时，源电极SE和漏电极DE的大部分可以有助于形成沟道区。
因此，与根据现有技术的U型晶体管相比，增大了前述TFT Tr的漏极电流Isd的幅度，并且因此，TFT Tr可以有助于改进充电速率。这将在下面描述。
根据本发明实施例，源电极SE和漏电极DE可以可替代地包括下层SE1a、DE1a、SE2a、DE2a、SE3a和DE3a，以及设置在下层SE1a、DE1a、SE2a、DE2a、SE3a和DE3a上的上层SE1b、DE1b、SE2b、DE2b、SE3b和DE3b，下层SE1a、DE1a、SE2a、DE2a、SE3a和DE3a包括掺杂非晶硅，并且上层SE1b、DE1b、SE2b、DE2b、SE3b和DE3b包括至少一个金属层。
返回参照图3，从左侧，第一源电极分支SE1、第一漏电极分支DE1、第二源电极分支SE2、第二漏电极分支DE2、第三源电极分支SE3、和第三漏电极分支DE3顺序地设置在有源层50之上。源电极SE和漏电极DE可以可替代地包括下层SE1a、DE1a、SE2a、DE2a、SE3a和DE3a，以及设置在下层SE1a、DE1a、SE2a、DE2a、SE3a和DE3a上的上层SE1b、DE1b、SE2b、DE2b、SE3b和DE3b。
源电极SE和漏电极DE的下层SE1a、DE1a、SE2a、DE2a、SE3a和DE3a可以包括掺杂有杂质的非晶硅，并且因此具有导电性，例如可以包括n+非晶硅。源电极SE和漏电极DE的下层SE1a、DE1a、SE2a、DE2a、SE3a和DE3a可以是设置在有源层50与源电极SE和漏电极DE之间的欧姆接触层，并且因此减小了有源层50与源电极SE和漏电极DE的功函数之间的差。源电极SE和漏电极DE的下层SE1a、DE1a、SE2a、DE2a、SE3a和DE3a可以包括金属层，金属层包括钼(Mo)、铝(Al)、铜(Cu)和钛(Ti)中的至少一种，并且根据本发明实施例，下层SE1a、DE1a、SE2a、DE2a、SE3a和DE3a可以各自是Ti/Cu的双层或者Ti/Cu/Ti的三层。
根据本发明实施例，源电极SE和漏电极DE可以各自接触有源层50。也就是说，有源层50可以直接接触下层SE1a、DE1a、SE2a、DE2a、SE3a和DE3a中的每一个，并且下层SE1a、DE1a、SE2a、DE2a、SE3a和DE3a可以分别直接接触上层SE1b、DE1b、SE2b、DE2b、SE3b和DE3b。
根据本发明实施例，LCD可以包括存储电容器Cst，包括下电极32和上电极60，其中下电极32与栅电极30设置在同一层水平处，并且上电极60从漏电极DE延伸。返回参照图3，存储电容器Cst的下电极32可以与栅电极30设置在同一层处。下电极32和栅电极30可以通过使用相同材料同时或同步形成。此外，不同于连接至栅极线GLn的栅电极30，下电极32可以具有岛的形式。电容器电压Vst可以由电容器线施加至下电极32。
从漏电极连接部分DEcn延伸的上电极60可以设置为在平面上面对下电极32。上电极60可以包括第一层60a和第二层60b，其中第一层60a包括掺杂有杂质的非晶硅并且因此具有导电性，并且第二层60b设置在第一层60a上并包括至少一个金属层。根据本发明实施例，第一层60a可以包括n+非晶硅，并且第二层60b可以是包括包含Mo、Al、Cu和Ti中的至少一种的金属层的单层或多堆叠层。此外，源电极SE、漏电极DE、漏电极连接部分DEcn、以及上电极60可以由同一材料层形成。
绝缘层70设置在源电极SE和漏电极DE上。绝缘层70可以覆盖TFT Tr和存储电容器Cst。可以由绝缘层70平坦化由于TFT Tr和存储电容器Cst导致的台阶差。绝缘层70可以具有用于暴露存储电容器Cst的上电极60的一部分的通孔70H。
像素电极80设置在绝缘层70上。像素电极80电连接至漏电极DE。像素电极80可以填充通孔70H，由此电连接至漏电极DE。当LCD包括存储电容器Cst时，像素电极80可以经由上电极60电连接至漏电极DE。像素电极80可以独立地设置在LCD中所包括的多个像素中的每一个像素中。
返回参照图2，像素电极80可以由于在第一方向x上延伸的水平分支部分80h和在第二方向y上延伸的垂直分支部分80v而划分为四个子区域。精细分支部分80b可以从水平分支部分80h和垂直分支部分80v对角地延伸，并且精细分支部分80b中的每一个的延伸方向可以与水平分支部分80h形成大约45或135度的角。然而，像素电极80的前述形状是示例，并且本公开不限于此且可能有各种改变。
如上所述，像素电极80限定像素区域。当从顶部观看像素电极80时，存在具有最小面积并接触像素电极80的边缘的矩形，并且该矩形区域可以定义作为像素区域。参照图2，像素区域具有在第一方向x上的第一宽度W1和在第二方向y上的第二宽度W2。就此而言，第一宽度W1大于第二宽度W2。也就是说，像素区域指的是在第一方向x上延伸的侧边是长边且在第二方向y上延伸的侧边是短边的矩形区域。就此而言，水平分支部分80h可以具有基本上等于像素区域的第一宽度W1的宽度，并且垂直分支部分80v可以具有基本上等于像素区域的第二宽度W2的宽度。
液晶层LC设置在像素电极80上。此外，与像素电极80一起施加电场至液晶层LC的公共电极90可以设置在液晶层LC上。公共电极90可以面对像素电极80，液晶层LC设置在它们之间。也就是说，公共电极90可以设置在上基板20的表面上(即之下)，表面面对像素电极80。在此情况下，由于施加至像素电极80和公共电极90的不同电压，电场可以在垂直方向(例如LCD的厚度方向)上形成，并且液晶层LC中包括的液晶可以根据垂直方向而取向。
然而，本公开不限于此，并且公共电极90可以设置在基底基板10上并且与也设置在基底基板10上的像素电极80绝缘。在此情况下，在公共电极90和像素电极80之间沿水平方向(例如LCD的横向方向)形成电场，并且在液晶层LC中包括的液晶可以根据水平方向而取向。也就是说，像素电极80和公共电极90可以根据驱动LCD的模式而不同地设置。
尽管未图示，但在LCD中，当未施加电场至液晶层LC时，可以在液晶层LC的顶部和底部处设置用于确定液晶层LC中所包括的液晶物质的取向方向的取向层。
上基板20设置在液晶层LC之上。LCD朝向上基板20实现图像，并且可以进一步包括在与基底基板10的TFT Tr和存储电容器Cst相反的方向上设置的背光单元，并且背光单元穿过基底基板10并朝向液晶层LC照射光。
图6是根据另一实施例的LCD的平面图，并且图7是沿着图6的线VII-VII’截取的LCD的剖视图。
参照图6和图7，根据本发明实施例的LCD可以进一步包括与像素电极80设置在同一层水平处并且具有与数据线DLm重叠的一部分的第一导电层81。第一导电层81设置在绝缘层70上并且在平面上与像素电极80分离。第一导电层81可以与像素电极80由同一材料层形成，并且在此情况下，第一导电层81可以通过使用一个掩模的光刻步骤而形成。
参照图6，第一导电层81可以在平面上覆盖数据线DLm。第一导电层81的宽度可以大于数据线DLm的宽度，该宽度垂直于纵向。因此，数据线DLm在平面上由第一导电层81覆盖。
第一导电层81可以不仅覆盖数据线DLm的区域，而且也覆盖栅极线GLn的区域或TFTTr的区域。
根据本发明实施例的LCD可以进一步包括第二导电层82，第二导电层82与像素电极80设置在同一层水平处并且具有与漏电极连接部分DEcn重叠的一部分。就此而言，第一导电层81和第二导电层82可以彼此电连接。
参照图6和图7，第二导电层82设置在绝缘层70上并且在平面上与像素电极80分离。就此而言，第二导电层82被设置为覆盖漏电极连接部分DEcn的一部分。第二导电层82可以与像素电极80由同一材料层形成，并且在此情况下，第二导电层82可以通过使用一个掩模的光刻步骤而形成。
在具有前述结构的LCD中，当施加栅极信号Gate至栅极线GLn时，TFT Tr导通。因此，施加至数据线DLm的数据信号Data经由TFT Tr施加至像素电极80。具有与施加至像素电极80的电压不同电平的电压被施加至公共电极90，因此在像素电极80和公共电极90之间形成电场。
就此而言，具有与公共电极90相同电平的电压被施加至第一导电层81和/或第二导电层82，因此在公共电极90与第一导电层81和/或第二导电层82之间并未形成电场。在根据现有技术的并不包括第一导电层81和/或第二导电层82的LCD中，在像素的边缘区域中的液晶分子(即与数据线DLm相邻的液晶分子)更可能是误取向的，因为在像素电极80和公共电极90之间的边缘场是弱的，并且因此发生光泄漏。然而，根据图6和图7的实施例，即使像素电极80和公共电极90之间的边缘场是弱的，但在形成了第一导电层81和/或第二导电层82的区域中并未形成电场，并且因此，防止了在像素的边缘区域中液晶分子的误取向。结果，可以减少光泄漏，并且可以减小设置用于防止光泄漏的黑色矩阵的面积，并且因此提高了LCD的开口率。
图8是根据另一实施例的LCD的平面图，图9是沿着图8的线IX-IX’截取的LCD的剖视图，并且图10是图8的一部分B的放大平面图。
参照图8至图10，在根据本发明实施例的LCD中，源电极SE可以进一步包括与源电极分支SE1、SE2和SE3分离并且与漏电极分支DE1、DE2和DE3交替的多个源电极岛SEi，并且漏电极DE可以进一步包括与漏电极分支DE1、DE2和DE3分离并且与源电极分支SE1、SE2和SE3交替的多个漏电极岛DEi。
源电极岛SEi分别在第一方向x上与从数据线DLm突出的源电极分支SE1、SE2和SE3重叠。源电极岛SEi中的每一个与源电极分支SE1、SE2和SE3分离并且具有岛的形式。设置源电极岛SEi同时与漏电极分支DE1、DE2和DE3交替。
漏电极岛DEi分别在第一方向x上与从漏电极连接部分DEcn突出的漏电极分支DE1、DE2和DE3重叠。漏电极岛DEi中的每一个与漏电极分支DE1、DE2和DE3分离并且具有岛的形式。漏电极岛DEi设置为与源电极分支SE1、SE2和SE3交替。参照图8，作为示例图示五个源电极岛SEi和五个漏电极岛DEi，但是本公开不限于此。
根据本发明实施例，源电极岛SEi和漏电极岛DEi可以在平面上与栅电极30重叠。有源层50的沟道区形成在每个源电极岛SEi和每个漏电极岛DEi之间，并且就此而言，当栅电极30在平面上与沟道区重叠时，防止了由于光导致的泄漏电流，因此可以提高TFT Tr的效率。
根据本发明实施例，源电极岛SEi和漏电极岛DEi可以以规则间隔设置。每个源电极岛SEi可以设置在漏电极分支DE1、DE2和DE3中的任意两个之间的中心处，并且每个漏电极岛DEi可以设置在源电极分支SE1、SE2和SE3中的任意两个之间的中心处。源电极岛SEi和漏电极岛DEi可以各自具有相同的大小和形状。参照图8和图10，源电极岛SEi和漏电极岛DEi中的每一个具有角是圆形的四边形形状。
与根据现有技术的U型晶体管相比，包括源电极岛SEi和漏电极岛DEi的前述TFTTr的漏极电流Isd的幅度增大，并且因此，TFT Tr可以有助于改进充电速率。这将在下面描述。
现在将在下文中参照图11至图13以及[表格1]描述本公开的TFT Tr的电压-电流特性。
图11图示比较示例的TFT Tr与第一实施例至第三实施例的TFT Tr的平面图。图11的(a)中的比较示例对应于根据现有技术的U型晶体管，图11的(b)中的第一实施例对应于包括矩形形状的源电极分支SE1、SE2和SE3以及漏电极分支DE1和DE2的TFT Tr，图11的(c)中的第二实施例对应于包括保龄球瓶形状的源电极分支SE1、SE2和SE3以及漏电极分支DE1和DE2的TFT Tr，并且图11的(d)中的第三实施例对应于第二实施例的TFT Tr，其进一步包括源电极岛SEi和漏电极岛DEi。在图11的(a)至(d)中，作为示例图示三个源电极分支SE1、SE2和SE3以及两个漏电极分支DE1和DE2。
此外，栅电极30a、30b、30c和30d分别设置在比较示例以及第一实施例至第三实施例的源电极SE和漏电极DE之下。栅电极30a、30b、30c和30d中的每一个与形成在源电极SE和漏电极DE之间的沟道区重叠，因此可以防止由于光导致的泄漏电流并且因此可以提高TFTTr的效率。
在图11的(a)中的比较示例中，沟道区(即在源电极SE和漏电极DE之间并且在附图中具有反U形)的宽度(即参数线)W11a是35μm。在图11的(b)至(d)中的第一实施例至第三实施例中，在源电极分支SE1、SE2和SE3与漏电极分支DE1和DE2之间的沟道区的宽度W11b、W11c和W11d各自是8.75μm。在图11的(b)至(d)的每一个中，四个沟道区形成在源电极分支SE1、SE2和SE3以及漏电极分支DE1和DE2之间，因此所有沟道区的宽度是35μm。
图12是对TFT Tr测试的图表，其中比较示例以及第一实施例至第三实施例中的每一个的TFT Tr在其中TFT Tr暴露至具有6000cd/m2强度的光的光照状态下，并且随后检查栅极电压Vgs-漏极电流Isd特性。图13是对TFT Tr测试的图表，其中比较示例以及第一实施例至第三实施例中的每一个的TFT Tr在其中TFT Tr未暴露至光的黑暗状态下，并且随后检查栅极电压Vgs-漏极电流Isd特性。就此而言，漏极电流Isd指的是在源电极SE和漏电极DE之间流动的电流。
比较图12和图13的比较示例(图11的(a)中)与第一实施例(图11的(b)中)的图表，在光照状态和黑暗状态下，第一实施例的漏极电流Isd的数值与U型比较示例相比增大。如在根据现有技术的比较示例中，当漏电极DE具有平坦形状并且具有U形的源电极SE围绕平坦形状时，仅源电极SE的面对漏电极DE的内侧部分有助于形成沟道区，并且其外部部分无助于形成沟道区。不同于现有技术，如在第一实施例中，当源电极分支SE1、SE2和SE3以及漏电极分支DE1和DE2交替地设置时，源电极SE和漏电极DE的大部分可以有助于形成沟道区。因此，即使沟道区具有相同长度，第一实施例的漏极电流Isd的值也变得大于比较示例的漏极电流Isd的值。
比较图12和图13的对第一实施例和第二实施例(图11的(c)中)测试的图表，在光照状态和黑暗状态下，第二实施例的漏极电流Isd的值与第一实施例相比增大。如在第二实施例中，当源电极分支SE1、SE2和SE3以及漏电极分支DE1和DE2是保龄球瓶形状时，每个沟道区的宽度变小。因此，可以高效地使用空间，因此漏极电流Isd的值可以变大而并未减小开口率。
比较图12和图13的对第二实施例和第三实施例(图11的(d)中)测试的图表，在光照状态和黑暗状态下，第三实施例的漏极电流Isd的值与第二实施例相比增大。如在第三实施例中，当源电极岛SEi和漏电极岛DEi包括在TFT Tr中时，增大了每个沟道区的宽度，因此，即使沟道区具有相同长度，第三实施例的漏极电流Isd的值也变得大于第二实施例的漏极电流Isd的值。
因此，因为与比较示例的U型晶体管相比，根据第一实施例至第三实施例中的每一个TFT Tr中的漏极电流Isd的数值都增大，因此根据第一实施例至第三实施例中的每一个实施例的TFT Tr都可以有助于改进充电速率。
参照图12和图13，[表格1]示出当TFT Tr由于20V的相同栅极电压Vgs导通时，与比较示例中的漏极电流Isd相比，第一实施例至第三实施例中的每一个实施例中的漏极电流Isd增大的比率。
表格1
参照表格1，显而易见的是，与比较示例的U型晶体管相比，根据第一实施例至第三实施例中的每一个实施例的TFT Tr中的漏极电流Isd的数值增大了。因此，根据第一实施例至第三实施例中的每一个实施例的TFT Tr可以有助于改进充电速率。
一个或多个实施例可以提供包括具有改进充电速率的TFT的LCD，其中减小了在栅电极与源电极之间的寄生电容以及在栅电极与漏电极之间的寄生电容，因此减小了栅极线的延迟。然而，本公开的范围不限于一个或多个实施例。
尽管已经参照附图描述了一个或多个实施例，本领域普通技术人员应该理解的是，在其中可以做出形式和细节上的各种改变而不脱离如由以下权利要求及其等同物所限定的精神和范围。

Claims (19)

1.一种液晶显示器，包括：
栅极线，所述栅极线在第一方向上延伸；
栅电极，所述栅电极从所述栅极线突出；
栅极绝缘层，所述栅极绝缘层设置在所述栅电极上；
有源层，所述有源层设置在所述栅极绝缘层上并且与所述栅电极绝缘，所述有源层包括半导体材料；
数据线，所述数据线设置在所述有源层上并且在与所述第一方向交叉的第二方向上延伸；
源电极，所述源电极从所述数据线突出，具有在平面上与所述栅电极重叠的一部分，并且包括彼此分离的多个源电极分支；
漏电极，所述漏电极与所述源电极分离，并且包括多个漏电极分支以及连接所述多个漏电极分支的漏电极连接部分，每个漏电极分支设置在所述多个源电极分支中的两个源电极分支之间；
像素电极，所述像素电极限定具有在所述第一方向上的第一宽度和在所述第二方向上的第二宽度的像素区域，并且设置在所述漏电极上以便电连接至所述漏电极，所述第二宽度小于所述第一宽度；以及
液晶层，所述液晶层设置在所述像素电极上。
2.根据权利要求1所述的液晶显示器，其中，所述有源层包括非晶硅。
3.根据权利要求1所述的液晶显示器，进一步包括存储电容器，所述存储电容器包括下电极和上电极，其中所述下电极与所述栅电极设置在同一层水平处，并且所述上电极从所述漏电极延伸。
4.根据权利要求1所述的液晶显示器，其中，所述多个源电极分支被设置为同时与所述多个漏电极分支交替。
5.根据权利要求1所述的液晶显示器，其中，所述多个源电极分支和所述多个漏电极分支以规则间隔设置。
6.根据权利要求1所述的液晶显示器，其中，所述漏电极连接部分和所述数据线在所述平面上不与所述栅电极重叠。
7.根据权利要求1所述的液晶显示器，其中，
所述漏电极连接部分在所述第二方向上延伸，并且
所述多个源电极分支在所述第一方向上从所述数据线突出，并且所述多个漏电极分支在所述第一方向上从所述漏电极连接部分突出。
8.根据权利要求1所述的液晶显示器，其中
所述多个源电极分支中的每一个源电极分支包括与所述数据线邻接并且具有第三宽度的第一源电极区，以及从所述第一源电极区延伸并且具有第四宽度的第二源电极区，所述第四宽度小于所述第三宽度，并且
所述多个漏电极分支中的每一个漏电极分支包括与所述漏电极连接部分邻接并且具有第五宽度的第一漏电极区，以及从所述第一漏电极区延伸并且具有第六宽度的第二漏电极区，所述第六宽度小于所述第五宽度。
9.根据权利要求8所述的液晶显示器，其中，所述第二源电极区和所述第二漏电极区在所述平面上与所述栅电极重叠。
10.根据权利要求8所述的液晶显示器，其中，所述第二漏电极区不延伸到在所述第二方向上与所述第一源电极区重叠，并且所述第二源电极区不延伸到在所述第二方向上与所述第一漏电极区重叠。
11.根据权利要求1所述的液晶显示器，其中，所述源电极和所述漏电极中的每一个包括：
下层，所述下层包括掺杂非晶硅；以及
上层，所述上层设置在所述下层上，并且包括至少一个金属层。
12.根据权利要求1所述的液晶显示器，其中，所述源电极和所述漏电极中的每一个直接接触所述有源层。
13.根据权利要求1所述的液晶显示器，进一步包括第一导电层，所述第一导电层与所述像素电极设置在同一层水平处并具有与所述数据线重叠的一部分。
14.根据权利要求13所述的液晶显示器，进一步包括第二导电层，所述第二导电层与所述像素电极设置在同一层水平处并具有与所述漏电极连接部分重叠的一部分。
15.根据权利要求14所述的液晶显示器，其中，所述第一导电层和所述第二导电层彼此电连接。
16.根据权利要求1所述的液晶显示器，其中
所述源电极进一步包括与所述多个源电极分支分离并且与所述多个漏电极分支交替的多个源电极岛，并且
所述漏电极进一步包括与所述多个漏电极分支分离并且与所述多个源电极分支交替的多个漏电极岛。
17.根据权利要求16所述的液晶显示器，其中，所述多个源电极岛和所述多个漏电极岛在所述平面上与所述栅电极重叠。
18.根据权利要求16所述的液晶显示器，其中，所述多个源电极岛和所述多个漏电极岛以规则间隔设置。
19.一种液晶显示器，包括：
栅极线，所述栅极线在第一方向上延伸；
栅电极，所述栅电极从所述栅极线突出；
栅极绝缘层，所述栅极绝缘层设置在所述栅电极上；
有源层，所述有源层设置在所述栅极绝缘层上并且与所述栅电极绝缘，所述有源层包括半导体材料；
数据线，所述数据线设置在所述有源层上并且在与所述第一方向交叉的第二方向上延伸；
源电极，所述源电极从所述数据线突出，具有在平面上与所述栅电极重叠的一部分，并且包括彼此分离的多个源电极分支；
漏电极，所述漏电极与所述源电极分离，并且包括多个漏电极分支以及连接所述多个漏电极分支的漏电极连接部分；
像素电极，所述像素电极限定具有在所述第一方向上的第一宽度和在所述第二方向上的第二宽度的像素区域，并且设置在所述漏电极上以便电连接至所述漏电极，所述第二宽度小于所述第一宽度；以及
液晶层，所述液晶层设置在所述像素电极上，
其中所述多个源电极分支与所述多个漏电极分支在所述第二方向上相对于彼此分离交替。
CN201710541226.6A 2016-07-05 2017-07-05 液晶显示器 Active CN107577097B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160085070A KR102576999B1 (ko) 2016-07-05 2016-07-05 액정표시장치
KR10-2016-0085070 2016-07-05

Publications (2)

Publication Number Publication Date
CN107577097A true CN107577097A (zh) 2018-01-12
CN107577097B CN107577097B (zh) 2022-01-14

Family

ID=60910714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710541226.6A Active CN107577097B (zh) 2016-07-05 2017-07-05 液晶显示器

Country Status (3)

Country Link
US (1) US10656491B2 (zh)
KR (1) KR102576999B1 (zh)
CN (1) CN107577097B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109061971A (zh) * 2018-09-07 2018-12-21 京东方科技集团股份有限公司 阵列基板及显示面板

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107482021B (zh) * 2017-08-21 2020-01-24 京东方科技集团股份有限公司 阵列基板及显示装置
CN112859466A (zh) * 2019-11-28 2021-05-28 京东方科技集团股份有限公司 显示基板和显示面板
CN111443542A (zh) * 2020-05-06 2020-07-24 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1655377A (zh) * 2004-02-09 2005-08-17 精工爱普生株式会社 薄膜晶体管、布线基板、显示装置以及电子设备
CN1716551A (zh) * 2004-03-29 2006-01-04 Imec公司 在双栅极fet中制造自对准源极和漏极接触件的方法
US20060033105A1 (en) * 2002-08-30 2006-02-16 Akiyoshi Fujii Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manafacturing method of liquid crystal display apparatus
CN101013705A (zh) * 2006-02-03 2007-08-08 三星电子株式会社 Tft基板及其制造方法以及用于制造tft基板的掩模
CN101071243A (zh) * 2006-05-11 2007-11-14 三星电子株式会社 薄膜晶体管基板、液晶显示面板及其制造方法
CN101084590A (zh) * 2004-12-21 2007-12-05 伊斯曼柯达公司 用于薄膜晶体管的n型半导体材料
JP2008112925A (ja) * 2006-10-31 2008-05-15 Lg Phillips Lcd Co Ltd 薄膜トランジスタおよびそれを用いた表示装置ならびに表示装置用駆動回路
CN101257048A (zh) * 2007-02-28 2008-09-03 三星电子株式会社 薄膜晶体管及其制造方法
US20080290941A1 (en) * 2007-02-17 2008-11-27 Ludwig Lester F Nanoelectronic differential amplifiers and related circuits having carbon nanotubes, graphene nanoribbons, or other related materials
CN101504952A (zh) * 2008-02-04 2009-08-12 三星电子株式会社 薄膜晶体管和使用该薄膜晶体管的显示装置
CN101546985A (zh) * 2008-03-28 2009-09-30 三洋电机株式会社 放大元件及其制造方法
EP2568516A1 (en) * 2011-09-12 2013-03-13 Sony Corporation Thin-film transistor and electronic unit
CN103941488A (zh) * 2013-11-01 2014-07-23 上海中航光电子有限公司 一种边缘场型液晶显示装置、阵列基板及其制造方法
US20160087074A1 (en) * 2014-09-18 2016-03-24 Infineon Technologies Austria Ag Metalization of a Field Effect Power Transistor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100465025B1 (ko) 2001-12-29 2005-01-05 엘지.필립스 엘시디 주식회사 액정 표시 장치
JP2003222906A (ja) * 2002-01-30 2003-08-08 Matsushita Electric Ind Co Ltd 液晶表示装置
KR100955382B1 (ko) * 2004-12-31 2010-04-29 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR101311336B1 (ko) * 2006-12-05 2013-09-25 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
JP5452842B2 (ja) 2006-12-25 2014-03-26 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ、および薄膜トランジスタの製造方法
KR101627245B1 (ko) * 2009-05-11 2016-06-07 삼성디스플레이 주식회사 팬아웃 배선을 포함하는 표시장치
KR101041144B1 (ko) 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
CN102918650B (zh) * 2010-04-07 2017-03-22 株式会社半导体能源研究所 晶体管
WO2012017626A1 (ja) * 2010-08-04 2012-02-09 シャープ株式会社 薄膜トランジスタ基板及びその製造方法並びに液晶表示パネル
US20140063419A1 (en) * 2012-09-04 2014-03-06 Shenzhen China Star Optoelectronics Technology Co. Ltd. Display Panel and Liquid Crystal Display Device
KR101992341B1 (ko) 2012-11-06 2019-06-25 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060033105A1 (en) * 2002-08-30 2006-02-16 Akiyoshi Fujii Thin film transistor, liquid crystal display apparatus, manufacturing method of thin film transistor, and manafacturing method of liquid crystal display apparatus
CN1655377A (zh) * 2004-02-09 2005-08-17 精工爱普生株式会社 薄膜晶体管、布线基板、显示装置以及电子设备
CN1716551A (zh) * 2004-03-29 2006-01-04 Imec公司 在双栅极fet中制造自对准源极和漏极接触件的方法
CN101084590A (zh) * 2004-12-21 2007-12-05 伊斯曼柯达公司 用于薄膜晶体管的n型半导体材料
CN101013705A (zh) * 2006-02-03 2007-08-08 三星电子株式会社 Tft基板及其制造方法以及用于制造tft基板的掩模
CN101071243A (zh) * 2006-05-11 2007-11-14 三星电子株式会社 薄膜晶体管基板、液晶显示面板及其制造方法
JP2008112925A (ja) * 2006-10-31 2008-05-15 Lg Phillips Lcd Co Ltd 薄膜トランジスタおよびそれを用いた表示装置ならびに表示装置用駆動回路
US20080290941A1 (en) * 2007-02-17 2008-11-27 Ludwig Lester F Nanoelectronic differential amplifiers and related circuits having carbon nanotubes, graphene nanoribbons, or other related materials
CN101257048A (zh) * 2007-02-28 2008-09-03 三星电子株式会社 薄膜晶体管及其制造方法
CN101504952A (zh) * 2008-02-04 2009-08-12 三星电子株式会社 薄膜晶体管和使用该薄膜晶体管的显示装置
CN101546985A (zh) * 2008-03-28 2009-09-30 三洋电机株式会社 放大元件及其制造方法
EP2568516A1 (en) * 2011-09-12 2013-03-13 Sony Corporation Thin-film transistor and electronic unit
CN103941488A (zh) * 2013-11-01 2014-07-23 上海中航光电子有限公司 一种边缘场型液晶显示装置、阵列基板及其制造方法
US20160087074A1 (en) * 2014-09-18 2016-03-24 Infineon Technologies Austria Ag Metalization of a Field Effect Power Transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109061971A (zh) * 2018-09-07 2018-12-21 京东方科技集团股份有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
KR102576999B1 (ko) 2023-09-12
CN107577097B (zh) 2022-01-14
US20180011357A1 (en) 2018-01-11
US10656491B2 (en) 2020-05-19
KR20180005326A (ko) 2018-01-16

Similar Documents

Publication Publication Date Title
CN101526704B (zh) 液晶装置及电子设备
CN103472647B (zh) 一种阵列基板、液晶显示面板及显示装置
CN102043298B (zh) 显示基板及其制造方法和具有显示基板的显示装置
CN105549287B (zh) 像素结构及显示面板
CN106483728B (zh) 像素结构、阵列基板和显示装置
CN102314034B (zh) 有源元件、像素结构、驱动电路以及显示面板
CN107577097A (zh) 液晶显示器
CN104813386B (zh) Tft基板
CN105487315A (zh) Tft阵列基板
JP2005055896A (ja) 薄膜トランジスタ表示板
US20130229609A1 (en) Liquid crystal display
CN206258650U (zh) 一种液晶显示面板及显示装置
CN106206746A (zh) 薄膜晶体管、goa电路、显示基板和显示装置
CN106526997A (zh) 阵列基板、显示面板及显示装置
CN103792737B (zh) 显示面板
CN101872770A (zh) 像素单元、共面转换型液晶显示装置及制造方法
CN101149549B (zh) 液晶显示器
KR20100010534A (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
CN109300995A (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示面板
CN101221331B (zh) 液晶显示装置
CN100407026C (zh) 共平面开关模式液晶显示器件
US20160329358A1 (en) Pixel structure
CN101893774B (zh) 液晶显示面板及其制造方法
CN106200158A (zh) 显示面板及其制作方法、显示装置
CN102385202A (zh) 液晶显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant