TWI451177B

TWI451177B - 主動元件、畫素結構、驅動電路以及顯示面板

Info

Publication number: TWI451177B
Application number: TW100130713A
Authority: TW
Inventors: Chih Hung Lin; Wu Liu Tsai; Chuan Sheng Wei; Che Chia Chang; Sheng Chao Liu; yu cheng Chen; yi hui Li; Maw Song Chen
Original assignee: Au Optronics Corp
Priority date: 2010-09-07
Filing date: 2011-08-26
Publication date: 2014-09-01
Also published as: TW201211662A; US8456582B2; US20120057090A1

Description

主動元件、畫素結構、驅動電路以及顯示面板

本發明是有關於一種主動元件以及具有此主動元件之畫素結構、驅動電路以及顯示面板。

一般而言，液晶顯示器之畫素結構包括主動元件與畫素電極。主動元件用來作為液晶顯示單元的開關元件。而為了控制個別的畫素結構，通常會經由對應之掃描線與資料線來選取特定之畫素，並藉由提供適當的操作電壓，以顯示對應此畫素之顯示資料。另外，畫素結構中還包括儲存電容器(storage capacitor)，使得畫素結構具有電壓保持的功能。也就是，儲存電容器能夠儲存上述所施加的操作電壓，以維持畫素結構顯示畫面的穩定性。

為了在畫素結構中設置儲存電容器，一般會需要在畫素結構中形成電容電極。然而，若是為了增加儲存電容器之電容值而增加電容電極的面積，將會降低畫素結構的開口率。

目前已經有一種畫素結構是將電容電極設計在資料線的下方，以增加畫素結構的開口率。然而，因電容電極與資料線重疊會增加畫素結構的負載(loading)，因此，此種畫素結構會增加顯示面板驅動所需的電源而較為耗電。

本發明提供一種主動元件以及具有此主動元件之畫素結構、驅動電路以及顯示面板，其電容電極的設計可以使畫素結構具有高開口率，且不會增加畫素結構的負載。

本發明提出一種畫素結構，其包括掃描線、資料線、第一主動元件、第一絕緣層、畫素電極、電容電極及第二絕緣層。第一主動元件包括第一閘極、第一通道、第一源極以及第一汲極，其中掃描線與閘極電性連接，源極與資料線電性連接。第一絕緣層位於第一閘極與第一通道之間。畫素電極與第一汲極電性連接。電容電極位於第一絕緣層上。第二絕緣層覆蓋第一絕緣層以及電容電極，且第二絕緣層位於電容電極與第一汲極之間。

本發明提出一種顯示面板，其具有顯示區以及非顯示區，顯示區以及非顯示區並不彼此重疊，所述顯示面板包括多個如上所述之畫素結構以及至少一驅動電路。畫素結構位於顯示區中。驅動電路位於非顯示區中，其中驅動電路包括至少一第二主動元件，其包括第二閘極、第二通道、第二源極以及第二汲極。第二閘極位於第一絕緣層上，且第二絕緣層覆蓋第二閘極。第二通道位於第一絕緣層上方之第二閘極上。第二源極以及第二汲極位於第二通道上。

本發明提出一種驅動電路，其包括第一閘極；第一絕緣層，覆蓋第一閘極；第二閘極，位於第二絕緣層上；第二絕緣層，覆蓋第一絕緣層以及第二閘極；第一通道，設置在第一閘極上方之第二絕緣層上；第二通道，設置在第二閘極上方之第二絕緣層上；第一源極以及一第一汲極，位於第一通道上；以及第二源極以及第二汲極，位於第二通道上。

本發明提出一種主動元件，其包括閘極、通道、第一絕緣層、源極、汲極、電容電極以及第二絕緣層。第一絕緣層位於閘極以及通道之間。源極以及汲極位於通道上方。電容電極位於第一絕緣層上。第二絕緣層覆蓋第一絕緣層以及電容電極，且位於電容電極與汲極之間。

基於上述，由於本發明之電容電極位於第一絕緣層上，且第二絕緣層位於電容電極與汲極之間，因而電容電極與汲極形成電容。由於電容電極與汲極之間可以使用較薄的絕緣層，因此設置電容電極可減少佔用畫素結構之透光區的面積，因而能使畫素結構具有高開口率。另外，因本發明之電容電極之電容耦合部沒有與資料線重疊設置，因此此種電容電極的設計不會增加畫素結構的負載。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

第一實施例

圖1A是根據本發明一實施例之畫素結構的上視示意圖。圖1B是圖1A沿著剖面線A-A’的剖面示意圖。請同時參照圖1A以及圖1B，本實施例之畫素結構包括設置在基板100上之掃描線SL、資料線DL、主動元件T、第一絕緣層102、畫素電極PE、電容電極CL以及第二絕緣層104。

基板100上具有畫素區域U，且一個畫素區域U內是設置一個畫素結構。基板100之材質可為玻璃、石英、有機聚合物、或是不透光/反射材料(例如：導電材料、晶圓、陶瓷、或其它可適用的材料)、或是其它可適用的材料。掃描線SL以及資料線DL是設置在基板100上。

掃描線SL以及資料線DL彼此交越(cross over)設置。換言之，資料線DL的延伸方向與掃描線SL的延伸方向不平行，較佳的是，資料線DL的延伸方向與掃描線SL的延伸方向垂直。另外，掃描線SL與資料線DL屬於不同的膜層，且資料線DL與掃描線SL之間夾有第一絕緣層102以及第二絕緣層104。基於導電性的考量，掃描線SL與資料線DL一般是使用金屬材料。然，本發明不限於此，根據其他實施例，掃描線SL與資料線DL也可以使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導材料的堆疊層。

主動元件T包括閘極G、通道CH、源極S以及汲極D。閘極G與掃描線SL電性連接，源極S與資料線DL電性連接。根據本實施例，閘極G是設置在基板100上，且閘極G是與掃描線SL屬於同一膜層，且閘極G之材質與掃描線SL之材質相同或相似。通道CH位於閘極G上方之第二絕緣層104上。通道CH之材質例如是非晶矽、多晶矽、金屬氧化物半導體或是其他半導體材料。源極S以及汲極D設置在通道CH的兩側。在本實施例中，源極S以及汲極D是與資料線DL屬於同一膜層，換句話說，是以同一膜層圖案化而形成，且源極S以及汲極D之材質與資料線DL之材質相同或相似。在一實施例中，倘若通道CH是採用非晶矽材質，則通道CH與源極S以及汲極D之間可更包括歐姆接觸層OM，其材質可為經摻雜的非晶矽。

電容電極CL大體上位於閘極G上方且位於汲極D下方。換言之，電容電極CL之膜層位於閘極G之膜層與汲極D之膜層之間。根據本實施例，電容電極CL包括連接部110a以及電容耦合部110b。電容耦合部110b與汲極D重疊之處是構成此畫素結構之儲存電容器。換言之，電容耦合部110b是作為儲存電容器的下電極，汲極D是作為儲存電容器的上電極。此外，連接部110a與電容耦合部110b連接，且連接部110a延伸至基板110之周邊處是電性連接至共用電壓(Vcom)。類似地，基於導電性的考量，電容電極CL一般是使用金屬材料。然，本發明不限於此，根據其他實施例，電容電極CL也可以使用其他導電材料。例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導材料的堆疊層。

根據本實施例，電容電極CL之連接部110a的延伸方向與掃描線SL的延伸方向平行。電容電極CL之電容耦合部110b的延伸方向與連接部110a垂直。在本實施例中，對於每一畫素結構而言，電容耦合部110b是從連接部110a往掃描線SL所在的位置延伸。此外，根據本實施例，電容電極CL與部分閘極G重疊。更詳細來說，電容電極CL之電容耦合部110b與閘極G部分地重疊設置。另外，電容電極CL之連接部110a與資料線DL亦有部分重疊。

在本實施例中，在資料線DL與電容電極CL之重疊之處可進一步設置墊層150。所述墊層150例如是由通道材質層(未標示)以及歐姆接觸材質層(未標示)所構成(例如圖2B中之墊層160之通道材質層160a以及歐姆接觸材質層160b所構成的方式)。通道材質層是在形成通道CH時所同時定義出，歐姆接觸材質層是在形成歐姆接觸層OM時所同時定義出。在資料線DL與電容電極CL之間設置墊層150可以減少兩者重疊之處產生漏電。然，本發明不限制墊層150之材質。根據其他實施例，墊層150亦可以採用其他材料。

在本實施例中，如圖1B所示，在閘極G與通道CH之間夾有第一絕緣層102以及第二絕緣層104，而位於閘極G與通道CH之間的第一絕緣層102以及第二絕緣層104是作為主動元件T之閘極絕緣層。另外，在電容電極CL(電容耦合部110b)與汲極D之間夾有第二絕緣層104，位於電容電極CL(電容耦合部110b)與汲極D之間的第二絕緣層104是作為電容介電層。第一、第二絕緣層102、104之材質分別包括氧化矽、氮化矽、氮氧化矽或是其它合適的介電材料。特別是，第二絕緣層104的厚度小於第一絕緣層102的厚度。在此，第二絕緣層104(電容介電層)的厚度例如是約700~1500埃，且第一絕緣層102和第二絕緣層104之加總(閘極絕緣層)厚度例如是約3300～5100埃。

畫素電極PE與主動元件T之汲極D電性連接。畫素電極PE可為透明畫素電極、反射畫素電極或是透明畫素電極與反射畫素電極之組合。所述透明畫素電極之材質可包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。反射畫素電極之材質例如是具有高反射性之金屬材料。

根據本實施例，上述之電容電極CL之連接部110a與畫素電極PE有部分重疊。此外，本實施例所繪示之畫素電極PE還包括多個配向圖案A，其例如是配向狹縫。然，本發明不限於此。根據其他實施例，畫素電極PE亦可以不設置有配向圖案A。

此外，在本實施例中，如圖1B所示，在畫素電極PE與主動元件T(源極S與汲極D)之間更包括設置有鈍化層106、170。鈍化層106、170具有接觸窗開口V，以使畫素電極PE而汲極D電性連接。鈍化層106一般又可稱為保護層，其材質可為氧化矽、氮化矽、氮氧化矽或是其它合適的介電材料。鈍化層170可稱為平坦層，其材質例如是無機絕緣材料、有機絕緣材料或是有機感光材料等等。

值得一提的是，在圖1A所示之畫素結構中，資料線DL是設置在畫素區域U的邊緣，掃描線SL、主動元件T以及電容電極CL是設置於畫素區域U的中間。然，本發明不限制資料線DL、掃描線SL、主動元件T以及電容電極CL在畫素區域U的位置。

根據本發明之一實施例，在資料線DL與電容電極CL重疊之處可更包括設置墊層150。墊層150可以是於形成通道CH及歐姆接觸層OM同時定義出。設置墊層150的目的是可以避免資料線DL與電容電極CL在此處發生短路或漏電的情形。

另外，在圖1A以及圖1B之畫素結構中，電容電極CL之電容耦合部110b舉例係與通道CH重疊設置或/且閘極G亦有部分重疊。由於電容電極CL之電容耦合部110b與通道CH重疊設置，因而通道CH可以減少電容電極CL之電容耦合部110b與汲極D之間產生短路或漏電的情形。

根據其他實施例，電容電極也可以不與閘極重疊，如圖2A與圖2B所示。圖2A是根據本發明一實施例之畫素結構的上視示意圖，圖2B是圖2A沿著剖面線A-A’之剖面示意圖。

請參照圖2A以及圖2B，2A及圖2B之實施例與圖1A及圖1B之實施例相似，因此在此實施例中與圖1A及圖1B相同的元件以相同的符號表示，且不再重複贅述。圖2A及圖2B之實施例與圖1A及圖1B之實施例不同之處在於電容電極CL不與閘極G/通道CH重疊設置。更詳細來說，電容電極CL之電容耦合部110b不與閘極G/通道CH重疊設置。

另外，由於電容電極CL之電容耦合部110b不與閘極G/通道CH重疊設置，因而在汲極D與電容電極CL之重疊之處可進一步設置墊層160。墊層160包括下層墊層160a與上層墊層160b。下層墊層160a之材質例如是與通道CH材質相同，且上層墊層160b之材質例如是與歐姆接觸層OM之材質相同。在汲極D與電容電極CL之重疊之處設置墊層160可以防止汲極D與電容電極CL在該處產生漏電或短路的情形。

在上述實施例中，電容電極CL是位於閘極G與汲極D之間，且電容電極CL之電容耦合部110b與汲極D重疊之處是構成此畫素結構之儲存電容器。由於主動元件T之閘極G與汲極D所在之處原本就是非透光區。因此，相較於傳統儲存電容器之電容電極的設計方式，利用本發明之電容電極CL的設計方式可使畫素結構具有較高的開口率。另外，本發明將電容電極CL設置於閘極G與汲極D之間還可進一步減少閘極與汲極D之間的寄生電容(Cgd)，因而減少閘極對汲極的耦合(coupling)，改善畫面品質，例如降低閃爍(flicker)現象。

另外，在本實施例中，第二絕緣層104(電容介電層)的厚度僅為700~1500埃，其遠低於第一絕緣層102和第二絕緣層104(閘極絕緣層)相加的厚度。由於第二絕緣層104(電容介電層)的厚度足夠薄，因此即使為了增加畫素結構的開口率而減少電容電極面積，此儲存電容器仍可具有足夠的儲存電容值。

此外，由於電容電極CL是位於閘極G與汲極D之間，且遮蔽了部分的閘極G。因此，電容電極CL還可阻擋來自基板100背面的光線(例如是背光模組的光線)，以減少所述背光對於通道CH所造成的光漏電流效應。

在上述兩個實施例中，電容電極CL之電容耦合部110b是設置在靠近主動元件T的位置。然，本發明不限於此。根據其他實施例，電容電極CL之電容耦合部110b也可以是設置在遠離主動元件T之處，如圖3A以及圖3B所示。

圖3A是根據本發明一實施例之畫素結構的上視示意圖，圖3B是圖3A沿著剖面線A-A’之剖面示意圖。請參照圖3A以及圖3B，3A及圖3B之實施例與圖3A及圖3B之實施例相似，因此在此實施例中與圖3A及圖3B相同的元件以相同的符號表示，且不再重複贅述。圖3A及圖3B之實施例與圖2A及圖2B之實施例不同之處在於主動元件T是設置在畫素區域U的邊緣，且電容電極CL是設置在畫素區域U的中間。因此，電容電極CL並未設置在靠近主動元件T之處。

另外，在本實施例中，由於電容電極CL之電容耦合部110b不會與閘極G/通道CH重疊設置，因而在汲極D與電容電極CL之重疊之處可進一步設置墊層160。墊層160包括下層墊層160a與上層墊層160b。下層墊層160a之材質例如是與通道CH材質相同，且上層墊層160b之材質例如是與歐姆接觸層OM之材質相同。在汲極D與電容電極CL之重疊之處設置墊層160可以防止汲極D與電容電極CL在該處產生漏電或短路的情形。

除了上述幾種形式之畫素結構之外，本發明將電容電極CL設置閘極G與汲極D之間還可應用於其他種形式之畫素結構，如圖4所示。圖4之畫素結構與圖1之畫素結構相似，不同之處主要是在於圖4之畫素結構為橫向設置的畫素結構，且掃描線是橫跨在畫素區域的中間。因此，在圖4之畫素結構中與圖1相同的元件是以相似的符號來表示。

請參照圖4，此實施例之畫素結構是設置在畫素區域U’中，且畫素結構包括掃描線SL’、資料線DL’、主動元件T’、畫素電極PE’及電容電極CL’。

掃描線SL’以及資料線DL’彼此交越(cross over)設置。換言之，資料線DL’的延伸方向與掃描線SL’的延伸方向不平行，較佳的是，資料線DL’的延伸方向與掃描線SL’的延伸方向垂直。掃描線SL’與資料線DL’之材質可與上述圖1之掃描線SL與資料線DL之材質相同或相似。

主動元件T’包括閘極G’、通道CH’、源極S’以及汲極D’。閘極G’與掃描線SL’電性連接，源極S’與資料線DL’電性連接。類似地，閘極G’、通道CH’、源極S’以及汲極D’之材質可與圖1所述之閘極G、通道CH、源極S以及汲極D相同或相似。

電容電極CL’位於閘極G’與汲極D’之間。根據本實施例，電容電極CL’包括連接部110a’以及電容耦合部110b’。電容耦合部110b’與汲極D’重疊之處是構成此畫素結構之儲存電容器。換言之，電容耦合部110b’是作為儲存電容器的下電極，汲極D’是作為儲存電容器的上電極。連接部110a’是與電容耦合部110b’連接，且連接部110a’與共用電壓(Vcom)電性連接。電容電極CL’之材質可與上述圖1之電容電極CL之材質相同或相似。

類似地，電容電極CL’之連接部110a’的延伸方向與掃描線SL’的延伸方向平行。電容電極CL’之電容耦合部110b’的延伸方向與連接部110a’垂直。在本實施例中，對於每一畫素結構而言，電容耦合部110b’是從連接部110a’往掃描線SL’所在的位置延伸。此外，根據本實施例，電容電極CL’與閘極G’部份重疊。更詳細來說，電容電極CL’之電容耦合部110b’與閘極G’部份重疊設置。另外，電容電極CL’之連接部110a’與資料線DL’有部分重疊。

在本實施例中，在資料線DL’與電容電極CL’之重疊之處可進一步設置墊層150’。所述墊層150’例如是由通道材質層(未標示)以及歐姆接觸材質層(未標示)所構成。在資料線DL’與電容電極CL’之間設置墊層150’可以減少兩者重疊之處產生漏電。

畫素電極PE’與主動元件T’之汲極D’電性連接。畫素電極PE’可為透明畫素電極、反射畫素電極或是透明畫素電極與反射畫素電極之組合。

類似地，在圖4之畫素結構中，在閘極G’與通道CH’之間更包括設置有第一絕緣層與第二絕緣層。在電容電極CL’(電容耦合部110b’)與汲極D’之間更包括第二絕緣層。第二絕緣層的厚度例如是約700~1500埃，第一絕緣層與第二絕緣層的加總厚度例如是約3300～5100埃。在畫素電極PE’與主動元件T’(源極S’與汲極D’)之間更包括設置有鈍化層。鈍化層具有接觸窗開口V’，以使畫素電極PE’而汲極D’電性連接。

在圖4之實施例中，電容電極CL’是位於閘極G’與汲極D’之間，且電容電極CL’之電容耦合部110b’與汲極D’重疊之處是構成此畫素結構之儲存電容器。由於主動元件T’之閘極G’與汲極D’所在之處原本就是非透光區。因此，相較於傳統儲存電容器之電容電極的設計方式，利用本實施例之電容電極CL’的設計方式可使畫素結構具有較高的開口率。另外，本發明將電容電極CL’設置於閘極G’與汲極D’之間還可進一步減少閘極G’與汲極D’之間的寄生電容(Cgd)，因而減少閘極對汲極的耦合(coupling)，改善畫面品質，例如降低閃爍(flicker)現象。

另外，在本實施例中，由於第二絕緣層的厚度足夠薄，即使為了增加畫素結構的開口率而減少電容電極CL’面積，此儲存電容器仍可具有足夠的儲存電容值。此外，由於電容電極CL’是位於閘極G’與汲極D’之間，且遮蔽了部分的閘極G’。因此，電容電極CL’還可阻擋來自背光模組的光線，以減少所述背光對於通道CH’所造成的光漏電流效應。

在上述數個實施例之畫素結構中，其主動元件都是以底部閘極型薄膜電晶體為例來說明。然，本發明不限於此。根據其他實施例，本發明之畫素結構亦可採用頂部閘極型薄膜電晶體，如下所述。

圖5是根據本發明一實施例之畫素結構的剖面示意圖。請參照圖5，此畫素結構之主動元件包括設置在基板200上之多晶矽層202、閘極206、第一絕緣層204、輔助介電層208、第二絕緣層210、源極SM以及汲極DM、電容電極220以及畫素電極214，其中多晶矽層202、閘極206、源極SM以及汲極DM構成主動元件。

多晶矽層202具有源極區202s、汲極區202d以及通道區202c。源極區202s與汲極區202d例如是摻雜N型離子的摻雜區或是摻雜P型離子的摻雜區。

第一絕緣層204覆蓋多晶矽層202以及基板200。第一絕緣層204之材質包括氧化矽、氮化矽、氮氧化矽或是其它合適的介電材料。

閘極206設置在通道區202c上方之第一絕緣層204上。閘極206與掃描線(未繪示)電性連接，且閘極206之材質例如是金屬、合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料、或是金屬材料與其它導材料的堆疊層。

輔助介電層208覆蓋閘極206以及第一絕緣層204。輔助介電層208之材質包括氧化矽、氮化矽、氮氧化矽或是其它合適的介電材料。

電容電極220設置在輔助介電層208上。電容電極220之材質例如是金屬、合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料、或是金屬材料與其它導材料的堆疊層。

第二絕緣層210覆蓋電容電極220。第二絕緣層210之材質包括氧化矽、氮化矽、氮氧化矽或是其它合適的介電材料。

源極SM以及汲極DM設置在第二絕緣層210上。源極SM與資料線(未繪示)電性連接。源極SM以及汲極DM之材質例如是金屬、合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料、或是金屬材料與其它導材料的堆疊層。此外，源極SM以及汲極DM分別透過接觸窗開口V1、V2而與源極區202s與汲極區202d電性連接。換言之，接觸窗開口V1、V2是貫穿了第二絕緣層210、輔助介電層208以及第一絕緣層204，以使源極SM以及汲極DM可分別透過接觸窗開口V1、V2而與源極區202s與汲極區202d電性連接。

特別是，電容電極220位於閘極206與汲極DM之間。且電容電極220與汲極DM重疊之處是構成此畫素結構之儲存電容器。換言之，電容電極220是作為儲存電容器的下電極，汲極DM是作為儲存電容器的上電極。由於本實施例將電容電極220位於閘極206與汲極DM之間，而閘極206與汲極DM原本就是非透光。因此在此處設置電容電極可減少佔用畫素結構之透光區的面積。換言之，相較於傳統儲存電容器之電容電極的設計方式，利用本實施例之電容電極220的設計方式可使畫素結構具有較高的開口率。另外，本發明將電容電極220設置於閘極206與汲極DM之間還可進一步減少閘極206與汲極DM之間的寄生電容(Cgd)，因而可提高畫面品質。

另外，鈍化層212覆蓋源極SM以及汲極DM。鈍化層212之材質可為無機絕緣材料(例如是氮化矽、氧化矽、氮氧化矽)、有機絕緣材料、有機感光材料或是其他材料。

畫素電極214設置在鈍化層212上，且透過接觸窗開口V3與汲極DM電性連接。換言之，接觸窗開口V3貫穿鈍化層212，以使畫素電極214透過接觸窗開口V3與汲極DM電性連接。

圖6是根據本發明一實施例之顯示面板的剖面示意圖。請參照圖6，顯示面板包括第一基板310、畫素陣列312、第二基板320以及顯示介質330。畫素陣列312是設置在第一基板310上，且畫素陣列312是由多個畫素結構所構成，且此畫素結構可為上述圖1至圖5任一實施例所示之畫素結構。第二基板320可為單純的空白基板、彩色濾光基板或是設置有電極層的基板。顯示介質330可為液晶分子、電泳顯示介質、或是其它可適用的介質。

綜合以上所述，本實施例將電容電極設置於閘極與汲極之間，因此在此處設置電容電極可減少佔用畫素結構之透光區的面積。因此，相較於傳統儲存電容器之電容電極的設計方式，利用實施例之電容電極的設計方式可使畫素結構具有較高的開口率。

另外，本實施例將電容電極設置於閘極與汲極之間還可進一步減少閘極與汲極之間的寄生電容(Cgd)，因而可提高畫面品質。此外，由於第二絕緣層的厚度足夠薄，因此即使為了增加畫素結構的開口率而減少電容電極面積，此儲存電容器仍可具有足夠的儲存電容值。

再者，由於電容電極是位於閘極與汲極之間，且遮蔽了部分的通道。因此，電容電極還可阻擋來自基板背面的光線(例如是背光模組的光線)，以減少所述背光對於通道所造成的光漏電流效應。另外，因本實施例之電容電極之電容耦合部沒有與資料線重疊設置，因此此種電容電極的設計不會增加畫素結構的負載。

第二實施例

圖7是根據本發明另一實施例之顯示面板的上視示意圖。圖8是圖7之顯示面板中之位於畫素區域中之畫素結構與驅動電路的剖面示意圖。請參照圖7以及圖8，本實施例之顯示面板400具有顯示區402以及非顯示區404，且在顯示面板400之顯示區402中具有多個畫素區域U，在顯示面板400之非顯示區404中具有至少一驅動電路DR。非顯示區404大致圍繞顯示區402。驅動電路DR可以位於顯示區402之一側、兩側、三側或是周圍。本實施例是以驅動電路DR位於顯示區402之兩側為例來說明，但本發明不限於此。

承上所述，顯示區402之多個畫素區域U是呈陣列排列，且每一個畫素區域U中對應設置有一個畫素結構。因此，在顯示區402中具有多個陣列排列的畫素結構。

位於每一畫素區域U中之畫素結構可以是如先前第一實施例所述之任一種畫素結構。換言之，每一畫素區域U中之畫素結構可以是圖1A以及圖1B之畫素結構、圖2A以及圖2B之畫素結構、圖3A以及圖3B之畫素結構、圖4之畫素結構或是圖5之畫素結構。在此，為了詳細說明本實施例之顯示面板，每一畫素區域U中之畫素結構是以圖2A以及圖2B之畫素結構為例來說明，但不以此為限。

在本實施例中，每一畫素區域U中之畫素結構包括第一主動元件T1以及畫素電極PE。第一主動元件T1包括第一閘極G1、第一通道CH1、第一源極S1以及第一汲極D1。第一閘極G1與掃描線(未繪示於圖8)電性連接，且第一源極S1與資料線(未繪示於圖8)電性連接。上述之第一閘極G1、第一通道CH1、第一源極S1以及第一汲極D1之材質分別與先前第一實施例所述之閘極G、通道CH、源極S以及汲極D相同或是相似，因此在此不再重複說明。另外，在第一通道CH1與第一源極S1/第一汲極D1之間亦可進一步設置歐姆接觸層OM1。另外，畫素電極PE與第一主動元件T1之第一汲極D1電性連接。

值得一提的是，如圖8所示，在第一閘極G1與第一通道CH1之間夾有第一絕緣層102以及第二絕緣層104，因此第一閘極G1與第一通道CH1之間的第一絕緣層102以及第二絕緣層104是作為第一主動元件T1之閘極絕緣層。第一、第二絕緣層102、104之材質分別包括氧化矽、氮化矽、氮氧化矽或是其它合適的介電材料。第一絕緣層102和第二絕緣層104之加總(閘極絕緣層)厚度例如是約3300～5100埃。

另外，每一畫素區域U中可進一步包括電容電極(電容耦合部)110b。電容電極(電容耦合部) 110b之膜層位於第一閘極G1之膜層與第一汲極D1之膜層之間。電容電極(電容耦合部) 110b與第一汲極D1重疊之處是構成此畫素結構之儲存電容器。換言之，電容電極(電容耦合部) 110b是作為儲存電容器的下電極，第一汲極D1是作為儲存電容器的上電極。而位於電容電極(電容耦合部) 110b與第一汲極D1之間的第二絕緣層104是作為儲存電容器之電容介電層。在此，第二絕緣層104(電容介電層)的厚度例如是約700~1500埃。

設置在非顯示區404中之驅動電路DR例如是閘極驅動電路、源極驅動電路或是包含閘極驅動電路與源極驅動電路兩者。特別是，驅動電路DR包括至少一第二主動元件T2，其包括第二閘極G2、第二通道CH2、第二源極S2以及第二汲極D2。上述之第二通道CH2、第二源極S2以及第二汲極D2之材質分別與先前第一實施例所述之通道CH、源極S以及汲極D相同或是相似，上述之第二閘極G2之材質例如是與先前第一實施例所述之電容電極之材質相同或相似，因此在此不再重複說明。另外，在第二通道CH2與第二源極S2/第二汲極D2之間亦可進一步設置歐姆接觸層OM2。

值得一提的是，如圖8所示，第二閘極G2是位於第一絕緣層102上，且第二絕緣層104覆蓋第二閘極G2。因此，在第二閘極G2與第二通道CH2之間是夾有第二絕緣層104，因而第二絕緣層104是作為第二主動元件T2之閘極絕緣層。在此，第二絕緣層104的厚度例如是約700~1500埃。

根據本實施例，所述驅動電路DR更進一步包括至少一電容器。所述電容器包括下電極Eb以及上電極Et。下電極Eb是位於第一絕緣層102上，且第二絕緣層104覆蓋下電極Eb。在此，下電極E1例如是與畫素結構中的電容電極(電容耦合部) 110b屬於同一膜層。另外，上電極Et位於下電極Eb上方之第二絕緣層104上。在此，上電極Et例如是與第一主動元件T1的第一源極S1/第一汲極D1以及第二主動元件T2之第二源極S2/第二汲極D2屬於同一膜層。因此，在本實施例中，驅動電路DR之電容器是由上電極Et、下電極Eb以及第二絕緣層104(電容介電層)構成。

承上所述，在本實施例之驅動電路DR中，第二主動元件T2是以第二絕緣層104作為閘極絕緣層，因第二絕緣層104之厚度足夠薄，因此可以提高第二主動元件T2之汲極電流。基此，本實施例可以在維持既有的主動元件之整體效能之提前下而縮小第二主動元件T2之面積，進而使得此驅動電路DR可以應用於窄邊框顯示面板中。

另外，在本實施例之驅動電路中，所設計的電容器是以第二絕緣層104作為電容介電層。由於第二絕緣層104的厚度足夠薄，因此可以提高電容器的儲存電容值。類似地，本實施例可以在維持既有的電容器之儲存電容值之前提前下而縮小電容器(下電極Eb以及上電極Et)之面積，進而使得此驅動電路DR可以應用於窄邊框顯示面板中。

圖9是根據另一實施例之顯示面板中之畫素結構與驅動電路的剖面示意圖。圖9之實施例與上述圖8之實施例相似，因此相同的元件以相同的符號表示，且不再重複說明。圖9之實施例與圖8之實施例不相同之處在於，驅動電路DR之電容器包括第一電極E1、第二電極E2以及第三電極E3。在此，第二電極E2即等同於圖8之下電極Eb，且第三電極E3即等同於圖8之上電極Et。而本實施例在第二電極E2之下方更設置第一電極E1。因此，第一電極E1是位於基板100上，且第一絕緣層102覆蓋第一電極E1。第二電極E2位於第一絕緣層102上，且第二絕緣層104覆蓋第二電極E2。第三電極E3位於第二電極E2上方之第二絕緣層104上。

換言之，本實施例之電容器是由兩個併聯之電容器所構成，因此可以提高電容器的儲存電容值。類似地，本實施例可以在維持既有的電容器之儲存電容值之前提前下而縮小電容器(第一電極E1、第二電極E2以及第三電極E3)之面積，進而使得此驅動電路DR可以應用於窄邊框顯示面板中。

第三實施例

圖10是根據本發明一實施例之驅動電路的示意圖。圖11是圖10之驅動電路中之其中一主動元件以及其中一電容器的剖面示意圖。請參照圖10，本實施例之驅動電路例如是可以應用於圖7所示之顯示面板的驅動電路DR，且本實施例之驅動電路DR是以閘極驅動電路為例，但本發明不限於此。在本實施例中，驅動電路包括多個主動元件M1～M7以及多個電容器C1～C2。另外，掃描線Gn電性連接主動元件M7、M6以及電容器C2，掃描線Gn+1、Gn-1分別電性連接主動元件M1、M4，資料線Vss電性連接主動元件M2，時間訊號線CK電性連接主動元件M7與電容器C1，訊號線H、L分別電性連接主動元件M4、M1，且訊號線XCK電性連接主動元件M5。

承上所述，在圖10之驅動電路中，主動元件M1～M7可以是由圖11所述之第一主動元件T1以及第二主動元件T2所構成。換言之，主動元件M1～M7中之一部分是由圖11所述之第一主動元件T1所構成，且主動元件M1～M7中之另一部分之是由圖11所述之第二主動元件T2所構成。

請參照圖11，第一主動元件T1包括第一閘極G1、第一通道CH1、第一源極S1以及第一汲極D1。另外，在第一通道CH1與第一源極S1/第一汲極D1之間亦可進一步設置歐姆接觸層OM1。此外，在第一閘極G1與第一通道CH1之間夾有第一絕緣層102以及第二絕緣層104，因此第一閘極G1與第一通道CH1之間的第一絕緣層102以及第二絕緣層104是作為第一主動元件T1之閘極絕緣層。第一、第二絕緣層102、104之材質分別包括氧化矽、氮化矽、氮氧化矽或是其它合適的介電材料。第一絕緣層102和第二絕緣層104之加總(閘極絕緣層)厚度例如是約3300～5100埃。

第二主動元件T2包括第二閘極G2、第二通道CH2、第二源極S2以及第二汲極D2。另外，在第二通道CH2與第二源極S2/第二汲極D2之間亦可進一步設置歐姆接觸層OM2。在此，第二閘極G2是位於第一絕緣層102上，且第二絕緣層104覆蓋第二閘極G2。因此，在第二閘極G2與第二通道CH2之間是夾有第二絕緣層104，因而第二絕緣層104是作為第二主動元件T2之閘極絕緣層。第二絕緣層104的厚度例如是約700~1500埃。

另外，電容器C1、C2分別包括下電極Eb以及上電極Et。下電極Eb是位於第一絕緣層102上，且第二絕緣層104覆蓋下電極Eb。上電極Et位於下電極Eb上方之第二絕緣層104上。因此，電容器C1、C2是由上電極Et、下電極Eb以及第二絕緣層104(電容介電層)構成。

承上所述，在本實施例之驅動電路中，第一主動元件T1是以第一絕緣層102以及第二絕緣層104作為閘極絕緣層，因此第一主動元件T1可以應用在驅動電路中需要較厚的閘極絕緣層之主動元件中。另外，第二主動元件T2是以第二絕緣層104作為閘極絕緣層，因第二絕緣層104之厚度足夠薄，因此可以提高第二主動元件T2之汲極電流。基此，本實施例可以在維持既有的主動元件之整體效能之提前下而縮小第二主動元件T2之面積，進而縮小此驅動電路整體面積。

另外，因電容器C1、C2是以第二絕緣層104作為電容介電層。由於第二絕緣層104的厚度足夠薄，因此可以提高電容器的儲存電容值。類似地，本實施例可以在維持既有的電容器之儲存電容值之前提前下而縮小電容器(下電極Eb以及上電極Et)之面積，進而縮小此驅動電路可之整體面積。

圖12是根據另一實施例之驅動電路中的部分主動元件以及電容器的剖面示意圖。圖12之實施例與上述圖11之實施例相似，因此相同的元件以相同的符號表示，且不再重複說明。圖12之實施例與圖11之實施例不相同之處在於，驅動電路之電容器C1、C2包括第一電極E1、第二電極E2以及第三電極E3。在此，第二電極E2即等同於圖11之下電極Eb，且第三電極E3即等同於圖11之上電極Et。而本實施例在第二電極E2之下方更設置第一電極E1。因此，第一電極E1是位於基板100上，且第一絕緣層102覆蓋第一電極E1。第二電極E2位於第一絕緣層102上，且第二絕緣層104覆蓋第二電極E2。第三電極E3位於第二電極E2上方之第二絕緣層104上。

換言之，本實施例之電容器是由兩個併聯之電容器所構成，因此可以提高電容器的儲存電容值。類似地，本實施例可以在維持既有的電容器之儲存電容值之前提前下而縮小電容器(第一電極E1、第二電極E2以及第三電極E3)之面積，進而縮小此驅動電路之整體面積。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、200．．．基板

102、104．．．絕緣層

106、170、212．．．鈍化層

110a、110a’．．．連接部

110b、110b’．．．電容耦合部

150、160．．．墊層

160a．．．下層電極

160b．．．上層墊層

202．．．多晶矽層

202c．．．通道區

202s．．．源極區

202d．．．汲極區

204．．．第一絕緣層

206．．．閘極

208．．．輔助介電層

210．．．第二絕緣層

400．．．顯示面板

402．．．顯示區

404．．．非顯示區

SL、SL’．．．掃描線

DL、DL’．．．資料線

CL、CL’．．．電容電極

U、U’．．．畫素區域

A．．．配向圖案

G、G’、G1、G2．．．閘極

CH、CH’、CH1、CH2．．．通道

OM、OM1、OM2．．．歐姆接觸層

S、S’、SM、S1、S2．．．源極

D、D’、DM、D1、D2．．．汲極

PE、PE’、214．．．畫素電極

V、V’、V1～V3．．．接觸窗開口

DR．．．驅動電路

T、T’、T1、T2．．．主動元件

C1、C2．．．電容器

Eb．．．下電極

Et．．．上電極

E1．．．第一電極

E2．．．第二電極

E3．．．第三電極

Gn、Gn-1、Gn+1．．．掃描線

Vss．．．資料線

CK．．．時間訊號線

H、L、XCK．．．訊號線

M1～M7．．．主動元件

圖1A是根據本發明一實施例之畫素結構的上視示意圖。

圖1B是圖1A沿著剖面線A-A’的剖面示意圖。

圖2A是根據本發明一實施例之畫素結構的上視示意圖。

圖2B是圖2A沿著剖面線A-A’的剖面示意圖。

圖3A是根據本發明一實施例之畫素結構的上視示意圖。

圖3B是圖3A沿著剖面線A-A’的剖面示意圖。

圖4是根據本發明一實施例之畫素結構的上視示意圖。

圖5是根據本發明一實施例之畫素結構的剖面示意圖。

圖6是根據本發明一實施例之顯示面板的剖面示意圖。

圖7是根據本發明另一實施例之顯示面板的上視示意圖。

圖8是圖7之顯示面板中之畫素結構與驅動電路的剖面示意圖。

圖9是根據另一實施例之顯示面板中之畫素結構與驅動電路的剖面示意圖。

圖10是根據本發明一實施例之驅動電路的示意圖。

圖11是圖10之驅動電路中的部分主動元件以及電容器的剖面示意圖。

圖12是根據另一實施例之驅動電路中的部分主動元件以及電容器的剖面示意圖。

100．．．基板

102、104．．．絕緣層

106、170．．．鈍化層

110b．．．電容耦合部

G．．．閘極

CH．．．通道

OM．．．歐姆接觸層

S．．．源極

D．．．汲極

PE．．．畫素電極

V．．．接觸窗開口

Claims

一種畫素結構，位於一基板上，包括：一掃描線以及一資料線；一第一主動元件，其包括一第一閘極、一第一通道、一第一源極以及一第一汲極，其中該掃描線與該第一閘極電性連接，該第一源極與該資料線電性連接；一畫素電極，其與該第一汲極電性連接；一第一絕緣層，位於該第一閘極與該第一通道之間；一電容電極，位於該第一絕緣層上；以及一第二絕緣層，覆蓋該第一絕緣層以及該電容電極，且該第二絕緣層位於該電容電極與該第一汲極之間，其中該第二絕緣層的厚度小於該第一絕緣層的厚度，且該第二絕緣層的厚度約為700~1500埃，該第一絕緣層與該第二絕緣層的厚度加總約為3300~5100埃。
如申請專利範圍第1項所述之畫素結構，其中該電容電極包括：一電容耦合部，其與該第一汲極重疊處構成一儲存電容器；以及一連接部，其與該電容耦合部連接。
如申請專利範圍第2項所述之畫素結構，其中該連接部的延伸方向與該掃描線的延伸方向平行。
如申請專利範圍第2項所述之畫素結構，其中該連接部係與該畫素電極至少部分重疊。
如申請專利範圍第4項所述之畫素結構，其中該連接部係與該資料線至少部分重疊。
如申請專利範圍第2項所述之畫素結構，其中該電容耦合部大體與該連接部垂直。
如申請專利範圍第1項所述之畫素結構，其中該基板具有一畫素區域，該資料線設置在該畫素區域的邊緣，該掃描線、該第一主動元件以及該電容電極設置於該畫素區域的中間，其中該畫素電極具有多個配向圖案。
如申請專利範圍第1項所述之畫素結構，更包括一鈍化層，位於該畫素電極與該第一主動元件之間，其中該鈍化層具有一接觸窗開口，且該畫素電極藉由該接觸窗開口而與該第一汲極電性連接。
如申請專利範圍第1項所述之畫素結構，其中該電容電極不與該第一閘極重疊。
如申請專利範圍第1項所述之畫素結構，其中該電容電極與該第一閘極或該第一通道重疊。
如申請專利範圍第1項所述之畫素結構，更包括一鈍化層，位於該畫素電極與該第一主動元件之間。
如申請專利範圍第11項所述之畫素結構，更包括一輔助介電層，位於該第一閘極與該第二絕緣層之間，其中該電容電極夾設於該輔助介電層及該第二絕緣層之間。
一種顯示面板，其具有一顯示區以及一非顯示區，該顯示面板包括：多個如申請專利範圍第1項所述之畫素結構，位於該顯示區中；以及至少一驅動電路，位於該非顯示區中，其中該驅動電路包括至少一第二主動元件，該第二主動元件包括：一第二閘極，位於該第一絕緣層上，且該第二絕緣層覆蓋該第二閘極；一第二通道，位於該第一絕緣層上方之該第二閘極；以及一第二源極以及一第二汲極，位於該第二通道上。
如申請專利範圍第13項所述之顯示面板，更包括至少一電容器，位於該非顯示區中，其中該電容器包括：一下電極，位於該第一絕緣層上，且該第二絕緣層覆蓋該下電極；以及一上電極，位於該下電極上方之該第二絕緣層上。
如申請專利範圍第13項所述之顯示面板，更包括至少一電容器，位於該非顯示區中，其中該電容器包括：一第一電極，且該第一絕緣層覆蓋該第一電極；一第二電極，位於該第一絕緣層上，且該第二絕緣層覆蓋該第二電極；以及一第三電極，位於該第二電極上方之該第二絕緣層上。
一種驅動電路，包括：一第一閘極；一第一絕緣層，覆蓋該第一閘極；一第二閘極，位於該第一絕緣層上；一第二絕緣層，覆蓋該第一絕緣層以及該第二閘極；一第一通道，設置在該第一閘極上方之該第二絕緣層上；一第二通道，設置在該第二閘極上方之該第二絕緣層上；一第一源極以及一第一汲極，位於該第一通道上；以及一第二源極以及一第二汲極，位於該第二通道上。
如申請專利範圍第16項所述之驅動電路，其中該第二絕緣層的厚度小於該第一絕緣層的厚度，且該第二絕緣層的厚度約為700~1500埃，該第一絕緣層與該第二絕緣層的厚度加總約為3300~5100埃。
如申請專利範圍第16項所述之驅動電路，更包括至少一電容器，該電容器包括：一下電極，位於該第一絕緣層上，且該第二絕緣層覆蓋該下電極；以及一上電極，位於該下電極上方之該第二絕緣層上。
如申請專利範圍第16項所述之驅動電路，更包括至少一電容器，該電容器包括：一第一電極，且該第一絕緣層覆蓋該第一電極；一第二電極，位於該第一絕緣層上，且該第二絕緣層覆蓋該第二電極；以及一第三電極，位於該第二電極上方之該第二絕緣層上。
一種主動元件，包括：一閘極；一通道；一第一絕緣層，位於該閘極與該通道之間；一源極以及一汲極，位於該通道上方；一電容電極，位於該第一絕緣層上；以及一第二絕緣層，覆蓋該第一絕緣層以及該電容電極，且該第二絕緣層位於該電容電極與該汲極之間，其中該第二絕緣層的厚度小於該第一絕緣層的厚度，且該第二絕緣層的厚度約為700~1500埃，該第一絕緣層與該第二絕緣層的厚度加總約為3300~5100埃。
如申請專利範圍第20項所述之主動元件，其中該電容電極包括電容耦合部，其與該汲極重疊處構成一儲存電容器。
如申請專利範圍第20項所述之主動元件，其中該電容電極不與該閘極重疊。
如申請專利範圍第20項所述之主動元件，其中該電容電極與該閘極或該通道重疊。
如申請專利範圍第20項所述之主動元件，其中該通道位於該閘極上方。
如申請專利範圍第20項所述之主動元件，更包括一輔助介電層，位於該閘極與該第二絕緣層之間，其中該電容電極夾設於該輔助介電層及該第二絕緣層之間，且該通道位於該閘極下方。