JP3918782B2 - 電気光学基板の製造方法、電気光学装置の製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、Silicon On Insulator（以下、「ＳＯＩ」と略記する。）技術を適用した電気光学基板の製造方法、電気光学装置の製造方法に関するものである。
【０００２】
【従来の技術】
例えば、薄膜トランジスタ（以下適宜、ＴＦＴと略す）を用いたアクティブマトリクス駆動方式の電気光学装置では、各画素に設けられた画素スイッチング用のＴＦＴのチャネル領域に光が照射されると、光による励起で光リーク電流が発生しＴＦＴの特性が変化してしまう場合がある。特に、プロジェクタにおけるライトバルブ用の電気光学装置の場合には、入射光の強度が高いため、ＴＦＴのチャネル領域やその周辺領域において入射光を遮光することが重要となる。そこで従来は、対向基板に設けられた各画素の開口領域を規定する遮光膜により、或いはＴＦＴアレイ基板上においてＴＦＴの上を通過すると共にＡｌ（アルミニウム）等の金属膜からなるデータ線により、係るチャネル領域やその周辺領域を遮光するように構成している。
【０００３】
そして特に、ＴＦＴアレイ基板上におけるＴＦＴの下側にも、例えば高融点金属からなる遮光膜を設けることがある。このようにＴＦＴの下側にも遮光膜を設ければ、ＴＦＴアレイ基板側からの裏面反射光や、複数の電気光学装置をプリズム等を介して組み合わせて一つの光学系を構成する場合に他の電気光学装置からプリズム等を突き抜けてくる投射光などの戻り光が、当該電気光学装置のＴＦＴに入射するのを未然に防ぐことができる。
【０００４】
【特許文献１】
特開平４−１３３０３３号公報
【０００５】
【発明が解決しようとする課題】
このようなＴＦＴを製造する技術としてＳＯＩ技術が知られている。ＳＯＩ技術は、素子の高速化や低消費電力化、高集積化を図ることができる等の利点を有することから、例えば電気光学装置に好ましく適用されている技術である。基板上に遮光層及び絶縁体層を形成してなる支持基板と、単結晶シリコンなどからなる単結晶半導体層を含むデバイス形成層とを貼り合わせ、研磨する方法等により薄膜単結晶半導体層を形成し、その薄膜単結晶半導体層を例えば液晶駆動用のＴＦＴに適用している。
【０００６】
そして、薄膜単結晶半導体層を液晶駆動用のＴＦＴ等のトランジスタ素子に適用する場合には、パターニングした薄膜単結晶半導体層をウエットエッチングする方法や、薄膜単結晶半導体層を酸化して酸化膜とした後、その酸化膜をウエットエッチングする方法などにより、トランジスタ素子を構成する薄膜単結晶半導体層の膜厚の制御が行われている。
【０００７】
しかしながら、上記薄膜単結晶半導体層の膜厚制御工程においては、酸化膜をウェットエッチングする際に、薄膜単結晶半導体層の非形成領域では、貼り合わせ界面、更には支持基板側の絶縁体層がエッチングされ、さらにその下層の遮光層までもが侵される場合があり、本来の遮光性能を十分に発揮できない等の不具合が生じる場合があった。
【０００８】
本発明は、上記の問題に鑑みてなされたものであって、ＳＯＩ技術が適用され、基板の表面に遮光層が形成された電気光学基板において、高い信頼性が得られる電気光学基板を歩留まり良く製造することができる方法を提供することを目的としている。より詳細には、遮光層を用いることで耐光性に優れるとともに、この遮光層が製造プロセス上において侵される等の不具合の生じ難い電気光学基板の製造方法と、それを用いた電気光学装置の製造方法を提供することを目的としている。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明の電気光学基板の製造方法は、支持基板と、半導体層を備えた半導体基板とを貼り合わせてなる複合基板を用いた電気光学基板の製造方法であって、支持基板上に遮光層を所定パターンにて形成する工程と、前記所定パターンの遮光層上に絶縁体層を形成する工程と、前記絶縁体層上に半導体層を所定パターンにて形成する工程と、前記所定パターンの半導体層の一部を酸化して酸化層を形成する工程と、前記酸化層を除去する工程と、を含み、前記酸化層の層厚を、前記絶縁体層の層厚よりも小さくすることを特徴とする。
【００１０】
このような製造方法によると、半導体層の層厚を制御するために、その半導体層の一部を酸化し、これを除去する工程を含み、その際、半導体層の一部を酸化して形成される酸化層（以下、これを犠牲酸化層とも言う）の層厚を絶縁体層の層厚よりも小さくしたために、該酸化層の除去工程において、半導体層の非形成領域に位置する絶縁体層が侵された場合にも、該絶縁体層全体がエッチング（又は除去）されることがなくなり、少なくとも遮光層が侵される惧れがなくなり、当該遮光膜形成による遮光性が十分に付与されることとなる。したがって、不良が少ない高信頼性の電気光学基板を歩留まり良く製造することができるようになる。なお、具体的には、前記酸化層の層厚を、前記半導体層の非形成領域であって且つ前記遮光層上に形成された絶縁体層の層厚よりも小さくするものとすれば、該遮光層が酸化膜除去工程において侵される等の不具合発生を一層確実に防止できるようになる。
【００１１】
なお、前記半導体層を形成する工程の後に、前記半導体層をパターニングする工程と、その所定パターンの半導体層の一部を酸化して酸化層を形成する工程とを含むものとすることができる。また、前記酸化層を除去する工程の後に、前記半導体層の一部を酸化してゲート酸化層を形成する工程を含むものとすることもできる。
【００１２】
さらに、前記遮光層と前記絶縁体層との間に窒化シリコン膜又は窒化酸化シリコン膜が形成されているものとすることができる。係る窒化シリコン膜又は窒化酸化シリコン膜は、緻密に形成できるため、酸素や水分等の酸化種の透過率を顕著に低くできる。即ち、酸素や水分などの酸化種は、緻密な窒化シリコン膜又は窒化酸化シリコン膜を透過し難いので、遮光膜が酸化するのを防止ないし抑制することが可能となり、当該遮光性能を一層高めることが可能となる。そして、本発明では、その遮光層上であって、窒化シリコン膜又は窒化酸化シリコン膜上に形成される絶縁体層の層厚を、上記犠牲酸化層よりも大きく構成したために、該窒化シリコン膜又は窒化酸化シリコン膜が侵される等の不具合も生じ難く、一層確実に遮光性能を維持することができる。さらに、窒化シリコン膜又は窒化酸化シリコン膜は、その膜厚を大きくすると着色の問題が生じるが、本発明では上述のように窒化シリコン膜又は窒化酸化シリコン膜が製造プロセスにおいて侵されることもないので、窒化シリコン膜又は窒化酸化シリコン膜の膜厚を小さくすることができ、着色の問題も回避することができるようになる。具体的には、前記窒化シリコン膜又は窒化酸化シリコン膜の膜厚は５ｎｍ〜２０ｎｍ程度とすることができる。窒化シリコン膜又は窒化酸化シリコン膜の膜厚が５ｎｍ未満の場合は、極度の薄膜化により膜に欠損が生じる惧れがある他、上述した遮光膜に対する酸素や水分からの保護機能が十分に発現されない場合がある。一方、窒化シリコン膜又は窒化酸化シリコン膜の膜厚が２０ｎｍを超えると、色付きが生じたり、透過率が低下したりするとともに、膜厚のバラツキが生じる惧れもあり、さらには窒化シリコン膜又は窒化酸化シリコン膜表面において光反射が生じ、当該電気光学基板を表示装置に用いた場合にはコントラストの低下を招く惧れがある。
【００１３】
また、前記半導体層を形成する工程において、当該半導体層を含む単結晶半導体基板と、前記絶縁体層を備える支持基板とを貼り合わせる工程を含むものとすることができる。これにより、支持基板と、半導体層を備えた半導体基板とを貼り合わせてなる複合基板を得ることができ、好適に本発明の半導体層を形成することができるようになる。本発明に用いる支持基板としては透光性の絶縁基板、例えば石英基板等を主体として構成することが好ましい。
【００１４】
なお、本発明においては、遮光膜を所定パターンに形成するものとしたが、例えば格子状、ストライプ状、島状などの所定形状の平面パターンを有する遮光膜により、半導体層（例えばチャネル領域）を下側から遮光することができる。このような遮光層としては、高融点金属又は高融点金属の珪素化合物により形成することができ、この場合、当該電気光学装置基板における遮光性機能を十分に発現することが可能となる。高融点金属としては、例えばＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）、Ｐｂ（鉛）等を例示でき、これらの金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等を含む膜として、上記遮光層を構成することができる。
【００１５】
また、前記遮光層上に形成する絶縁体層としては例えば酸化シリコンを主体として構成することが好ましく、例えば多層構造のものを採用することができる。絶縁体層は遮光層を完全に覆う、例えば支持基板の略全面に形成することができるが、例えば遮光層よりも一回り大きい格子状、ストライプ状、島状などの形状の平面パターンを有しており、絶縁部の縁は平面的に見て遮光層の縁から離れている。また、遮光層と窒化シリコン膜又は窒化酸化シリコン膜との間には、両者の密着性向上を目的として酸化シリコン膜を形成することができる。
【００１６】
次に、本発明の電気光学装置の製造方法は、半導体素子を備える電気光学装置の製造方法であって、上記製造方法を用い、前記半導体素子を含む電気光学基板を製造する工程を含むことを特徴とする。すなわち、電気光学装置をスイッチング駆動するための半導体素子を含む半導体基板として、上記製造方法により得られる電気光学基板を適用することで、遮光性に優れ、信頼性の高い半導体基板を提供することが可能となる。
【００１７】
また、本発明の電気光学装置は、基板上に半導体素子を備えてなる電気光学装置であって、前記基板上には、所定パターンの遮光層と、該遮光層上に形成された絶縁体層と、該絶縁体層上に形成された所定パターンの半導体層とを含み、前記遮光層と前記半導体層との間に形成された絶縁体層の層厚が、表示領域において０．４μｍ以上であることを特徴とする。
【００１８】
電気光学装置においては、表示に寄与する表示領域と、その他の領域の非表示領域とを形成し、非表示領域の基板上に周辺駆動回路を搭載する場合に、非表示領域では半導体素子の駆動電圧を１２Ｖ程度必要とするため、その半導体装置においては半導体層の層厚が０．２μｍ以上必要となる。一方、非表示領域においてこのような半導体層を形成する場合には、表示領域においては設計上０．０７μｍ以下の膜厚となる。ここで、表示領域と非表示領域の半導体層を同じ工程で形成する場合、少なくとも０．２μｍ以上の膜厚を有する半導体層を形成する必要があるが、この０．２μｍ以上の膜厚を有する半導体層を、表示領域において０．０７μｍ程度とするためには、０．１３μｍ程度の膜厚の半導体層を除去することが必要となる。この除去方法として上述したような犠牲酸化膜を形成し、これを除去する方法を採用した場合、酸化による体積膨張を考慮して０．３μｍ程度の犠牲酸化膜を形成する必要がある。したがって、上記電気光学基板の製造方法で示した通り、当該半導体層の下側に形成される絶縁体層は、この犠牲酸化膜の膜厚以上、例えば膜の化学的研磨等によるマージンを考慮して０．４μｍ程度は少なくとも必要とするのである。言い換えると、０．４μｍ程度の膜厚の絶縁体層を形成することにより、絶縁体層が侵され、内部の遮光膜等が剥離する等の不具合も解消でき、信頼性の高い電気光学装置を提供することが可能となるのである。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。なお、以下の図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
【００２０】
（電気光学基板）
まず、本発明の製造方法により提供される電気光学基板の構成について説明する。図１は、本発明に係る電気光学基板の断面構成図である。この図１に示す電気光学基板２００は、支持基板２１０と、この支持基板２１０上に形成され、所定の形状にパターニングされた遮光層２１１と、この遮光層２１１を覆うように形成された酸化シリコン膜からなる接着層２１４と、接着層２１４上に形成された窒化シリコン膜又は窒化酸化シリコン膜からなる保護層２１５と、さらに保護層２１５上に形成された絶縁体層２１２と、この絶縁体層２１２上に、貼合せ絶縁層２１６を介して形成された単結晶シリコン層（半導体層）２０６とを備えて構成されている。ここでは、例えば遮光層２１１に下側から覆われる位置の半導体層２０６に、トランジスタ素子等の各種スイッチング素子が形成されるようになっている。
【００２１】
次に、図１に示す電気光学基板２００の製造方法について、図２及び図３を参照して説明する。図２及び図３は、図１に示す電気光学基板の製造工程を示す断面工程図であり、図２（ａ）〜（ｄ）、図３（ａ）〜（ｃ）はそれぞれ各工程における断面図を示している。また、以下に示す製造方法は、一例であって、本発明は以下に記載のものに限定されない。
【００２２】
まず、図２（ａ）に示すように、支持基板２１０上の全面に遮光層２１１を形成する。支持基板２１０としては、例えば厚さ１．２ｍｍの石英基板を用いることができる。遮光層２１１は、例えばタングステンシリサイドをスパッタ法により１００〜２５０ｎｍ程度の厚さ、より好ましくは２００ｎｍの厚さに堆積することにより得る。なお、この遮光層２１１の材料は本実施形態に限定されるものではなく、製造するデバイスの熱プロセス最高温度に対して安定な材料であればどのような材料を用いても問題はない。例えば他にもモリブデン、タンタルなどの高融点金属や多結晶シリコン、さらにはモリブデンシリサイド等のシリサイドが好ましい材料として用いられ、形成法もスパッタ法の他、ＣＶＤ法、電子ビーム加熱蒸着法などを用いることができる。
【００２３】
次に、図２（ａ）に示す遮光層２１１上に、所定の平面形状にフォトレジストを塗布し、このフォトレジストをマスクとして遮光層２１１のエッチングを行い、その後フォトレジストを剥離して図２（ｂ）に示すように所定のパターンの遮光層２１１が形成された支持基板を得る。上記フォトレジストは、トランジスタ素子形成領域に対応する位置のほか、トランジスタ素子の非形成領域（トランジスタ素子の周辺領域）にも同様に形成する。ここで、トランジスタ素子の非形成領域とは、具体的には、トランジスタ素子形成領域の周辺領域に存在する、対向基板貼り合わせのためのシール材を塗布するシール領域や、データ線、走査線を駆動するための駆動回路の周辺部、入出力信号線を接続するための接続端子を形成する端子パッド領域等を指す。
【００２４】
次に、図２（ｃ）に示すように、例えば酸化シリコン膜からなる接着層２１４、及び窒化シリコン膜又は窒化酸化シリコン膜のいずれかからなる保護層２１５を、パターニングされた遮光層２１１を覆うように、例えばスパッタ法等により形成する。さらに、その保護層２１５上に例えば酸化シリコン膜からなる絶縁体層２１２を堆積する。このような酸化シリコン膜は、例えばスパッタ法、あるいはＴＥＯＳ（テトラエチルオルソシリケート）を用いたプラズマＣＶＤ法により堆積させる。なお、絶縁体層２１２の材料としては、上記の酸化シリコン膜の他に、例えばＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス等を用いることができる。
【００２５】
次に、図２（ｄ）に示すように、絶縁体層２１２の表面を、遮光層２１１上に所定の膜厚を残す条件で、例えば研磨後の遮光層２１１上の層厚が０．４μｍ程度となるようにグローバルに研磨して平坦化する。なお、研磨による平坦化の手法としては、例えばＣＭＰ（化学的機械研磨）法を用いることができる。
【００２６】
次に、図３（ａ）に示すように、図２（ｄ）に示した絶縁体層付き支持基板２１０と、単結晶シリコン基板（単結晶半導体基板）２６０との貼り合わせを行う。貼り合わせに用いる単結晶シリコン基板２６０は、貼合せ絶縁層２１６上に単結晶シリコン層２２６が形成された構成をなし、貼合せ絶縁層２１６と、上記支持基板２１０の絶縁体層２１２とを貼り合わせるものとしている。
【００２７】
このような貼合せ工程後、単結晶シリコン層２２６の膜厚制御を行う。この場合、例えば図３（ｂ）に示すように、単結晶シリコン層２２６を酸化して所定の層厚の犠牲酸化層２２６ａを形成するとともに、犠牲酸化層２２６ａ上に、所定の平面形状にフォトレジストを塗布し、このフォトレジストをマスクとして単結晶シリコン層２０６と犠牲酸化層２２６ａのエッチングを行い、その後フォトレジストを剥離して図３（ｃ）に示すように所定のパターンの単結晶シリコン層２０６及び犠牲酸化層２２６ａの積層構造を得る。そして、犠牲酸化層２２６ａをドライエッチング、或いはウェットエッチングにより除去することで、所定膜厚の単結晶シリコン層（半導体層）２０６を得る。以上のような方法により、図１に示すような半導体層２０６を備えた電気光学基板２００が得られる。
【００２８】
なお、図９に示すような方法によっても図１に示した半導体層２０６を備えた電気光学基板２００を得ることができる。すなわち、図９（ａ）に示すように、図２（ｄ）に示した絶縁体層付き支持基板２１０と、単結晶シリコン基板（単結晶半導体基板）２６０との貼り合わせを行う。貼り合わせに用いる単結晶シリコン基板２６０は、貼合せ絶縁層２１６上に単結晶シリコン層２２６が形成された構成をなし、貼合せ絶縁層２１６と、上記支持基板２１０の絶縁体層２１２とを貼り合わせるものとしている。
【００２９】
このような貼合せ工程後、単結晶シリコン層２２６上に、所定の平面形状にフォトレジストを塗布し、このフォトレジストをマスクとして単結晶シリコン層２２６のエッチングを行い、その後フォトレジストを剥離して図９（ｂ）に示すように所定のパターンの単結晶シリコン層２２６を得る。次に、形成した単結晶シリコン層２２６の膜厚制御を行う。この場合、例えば図９（ｃ）に示すように、単結晶シリコン層２２６の一部を酸化して所定の層厚の犠牲酸化層２２６ａを形成し、この犠牲酸化層２２６ａをドライエッチング、或いはウェットエッチングにより除去することで、所定膜厚の単結晶シリコン層（半導体層）２０６を得る。以上のような方法により、図１に示すような半導体層２０６を備えた電気光学基板２００が得られる。
【００３０】
以上ような本実施形態の製造方法では、貼合せ工程の後、パターニングされた単結晶シリコン層２２６の層厚を制御するために、その単結晶シリコン層２２６の厚さ方向において一部を酸化し、これを除去する工程を含んでいるが、その除去工程において、単結晶シリコン層２２６の一部を酸化して形成される犠牲酸化層２２６ａの層厚を、支持基板２１０側の絶縁体層２１２の層厚よりも小さくした。具体的には、図３及び図９に示すように、遮光層２１１上に形成された絶縁体層２１２の層厚Ａ（例えば０．４μｍ以上）よりも、犠牲酸化層２２６ａの層厚Ｂ（例えば０．３μｍ程度）を小さい値としたため、犠牲酸化層２２６ａの除去工程（エッチング工程）において、単結晶シリコン層２２６の非形成領域に位置する絶縁体層２１２が侵された場合にも、遮光層２１１と絶縁体層２１２との間に形成した保護層２１５、ひいては遮光層２１１まで剥離が生じる等の不具合発生を防止できるようになる。したがって、遮光膜２１１形成による遮光性付与が確実に発現されることとなり、不良が少ない高信頼性の電気光学基板を歩留まり良く製造することができるようになる。
【００３１】
また、遮光層２１１と絶縁体層２１１との間に形成した窒化シリコン膜又は窒化酸化シリコン膜を主体として構成される保護層２１５が侵されることがないため、当該電気光学基板の信頼性が向上する。すなわち、窒化シリコン膜又は窒化酸化シリコン膜は、緻密に形成できるため、酸素や水分等の酸化種の透過率を顕著に低くでき、保護層２１５の形成により遮光層２１１が酸化するのを防止ないし抑制することが可能となり、当該遮光性能を一層高めることが可能となる。そして、本実施形態では、その保護層２１５上に形成される絶縁体層２１１の層厚Ａを、犠牲酸化層２２６ａの層厚Ｂよりも大きく構成したために、保護層２１５が侵される等の不具合も生じ難く、一層確実に遮光性能の維持を確立することができる。さらに、窒化シリコン膜又は窒化酸化シリコン膜からなる保護層２１５は、その膜厚を大きくすると着色の問題が生じるが、本実施形態では上述のように保護層２１５が製造プロセスにおいて侵されることもないので、該保護層２１５の膜厚Ｃを小さくすることができ、具体的には、保護層２１５の膜厚を５ｎｍ〜２０ｎｍ程度として、当該保護層２１５における着色の問題も回避している。
【００３２】
（液晶装置）
図４は電気光学装置としての液晶装置の画像形成領域（画素部若しくは表示領域）を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。また、図５は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群を拡大して示す平面図である。
また、図６は、図５のＡ−Ａ’断面図である。尚、図６においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００３３】
図４において、本実施形態による液晶装置の画像表示領域（画素部若しくは表示領域）を構成するマトリクス状に形成された複数の画素は、マトリクス状に複数形成された画素電極９ａと画素電極９ａを制御するためのＴＦＴ（トランジスタ素子）３０とからなり、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００３４】
画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０（図６参照）に形成された対向電極２１（図６参照）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。例えば、画素電極９ａの電圧は、データ線に電圧が印加された時間よりも３桁も長い時間だけ蓄積容量７０により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。本実施形態では特に、このような蓄積容量７０を形成するために、後述の如く走査線と同層、もしくは導電性の遮光膜を利用して低抵抗化された容量線３ｂを設けている。
【００３５】
次に、図５に基づいて、ＴＦＴアレイ基板の画素部（画像表示領域）内の平面構造について詳細に説明する。図５に示すように、液晶装置のＴＦＴアレイ基板上の画素部内には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して単結晶シリコン層の半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、コンタクトホール８を介して半導体層１ａのうち後述のドレイン領域１ｅに電気的接続されている。また、半導体層１ａのうちチャネル領域１ａ’（図中右上りの斜線の領域；図６参照）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。
【００３６】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部（即ち、平面的に見て、走査線３ａに沿って形成された第1領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部（即ち、平面的に見て、データ線６ａに沿って延設された第２領域）とを有する。
【００３７】
そして、図中右上がりの斜線で示した領域には、図１に示した遮光層２１１に対応する複数の第１遮光膜１１ａが設けられている。より具体的には、第１遮光膜１１ａは夫々、画素部において半導体層１ａのチャネル領域を含むＴＦＴをＴＦＴアレイ基板の側から見て覆う位置に設けられており、更に、容量線３ｂの本線部に対向して走査線３ａに沿って直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って隣接する段側（即ち、図中下向き）に突出した突出部とを有する。第１遮光膜１１ａの各段（画素行）における下向きの突出部の先端は、データ線６ａ下において次段における容量線３ｂの上向きの突出部の先端と重ねられている。この重なった箇所には、第1遮光膜１１ａと容量線３ｂとを相互に電気的接続するコンタクトホール１３が設けられている。即ち、本実施形態では、第1遮光膜１１ａは、コンタクトホール１３により前段あるいは後段の容量線３ｂに電気的接続されている。
【００３８】
本実施形態において、画素電極９ａ及びＴＦＴは画素部内にのみ設けられているが、第１遮光膜１１ａは、画素部内のみならず、遮光を必要としない画素部の外側の領域（画素部の周辺領域）、すなわち対向電極基板を貼り合わせるためのシール材を塗布するシール領域や、入出力信号線を接続するための外部回路接続端子が形成された端子パッド領域等にも同様のパターンを２次元的に展開する形で形成することができる。これによって、第１遮光膜１１ａの上に形成する絶縁体層を研磨して平坦化する際に、画素部内と画素部の周辺領域の凹凸状態がほぼ同じとなるため、均一に平坦化することができ、単結晶シリコン層を良好な状態で貼り合わせることができる。
【００３９】
次に、図６に基づいて、液晶装置の画素部内の断面構造について説明する。図６に示すように、液晶装置は、光透過性基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な対向基板２０とを備えている。ＴＦＴアレイ基板１０は、石英基板１０Ａを備えてなり、対向基板２０は、ガラス基板（石英基板でも良い）２０Ａを備えている。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜４０が設けられている。画素電極９ａは例えば、ＩＴＯ膜（インジウム・ティン・オキサイド膜）などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００４０】
他方、対向基板２０には、ＴＦＴアレイ基板１０上のデータ線６ａ、走査線３ａ、画素スイッチング用ＴＦＴ３０の形成領域に対向する領域、すなわち各画素部の開口領域以外の領域に第２遮光膜２３が設けられている。さらに、第２遮光膜２３上を含む対向基板２０上には、その全面にわたって対向電極（共通電極）２１が設けられている。対向電極２１もＴＦＴアレイ基板１０の画素電極９ａと同様、ＩＴＯ膜等の透明導電性膜から形成されている。第２遮光膜２３の存在により、対向基板２０の側からの入射光が画素スイッチング用ＴＦＴ３０の半導体層１１ａのチャネル領域１ａ’や低濃度ソース領域領域１ｂ、低濃度ドレイン領域１ｃに侵入することはない。さらに、第２遮光膜２３は、カラーフィルターを備えた構成の表示装置においては、コントラスト比の向上、色材の混色防止などの機能、いわゆるブラックマトリクスとしての機能を発現することが可能である。また、前記対向電極２１の上側全面に配向膜６０が形成されている。この配向膜６０は、ポリイミドなどの有機配向膜の他、酸化シリコンなどを射方蒸着して形成した無機配向膜を適用することができる。
【００４１】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、シール材（図示を省略）により囲まれた空間に液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜４０及び６０により所定の配向状態を採る。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。
【００４２】
図６に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０表面の各画素スイッチング用ＴＦＴ３０に対応する位置には第１遮光膜１１ａが各々設けられている。ここで、第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。
【００４３】
このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。本実施形態においては、ＴＦＴアレイ基板１０に第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの戻り光等が画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やＬＤＤ領域１ｂ、１ｃに入射する事態を未然に防ぐことができ、光電流の発生によりトランジスタ素子としての画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００４４】
また、第１遮光膜１１ａと半導体層１ａとの間には、図１に示した構成と同様に、酸化シリコン膜からなる接着層１４、窒化シリコン膜又は窒化酸化シリコン膜からなる保護層１５、酸化シリコン膜からなる第１層間絶縁膜（絶縁体層）１２が設けられている。第１層間絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、第１層間絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されており、第１遮光膜１１ａパターンの段差を解消するために表面を研磨し、平坦化処理を施してある。すなわち、図１に示す本発明の電気光学基板においては、第１層間絶縁膜１２が絶縁体層２１２に対応し、ＴＦＴ３０を構成している半導体層１ａが、半導体層２０６に対応している。そして、本実施形態の液晶装置は、上述した図１の電気光学基板２００の製造方法により、ＴＦＴアレイ基板１０を製造するものとしている。
【００４５】
すなわち、本実施形態の液晶装置の製造方法は、以下の工程を少なくとも含むものとしている。すなわち、図２〜図３に示した工程を用いて半導体層１ａを備えた基板を製造する工程と、該基板の半導体層１ａに、チャネル領域１ａ’、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃ、高濃度ソース領域１ｄ、高濃度ドレイン領域１ｅ、第１蓄積容量電極１ｆ、走査線３ａ、容量線３ｂ、第２層間絶縁膜４、データ線６ａ、第３層間絶縁膜７、コンタクトホール８、画素電極９ａを従来と同様の方法（例えばフォトリソグラフィ法）により形成するとともに、画素電極９上に配向膜４０を形成してＴＦＴアレイ基板１０を製造する工程とを含んでいる。さらに、同様の工程により基板上に第２遮光膜２３、対向電極２１、配向膜６０を形成して対向基板２０を得る工程と、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とを配向膜の配向方向が交差（例えば９０°）になるように配置し、セル厚が４μｍになるようにシール材（図示略）により貼り合わせ、空パネルを作製する。液晶としてはＴＮ液晶を使用し、この液晶をパネル内に封入し、本実施形態の液晶装置が得られる。
【００４６】
なお、本実施形態において第１層間絶縁膜１２は、上述の電気光学装置の製造方法で挙げたものの他に、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、窒化シリコン膜等により構成することができる。また、この第１層間絶縁膜１２は、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐようになっているが、本実施形態の液晶装置では、液晶装置の製造プロセス中に、この第１層間絶縁膜１２が、エッチングされて薄くなるのを防止できるため、より効果的に第１遮光膜１１ａからの拡散を防止することができるようになっている。
【００４７】
また、本実施形態の液晶装置では、第１遮光膜１１ａと半導体層１ａとの間に形成された第１層間絶縁膜１２の層厚Ａが、表示領域において０．４μｍ以上とされている。液晶装置においては、表示に寄与する表示領域と、その周辺の非表示領域とを形成した場合に、例えば表示領域と非表示領域の双方において形成される各半導体層の層厚を同一に構成することができ、具体的には４５ｎｍ以上にて構成することができる。
【００４８】
また、非表示領域に形成する回路（例えば図７に示したようなデータ線駆動回路１０１、走査線駆動回路１０４）では、駆動電圧を１２Ｖ程度必要とするため、半導体層の層厚が０．２μｍ以上必要となる。一方、非表示領域においてこのような半導体層を形成する場合には、表示領域においては設計上０．０７μｍ以下の膜厚となる。ここで、表示領域と非表示領域の半導体層を同じ工程で形成する場合、少なくとも０．２μｍ以上の膜厚を有する半導体層を形成する必要があるが、この０．２μｍ以上の膜厚を有する半導体層を、表示領域において０．０７μｍ程度とするためには、０．１３μｍ程度の膜厚の半導体層を除去することが必要となる。この除去方法として上述したような犠牲酸化膜２２６ａ（図３参照）を形成し、これを除去する方法を採用した場合、酸化による体積膨張を考慮して０．３μｍ程度の犠牲酸化膜２２６ａ（図３参照）を形成する必要がある。したがって、半導体層１ａの下側に形成される第１層間絶縁膜１２は、この犠牲酸化膜２２６ａの膜厚以上、例えば０．４μｍ程度は少なくとも必要とするのである。言い換えると、第１層間絶縁膜１２の膜厚を０．４μｍ程度とすることにより、製造プロセスにおいて該第１層間絶縁膜１２が侵され、内部の第１遮光膜１１ａ等が剥離する等の不具合も解消でき、信頼性の高い液晶装置を提供することが可能となるのである。
【００４９】
次に、本実施形態では、ゲート絶縁膜２を走査線３ａに対向する位置から延設して誘電体膜として用い、半導体膜１ａを延設して第１蓄積容量電極１ｆとし、更にこれらに対向する容量線３ｂの一部を第２蓄積容量電極とすることにより、蓄積容量７０が構成されている。より詳細には、半導体層１ａの高濃度ドレイン領域１ｅが、データ線６ａ及び走査線３ａの下に延設されて、同じくデータ線６ａ及び走査線３ａに沿って伸びる容量線３ｂ部分に絶縁膜２を介して対向配置されて、第１蓄積容量電極（半導体層）１ｆとされている。特に蓄積容量７０の誘電体としての絶縁膜２は、高温酸化により単結晶シリコン層上に形成されるＴＦＴ３０のゲート絶縁膜２に他ならないので、薄く且つ高耐圧の絶縁膜とすることができ、蓄積容量７０は比較的小面積で大容量の蓄積容量として構成できる。
【００５０】
更に、蓄積容量７０においては、図５及び図６から分かるように、第１遮光膜１１ａは、第２蓄積容量電極としての容量線３ｂの反対側において第１蓄積容量電極１ｆに第１層間絶縁膜１２を介して第３蓄積容量電極として対向配置されることにより（図６の右側の蓄積容量７０参照）、蓄積容量が更に付与されるように構成されている。即ち、本実施形態では、第１蓄積容量電極１ｆを挟んで両側に蓄積容量が付与される積層蓄積容量構造が構築されており、蓄積容量がより増加する。よって、当該液晶装置が持つ、表示画像におけるフリッカや焼き付きを防止する機能が向上する。
【００５１】
これらの結果、データ線６ａ下の領域及び走査線３ａに沿って液晶のディスクリネーションが発生する領域（即ち、容量線３ｂが形成された領域）という開口領域を外れたスペースを有効に利用して、画素電極９ａの蓄積容量を増やすことが出来る。
【００５２】
本実施形態では特に、第１遮光膜１１ａ（及びこれに電気的接続された容量線３ｂ）は定電位源に電気的接続されており、第１遮光膜１１ａ及び容量線３ｂは、定電位とされる。従って、第１遮光膜１１ａに対向配置される画素スイッチング用ＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。また、容量線３ｂは、蓄積容量７０の第２蓄積容量電極として良好に機能し得る。この場合、定電位源としては、当該液晶装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位源、接地電源、対向電極２１に供給される定電位源等が挙げられる。このように周辺回路等の電源を利用すれば、専用の電位配線や外部入力端子を設ける必要なく、第１遮光膜１１ａ及び容量線３ｂを定電位にできる。
【００５３】
また、図５及び図６に示したように、本実施形態では、ＴＦＴアレイ基板１０に第１遮光膜１１ａを設けるのに加えて、コンタクトホール１３を介して第１遮光膜１１ａは、前段あるいは後段の容量線３ｂに電気的接続するように構成されている。従って、各第１遮光膜１１ａが、自段の容量線に電気的接続される場合と比較して、画素部の開口領域の縁に沿って、データ線６ａに重ねて容量線３ｂ及び第１遮光膜１１ａが形成される領域の他の領域に対する段差が少なくて済む。このように画素部の開口領域の縁に沿った段差が少ないと、当該段差に応じて引き起こされる液晶のディスクリネーション（配向不良）を低減できるので、画素部の開口領域を広げることが可能となる。
【００５４】
また、第１遮光膜１１ａは、前述のように直線状に伸びる本線部から突出した突出部にコンタクトホール１３が開孔されている。ここで、コンタクトホール１３の開孔箇所としては、縁に近い程、ストレスが縁から発散される等の理由により、クラックが生じ難いことが判明されている。従ってこの場合、どれだけ突出部の先端に近づけてコンタクトホール１３を開孔するかに応じて（好ましくは、マージンぎりぎりまで先端に近づけるかに応じて）、製造プロセス中に第１遮光膜１１ａにかかる応力が緩和されて、より効果的にクラックを防止することができ、歩留まりを向上させることが可能となる。
【００５５】
また、容量線３ｂと走査線３ａとは、同一のポリシリコン膜からなり、蓄積容量７０の誘電体膜とＴＦＴ３０のゲート絶縁膜２とは、同一の高温酸化膜からなり、第１蓄積容量電極１ｆと、ＴＦＴ３０のチャネル形成領域１ａおよびソース領域１ｄ、ドレイン領域１ｅ等とは、同一の半導体層１ａからなる。このため、ＴＦＴアレイ基板１０上に形成される積層構造を単純化でき、更に、後述の液晶装置の製造方法において、同一の薄膜形成工程で容量線３ｂ及び走査線３ａを同時に形成でき、蓄積容量７０の誘電体膜及びゲート絶縁膜２を同時に形成できる。
【００５６】
更に、図５に示したように、第１遮光膜１１ａは、走査線３ａに沿って夫々伸延しており、しかも、データ線６ａに沿った方向に対し複数の縞状に分断されている。このため、例えば各画素部の開口領域の周りに一体的に形成された格子状の遮光膜を配設した場合と比較して、第１遮光膜１１ａ、走査線３ａ及び容量線３ｂを形成するポリシリコン膜、データ線６ａを形成する金属膜、層間絶縁膜等からなる当該液晶装置の積層構造において、各膜の物性の違いに起因した製造プロセス中の加熱冷却に伴い発生するストレスが格段に緩和される。このため、第１遮光膜１１ａ等におけるクラックの発生防止や歩留まりの向上が図られる。
【００５７】
尚、図５では、第１遮光膜１１ａにおける直線状の本線部分は、容量線３ｂの直線状の本線部分にほぼ重ねられるように形成されているが、第１遮光膜１１ａが、ＴＦＴ３０のチャネル領域を覆う位置に設けられており且つコンタクトホール１３を形成可能なように容量線３ｂと何れかの箇所で重ねられていれば、ＴＦＴに対する遮光機能及び容量線に対する低抵抗化機能を発揮可能である。従って、例えば相隣接した走査線３ａと容量線３ｂとの間にある走査線に沿った長手状の間隙領域や、走査線３ａと若干重なる位置にまでも、当該第１遮光膜１１ａを設けてもよい。
【００５８】
容量線３ｂと第１遮光膜１１ａとは、第１層間絶縁膜１２に開孔されたコンタクトホール１３を介して確実に且つ高い信頼性を持って、両者は電気的接続されているが、このようなコンタクトホール１３は、画素毎に開孔されても良く、複数の画素からなる画素グループ毎に開孔されても良い。
【００５９】
コンタクトホール１３を画素毎に開孔した場合には、第１遮光膜１１ａによる容量線３ｂの低抵抗化を促進でき、更に、両者間における冗長構造の度合いを高められる。他方、コンタクトホール１３を複数の画素からなる画素グループ毎に（例えば２画素毎に或いは３画素毎に）開孔した場合には、容量線３ｂや第１遮光膜１１ａのシート抵抗、駆動周波数、要求される仕様等を勘案しつつ、第１遮光膜１１ａによる容量線３ｂの低抵抗化及び冗長構造による利益と、多数のコンタクトホール１３を開孔することによる製造工程の複雑化或いは当該液晶装置の不良化等の弊害とを適度にバランスできるので、実践上大変有利である。
【００６０】
また、このような画素毎或いは画素グループ毎に設けられるコンタクトホール１３は、対向基板２０の側から見てデータ線６ａの下に開孔されている。このため、コンタクトホール１３は、画素部の開口領域から外れており、しかもＴＦＴ３０や第１蓄積容量電極１ｆが形成されていない第１層間絶縁膜１２の部分に設けられているので、画素部の有効利用を図りつつ、コンタクトホール１３の形成によるＴＦＴ３０や他の配線等の不良化を防ぐことができる。
【００６１】
再び、図６において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つが接続されている。
【００６２】
ソース領域１ｂ及び１ｄ並びにドレイン領域１ｃ及び１ｅは後述のように、半導体層１ａに対し、ｎ型又はｐ型のチャネルを形成するかに応じて所定濃度のｎ型用又はｐ型用のドーパントをドープすることにより形成されている。ｎ型チャネルのＴＦＴは、動作速度が速いという利点があり、画素のスイッチング素子である画素スイッチング用ＴＦＴ３０として用いられることが多い。
【００６３】
データ線６ａは、Ａｌ等の金属膜や金属シリサイド等の合金膜などの遮光性の薄膜から構成されている。また、走査線３ａ、ゲート絶縁膜２及び第１層間絶縁膜１２の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８が各々形成された第２層間絶縁膜４が形成されている。このソース領域１ｂへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。
【００６４】
更に、データ線６ａ及び第２層間絶縁膜４の上には、高濃度ドレイン領域１ｅへのコンタクトホール８が形成された第３層間絶縁膜７が形成されている。この高濃度ドレイン領域１ｅへのコンタクトホール８を介して、画素電極９ａは高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。尚、画素電極９ａと高濃度ドレイン領域１ｅとは、データ線６ａと同一のＡｌ膜や走査線３ｂと同一のポリシリコン膜を中継して電気的接続するようにしてもよい。
【００６５】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００６６】
また、画素スイッチング用ＴＦＴ３０のゲート電極（走査線３ａ）をソース−ドレイン領域１ｂ及び１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。この際、各々のゲート電極には同一の信号が印加されるようにする。このようにダブルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース−ドレイン領域接合部のリーク電流を防止でき、オフ時の電流を低減することができる。これらのゲート電極の少なくとも１個をＬＤＤ構造或いはオフセット構造にすれば、更にオフ電流を低減でき、安定したスイッチング素子を得ることができる。
【００６７】
ここで、一般には、半導体層１ａのチャネル領域１ａ’低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等の単結晶シリコン層は、光が入射するとシリコンが有する光電変換効果により光電流が発生してしまい画素スイッチング用ＴＦＴ３０のトランジスタ特性が劣化するが、本実施形態では、走査線３ａを上側から覆うようにデータ線６ａがＡｌ等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの入射光の入射を効果的に防ぐことが出来る。また、前述のように、画素スイッチング用ＴＦＴ３０の下側には、第１遮光膜１１ａが設けられているので、少なくとも半導体層１ａのチャネル領域１ａ’及びＬＤＤ領域１ｂ、１ｃへの戻り光の入射を効果的に防ぐことが出来る。
【００６８】
なお、この実施形態では、相隣接する前段あるいは後段の画素に設けられた容量線３ｂと第１遮光膜１１ａとを接続しているため、最上段あるいは最下段の画素に対して第１遮光膜１１ａに定電位を供給するための容量線３ｂが必要となる。そこで、容量線３ｂの数を垂直画素数に対して１本余分に設けておくようにすると良い。
【００６９】
（液晶装置の全体構成）
以上のように構成された本実施形態の液晶装置の全体構成を図７及び図８を参照して説明する。尚、図７は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図８は、対向基板２０を含めて示す図７のＨ−Ｈ’断面図である。
【００７０】
図７において、ＴＦＴアレイ基板１０の上には、シール材５１がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る周辺見切りとしての第２遮光膜５３が設けられている。シール材５１の外側の領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。
【００７１】
走査線３ａに供給される走査信号遅延が問題にならない場合には、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画面表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線６ａは画面表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画面表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。
【００７２】
更にＴＦＴアレイ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路１０４間を接続するための複数の配線１０５が設けられており、更に、周辺見切りとしての第２遮光膜５３の下に隠れてプリチャージ回路を設けてもよい。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図８に示すように、図７に示したシール材５１とほぼ同じ輪郭を持つ対向基板２０が当該シール材５１によりＴＦＴアレイ基板１０に固着されている。
【００７３】
以上の液晶装置のＴＦＴアレイ基板１０上には更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺領域に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（デュアルスキャン−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光手段などが所定の方向で配置される。
【００７４】
以上、本実施形態では、電気光学材料として液晶を用いた液晶装置を電気光学装置の一実施形態として説明した。液晶としては、例えば、ＴＮ（Twisted Nematic）型のほか、１８０°以上のねじれ配向を有するＳＴＮ（Super Twisted Nematic）型、ＢＴＮ（Bistable Twisted Nematic）型、強誘電型等のメモリ性を有する双安定型、高分子分散型、ゲストホスト型等を含めて、周知なものを広く用いることができる。
【００７５】
また、本発明はさらに、液晶以外の電気光学材料、例えば、エレクトロルミネッセンス（ＥＬ）、デジタルマイクロミラーデバイス（ＤＭＤ）、或いは、プラズマ発光や電子放出による蛍光等を用いた様々な電気光学装置、すなわち有機ＥＬディスプレイ、ＰＤＰ、ＦＥＤ、ＳＥＤなどに対しても適用可能であるということは言うまでもない。
【００７６】
（電子機器）
次に、本発明に係る液晶装置を備えた電子機器の具体例について説明する。
図１０は、携帯電話の一例を示した斜視図である。図１０において、符号５００は携帯電話本体を示し、符号５０１は上記液晶装置を用いた表示部を示している。このような電子機器は、上記液晶装置を用いた表示部を備えているので、信頼性の高い表示部を備えた高品質の電子機器として提供することができる。
【００７７】
なお、本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学基板の製造方法、電気光学装置の製造方法、電気光学装置並びに電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】 本発明の製造方法により得られる電気光学基板の断面構成図。
【図２】 図１に示す電気光学基板の製造工程を示す断面工程図。
【図３】 図２に続く、電気光学基板の製造工程を示す断面工程図。
【図４】 本発明に係る電気光学装置である液晶装置の等価回路図。
【図５】 図４に示す液晶装置のＴＦＴアレイ基板の相隣接する複数の画素群を示す平面図。
【図６】 図５のＡ−Ａ’線に沿う断面図。
【図７】 本実施形態の液晶装置のＴＦＴアレイ基板をその上に形成された各構成要素とともに示す平面図。
【図８】 図７のＨ−Ｈ’線に沿う断面図。
【図９】 図１に示す電気光学基板の製造工程の異なる例を示す断面工程図。
【図１０】 本発明に係る電子機器の一実施の形態を示す斜視図。
【符号の説明】
１ａ…半導体層、１０…ＴＦＴアレイ基板、２０…対向基板、１１ａ…第１遮光膜（遮光層）、１２…第１層間絶縁膜（絶縁体層）、３０…ＴＦＴ、２０６…単結晶シリコン層（半導体層）、２１０…支持基板、２１１…遮光層、２１２…絶縁体層、２１４…接着層、２１５…保護層、２１６…貼合せ絶縁層、２２６ａ…犠牲酸化層（酸化層）

Claims (8)

1. 支持基板と、半導体層を備えた半導体基板とを貼り合わせてなる複合基板を用いた電気光学基板の製造方法であって、
   支持基板上に遮光層を所定パターンにて形成する工程と、
   前記所定パターンの遮光層上に窒化シリコン膜又は窒化酸化シリコン膜からなる保護層を形成する工程と、
   前記保護層上に絶縁体層を形成する工程と、
   前記絶縁体層上に半導体層を形成する工程と、
   前記半導体層を所定パターンにパターニングする工程と、
   前記所定パターンの半導体層の一部を酸化して酸化層を形成する工程と、
   前記酸化層を除去する工程と、を含み、
   前記酸化層の層厚を、前記絶縁体層の層厚よりも小さくすることを特徴とする電気光学基板の製造方法。
2. 前記遮光層と前記保護層との間に、酸化シリコン膜からなる接着層を形成する工程を含んでいることを特徴とする請求項１に記載の電気光学基板の製造方法。
3. 前記酸化層を除去する工程の後に、前記半導体層の一部を酸化してゲート酸化層を形成する工程を含むことを特徴とする請求項１又は２に記載の電気光学基板の製造方法。
4. 前記酸化層の層厚を、前記半導体層の非形成領域であって且つ前記遮光層上に形成された絶縁体層の層厚よりも小さくすることを特徴とする請求項１ないし３のいずれか１項に記載の電気光学基板の製造方法。
5. 前記窒化シリコン膜又は窒化酸化シリコン膜の膜厚を５ｎｍ〜２０ｎｍとしたことを特徴とする請求項４に記載の電気光学基板の製造方法。
6. 前記半導体層を形成する工程において、当該半導体層を含む単結晶半導体基板と、前記絶縁体層を備える支持基板とを貼り合わせる工程を含むことを特徴とする請求項１ないし５のいずれか１項に記載の電気光学基板の製造方法。
7. 前記遮光層を高融点金属又は高融点金属の珪素化合物により形成することを特徴とする請求項１ないし６のいずれか１項に記載の電気光学基板の製造方法。
8. 半導体素子を備える電気光学装置の製造方法であって、請求項１ないし７のいずれか１項に記載の製造方法を用い、前記半導体素子を含む電気光学基板を製造する工程を含むことを特徴とする電気光学装置の製造方法。

Images