KR20050003898A - 씨오티 구조 액정표시장치용 기판 및 그 제조방법 - Google Patents

씨오티 구조 액정표시장치용 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20050003898A
KR20050003898A KR1020030045418A KR20030045418A KR20050003898A KR 20050003898 A KR20050003898 A KR 20050003898A KR 1020030045418 A KR1020030045418 A KR 1020030045418A KR 20030045418 A KR20030045418 A KR 20030045418A KR 20050003898 A KR20050003898 A KR 20050003898A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
film transistor
substrate
gate
Prior art date
Application number
KR1020030045418A
Other languages
English (en)
Other versions
KR100959366B1 (ko
Inventor
김웅권
김세준
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030045418A priority Critical patent/KR100959366B1/ko
Priority to US10/629,741 priority patent/US7046315B2/en
Publication of KR20050003898A publication Critical patent/KR20050003898A/ko
Application granted granted Critical
Publication of KR100959366B1 publication Critical patent/KR100959366B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)

Abstract

본 발명에 따른 탑게이트형 박막트랜지스터를 포함하는 COT 액정표시장치 및 그 제조방법에 의하면, COT 구조에 의해 합착마진을 최소화하여 개구율을 높일 수 있고, 폴리실리콘 박막트랜지스터 이용을 통해 상부 기판에 별도의 블랙매트릭스 패턴을 생략할 수 있으며, 보호층 겸용으로 블랙매트릭스를 형성하기 때문에 공정 단순화를 통해 고개구율 구조를 용이하게 적용할 수 있어 생산수율을 높일 수 있는 장점을 가진다.

Description

씨오티 구조 액정표시장치용 기판 및 그 제조방법{Array Substrate of Liquid Crystal Display Device Having Color Filter on Thin Film Transistor (COT) Structure and Method for Fabricating the Same}
본 발명은 액정표시장치에 관한 것이며, 특히 박막트랜지스터가 형성된 기판 상에 컬러필터층을 동시에 형성하는 구조의 COT(Color Filter on Thin Film Transistor)구조 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로, 평판 디스플레이 기기는 얇고 가벼우며 낮은 전력소비력 때문에 휴대용 표시장치에 많이 이용되고 있다. 이 같은 평판 디스플레이 기기들 가운데, 액덩표시장치는 높은 해상도와 칼라표시가 가능해서 노트북 컴퓨터 및 일반 데스트탑 컴퓨터의 화면표시장치로 널리 사용되고 있는 추세이다.
액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.
일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
이 액정표시장치는 사무기기 및 많은 비디오 기기 등에 응용되고 있는데, 특히 화소전극 및 박막트랜지스터가 매트릭스(matrix)형태로 배열되는 액티브 매트릭스형(active matrix type) 액정표시장치가 가장 널리 이용되고 있다. 특히, 액티브 매트릭스형 액정표시장치는 높은 해상도를 나타내며 컬러 동화상 구현능력이 뛰어나다.
도 1은 일반적인 액티브 매트릭스형 액정표시장치를 개략적으로 나타낸 도면이다.
도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 적(R)/녹(G)/청(B)색의 서브 컬러필터(8)와 각 서브 컬러필터(8)사이에 구성된 블랙매트릭스(6)를 포함하는 컬러필터층과 상기 적(R)/녹(G)/청(B)색의 컬러필터(8)의 상부에 증착된 공통전극(18)이 형성된 상부기판(5)과, 화소영역(P)이 정의되고 화소영역에는 화소전극(17)과 스위칭소자(T)가 구성되며, 화소영역(P)의 주변으로 어레이배선이 형성된 하부기판(22)과, 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.
상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다.
이때, 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다.
상기 화소전극(17)은 ITO(indium-tin-oxide)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다.
상기 화소전극(17)과 병렬로 연결된 스토리지 커패시터(CST)가 게이트 배선(13)의 상부에 구성되며, 스토리지 커패시터(CST)의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물질로 형성된 아일랜드 형상의 커패시터 금속층(30)을 사용한다.
이때, 상기 커패시터 금속층(30)은 화소전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다.
전술한 바와 같이 상부 컬러필터 기판(5)과 하부 어레이기판(22)을 합착하여액정패널(liquid crystal panel)을 제작하는 경우에는, 컬러필터 기판(5)과 어레이기판(22)의 합착 오차에 의한 빛샘 불량 등이 발생할 확률이 매우 높다.
이하, 도 2를 참조하여 설명한다.
도 2는 도 1의 II-II를 따라 절단한 단면도이다.
앞서 설명한 바와 같이, 어레이기판인 제 1 기판(22)과 컬러필터 기판인 제 2 기판(5)이 이격되어 구성되고, 제 1 및 제 2 기판(22, 5)의 사이에는 액정층(14)이 위치한다.
어레이기판(22)의 상부에는 게이트 전극(32)과 액티브층(34)과 소스 전극(36)과 드레인 전극(38)을 포함하는 박막트랜지스터(T)와, 상기 박막트랜지스터(T)의 상부에는 이를 보호하는 보호막(40)이 구성된다.
화소영역(P)에는 상기 박막트랜지스터(T)의 드레인 전극(38)과 접촉하는 투명 화소전극(17)이 구성되고, 화소전극(17)과 병렬로 연결된 스토리지 커패시터(CST)가 게이트 배선(13)의 상부에 구성된다.
상기 상부 기판(5)에는 상기 게이트 배선(13)과 데이터 배선(15)과 박막트랜지스터(T)에 대응하여 블랙매트릭스(6)가 구성되고, 하부 기판(22)의 화소영역(P)에 대응하여 컬러필터(8)가 구성된다.
이때, 일반적인 어레이기판의 구성은 수직 크로스토크(cross talk)를 방지하기 위해 데이터 배선(15)과 화소 전극(17)을 일정 간격(A) 이격 하여 구성하게 되고, 게이트 배선(13)과 화소 전극 또한 일정간격(B) 이격하여 구성하게 된다.
데이터 배선(15) 및 게이트 배선(13)과 화소 전극(17) 사이의 이격된 공간(A, B)은 빛샘 현상이 발생하는 영역이기 때문에, 상부 컬러필터기판(5)에 구성한 블랙 매트릭스(black matrix)(6)가 이 부분을 가려주는 역할을 하게 된다.
또한, 상기 박막트랜지스터(T)의 상부에 구성된 블랙매트릭스(6)는 외부에서 조사된 빛이 보호막(40)을 지나 액티브층(34)에 영향을 주지 않도록 하기 위해 빛을 차단하는 역할을 하게 된다.
그런데, 상기 상부 기판(5)과 하부 기판(22)을 합착하는 공정 중 합착 오차(misalign)가 발생하는 경우가 있는데, 이를 감안하여 상기 블랙매트릭스(6)를 설계할 때 일정한 값의 마진(margin)을 두고 설계하기 때문에 그 만큼 개구율이 저하된다.
또한, 마진을 넘어선 합착오차가 발생할 경우, 빛샘 영역(A, B)이 블랙매트릭스(6)에 모두 가려지지 않는 빛샘 불량이 발생하는 경우가 종종 있다.
이러한 경우에는 상기 빛샘이 외부로 나타나기 때문에 화질이 저하되는 문제가 있다.
본 발명은 상기 문제점을 해결하기 위하여, 합착 마진을 최소화하여 투과율을 높일 수 있는 구조의 액정표시장치를 제공하는 것을 목적으로 한다. 이를 위하여, 본 발명에서는 박막트랜지스터가 형성된 기판 상에 컬러필터 소자를 함께 형성하는 방식의 COT 액정표시장치를 제공하고자 한다.
본 발명의 또 다른 목적에서는, 공정단순화 구조를 가지는 COT 액정표시장치를 제공하는 것이다. 이를 위하여, 본 발명에서는 폴리실리콘(p-Si)으로 이루어진 반도체층 상에 게이트 전극을 형성하고, 게이트 전극을 마스크로 이용하여 반도체층의 노출된 양측을 불순물처리하고, 상기 반도체층의 불순물처리된 영역과 접촉되게 소스 전극 및 드레인 전극을 형성하는 제조 공정에 의해 이루어지는 탑게이트형(top gate type) 박막트랜지스터 구조 어레이 소자를 포함한다. 특히 상기 탑게이트형 박막트랜지스터용 보호층을 별도로 형성하지 않고, 컬러필터 소자의 블랙매트릭스를 광차단 패턴 겸용 보호층으로 형성하는 방법으로 공정을 단순화하고자 한다.
이하, 도 3은 기존의 탑게이트형 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판에 대한 단면도이다.
도시한 바와 같이, 기판(50) 상에 버퍼층(52)이 형성되어 있고, 버퍼층(52) 상부에는 반도체층(54) 및 제 1 커패시터 전극(56)이 서로 이격되게 위치하고 있으며, 반도체층(54)은 액티브 영역(C)과, 액티브 영역(C)의 주변부에 위치하는 소스 영역(D) 및 드레인 영역(E)으로 이루어져 있고, 제 1 커패시터 전극(56)은 반도체층과 같은 물질로 형성한다.
상기 반도체층(54) 및 제 1 커패시터 전극(56)을 이루는 물질은 폴리실리콘물질에서 선택되며, 소스 영역(D)과 드레인 영역(E) 및 제 1 커패시터 전극은 불순물 처리된 영역에 해당된다.
상기 반도체층(54) 및 제 1 커패시터 전극(56)을 덮는 영역에는 게이트 절연막(58)이 형성되어 있고, 게이트 절연막(58) 상부의 액티브 영역(C)을 덮는 위치에 게이트 전극(60)이 형성되어 있고, 게이트 절연막(58) 상부의 제 1 커패시터 전극(56)과 대응되는 곳에는 제 2 커패시터 전극(62)이 형성되어 있다.
상기 게이트 전극(60) 및 제 2 커패시터 전극(62)을 덮도록 층간 절연막(64)이 형성되어 있고, 층간 절연막(64) 및 게이트 절연막(58)에는 반도체층(54)의 소스 영역(D) 및 드레인 영역(E) 그리고 제 1 커패시터 전극(56)의 어느 한 영역을 노출시키는 콘택홀이 각각 형성되어 있다.
설명의 편의상, 상기 반도체층(54)의 소스 영역(D)을 노출시키는 콘택홀을 제 1 콘택홀(66a), 드레인 영역(E)을 노출시키는 것은 제 2 콘택홀(66b), 제 1 커패시터 전극(56)을 노출시키는 것을 제 3 콘택홀(66c)로 명칭한다.
상기 제 1 내지 3 콘택홀(66a, 66b, 66c)을 포함하는 층간 절연막(64) 상부에는 제 1 콘택홀(66a)을 통해 소스 영역(D)과 연결되는 소스 전극(68) 및 제 2 콘택홀(66b)을 통해 드레인 영역(E)과 연결되는 드레인 전극(70)이 형성되어 있고, 제 3 콘택홀(66c)을 통해 제 1 커패시터 전극(56)과 연결되는 보조 커패시터 전극(72)이 형성되어 있다.
그리고, 상기 소스 전극(68)과 연결되어 데이터 배선(69)이 형성되어 있다.
상기 소스 전극(68) 및 드레인 전극(70) 그리고, 보조 커패시터 전극(72)을덮는 위치에 형성되며, 드레인 전극(70) 및 보조 커패시터 전극(72)을 노출시키는 위치에서 드레인 콘택홀(74) 및 커패시터 콘택홀(76)을 가지는 보호층(78)이 형성되어 있고, 보호층(78) 상부에는 드레인 콘택홀(74) 및 커패시터 콘택홀(76)을 통해 드레인 전극(70) 및 보조 커패시터 전극(72)과 연결되는 화소 전극(80)이 형성되어 있다.
상기 반도체층(54), 게이트 전극(60), 소스 전극(68) 및 드레인 전극(70)은 박막트랜지스터(T)를 이루고, 상기 보조 커패시터 전극(72)을 통해 전압인가에 따라 전도성을 띠는 제 1 커패시터 전극(56)과 제 2 커패시터 전극(62)이 중첩되는 영역은 게이트 절연막(58)이 개재된 상태에서 스토리지 커패시터(CST)를 이룬다.
본 발명에서는, 이러한 기존의 탑게이트형 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판을 COT 구조로 형성함에 따라 공정 단순화를 꾀하고자 한다.
좀 더 상세히 설명하면, COT 액정표시장치에 탑게이트형 박막트랜지스터 구조를 적용하며, 이때 개구율 향상 및 보호층 목적으로 이용되는 유기 절연막을 대신하여 블랙매트릭스를 이용함으로써, COT 구조가 가지는 합착 마진 최소화 및 개구율 증가에 공정 단순화 효과를 추가로 가질 수 있게 된다.
도 1은 일반적인 액정표시장치를 개략적으로 나타낸 도면.
도 2는 도 1의 II-II를 따라 절단한 단면도.
도 3은 기존의 탑게이트형(top gate type) 박막트랜지스터를 포함하는 액정표시장치용 어레이 기판에 대한 단면도.
도 4는 본 발명의 탑게이트형 박막트랜지스터를 포함하며 COT (color filter on thin film transistor) 구조를 가지고 있는 어레이기판을 나타낸 확대 평면도.
도 5는 도 4의 V-V를 따라 절단한 단면도.
도 6은 본 발명에 따른 COT 구조를 가진 액정표시장치용 어레이기판에 대한 제조공정을 단계별로 나타낸 공정흐름도.
도 7a 내지 7i는 본 발명에 따른 탑게이트형 박막트랜지스터 및 COT 구조를 가진 액정표시장치용 어레이기판의 제조공정을 나타낸 단면도.
<도면의 주요부분에 대한 간단한 설명>
110 : 기판 112 : 버퍼층
114 : 반도체층 116 : 제 1 커패시터 전극
118 : 게이트 절연막 120 : 게이트 전극
124 : 층간 절연막
126a, 126b, 126c : 제 1, 2, 3 콘택홀
128 : 소스 전극 130 : 드레인 전극
132 : 제 2 커패시터 전극 134 : 데이터 배선
136 : 블랙매트릭스 138 : 제 1 투명 도전층
140 : 컬러필터층 142 : 제 2 투명 도전층
144 : 화소 전극
CST: 스토리지 커패시턴스 P : 화소영역
T : 박막트랜지스터
상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는, 액티브층과 게이트전극과 소스전극 및 드레인전극을 포함하며 기판상에 형성된 탑게이트형 박막트랜지스터와; 제 1 커패시터 전극과 제 2 커패시터 전극을 포함하고, 상기 탑게이트형 박막트랜지스터에 인접하여 형성된 스토리지 커패시터와; 상기 탑게이트형 박막트랜지스터 상부에 형성된 블랙매트릭스와; 상기 드레인전극과 접촉하고 화소영역에 형성된 제 1 투명 화소전극과; 상기 화소영역의 제 1 투명 화소전극에 형성된 컬러필터와; 상기 제 1 투명 화소전극과 접촉하며 컬러필터 상부에 형성된 제 2 투명 화소전극을 포함하는 COT(color filter on thin film transistor) 구조 액정표시장치용 기판을 제공한다.
상기 탑게이트형 박막트랜지스터와 상기 기판 사이에 버퍼층을 더욱 포함하며, 상기 액티브층과 상기 게이트전극 사이 및 상기 제 1 커패시터 전극과 제 2 커패시터 전극 사이에 게이트 절연막을 더욱 포함하며, 상기 게이트 절연막 상에 형성되고 상기 게이트전극 및 상기 제 2 커패시터 전극을 덮는 층간 절연막을 더욱 포함하는 COT 구조 액정표시장치용 기판인 것을 특징으로 한다. 상기 게이트 절연막과 상기 층간 절연막에 액티브층의 일부를 노출시키는 제 1 및 제 2 콘택홀을 형성하여, 상기 소스전극은 상기 제 1 콘택홀을 통해 액티브층에 접촉하고, 상기 드레인 전극은 제 2 콘택홀을 통해 액티브층과 접촉하는 COT 구조 액정표시장치용 기판인 것을 특징으로 한다.
상기 드레인전극과 상기 블랙매트릭스를 덮고 있으며 드레인 전극의 일부를 노출시키는 제 3 콘택홀을 가지고 있는 보호층을 더욱 포함하고, 상기 보호층은 제 3 콘택홀을 통해 탑게이트형 박막트랜지스터의 드레인전극과 접촉하는 제 1 투명화소전극의 하부에 형성되어 있는 COT 구조 액정표시장치용 기판인 것을 특징으로 한다.
상기 블랙매트릭스는 광차단성 절연물질 및 블랙레진(black resin)중 하나로 이루어지며, 상기 액티브층은 게이트전극에 대응되는 부분을 제외하고는 불순물로 도핑(doping)된 폴리실리콘으로 구성되어 있으며 상기 액티브층은 "L"자 형상으로 이루어진 COT 구조 액정표시장치용 기판인 것을 특징으로 한다.
상기 제 1 커패시터 전극은 액티브층의 일끝단에 일체형으로 구성되어 액티브층과 연결되며, 상기 제 2 커패시터 전극은 게이트 배선과 평행하게 구성된 COT 구조 액정표시장치용 기판인 것을 특징으로 한다.
본 발명의 또다른 특징으로는, 액티브층과 게이트전극과 소스전극 및 드레인전극을 포함하는 탑게이트형 박막트랜지스터를 기판 상부에 형성하는 단계와; 제 1 커패시터 전극과 제 2 커패시터 전극을 포함하고 상기 탑게이트형 박막트랜지스터에 인접하는 스토리지 커패시터를 형성하는 단계와; 상기 탑게이트형 박막트랜지스터 상부에 블랙매트릭스를 형성하는 단계와; 화소영역에 상기 드레인전극과 접촉하는 제 1 투명 화소전극을 형성하는 단계와; 상기 화소영역의 제 1 투명 화소전극에 컬러필터를 형성하는 단계와; 상기 컬러필터 상부에 상기 제 1 투명 화소전극과 접촉하는 제 2 투명 화소전극을 형성하는 단계를 포함하는 COT(color filter on thin film transistor) 구조 액정표시장치용 기판 제조방법을 제공한다.
본 발명에서는, 상기 탑게이트형 박막트랜지스터와 상기 기판 사이에 버퍼층을 형성하는 단계와, 상기 액티브층과 상기 게이트전극 사이 및 상기 제 1 커패시터 전극과 제 2 커패시터 전극 사이에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 형성되고 상기 게이트전극 및 상기 제 2 커패시터 전극을 덮는 층간 절연막을 형성하는 단계를 더욱 포함하는 것을 특징으로 하는 COT 구조 액정표시장치용 기판 제조방법 제공한다. 또한, 상기 게이트 절연막과 상기 층간 절연막에 액티브층의 일부를 노출시키는 제 1 및 제 2 콘택홀을 형성하는 단계를 더욱 포함하며, 상기 소스전극은 상기 제 1 콘택홀을 통해 액티브층에 접촉하고, 상기 드레인 전극은 제 2 콘택홀을 통해 액티브층과 접촉하도록 형성하는 COT 구조 액정표시장치용 기판 제조방법인 것을 특징으로 한다.
본 발명의 COT 구조 액정표시장치용 기판 제조방법에서는, 상기 드레인전극과 상기 블랙매트릭스를 덮고 있으며, 드레인 전극의 일부를 노출시키는 제 3 콘택홀을 가지고 있는 보호층을 제 1 투명 화소전극의 하부에 형성하는 단계를 더욱 포함하며, 상기 제 1 투명 화소전극은 제 3 콘택홀을 통해 탑게이트형 박막트랜지스터의 드레인전극과 접촉하도록 하는 것을 특징으로 한다. .
본 발명의 COT 구조 액정표시장치용 기판 제조방법에서는, 상기 블랙매트릭스는 광차단성 절연물질 및 블랙레진(black resin)중 선택된 하나로 형성하는 것을 특징으로 한다.
본 발명의 COT 구조 액정표시장치용 기판 제조방법은, 상기 액티브층은 폴리실리콘으로 "L"자 형상을 가지도록 형성하며, 상기 폴리실리콘에 게이트전극에 대응되는 부분을 제외하고는 불순물로 도핑(doping)하는 단계를 더욱 포함하는 것을 특징으로 한다.
본 발명의 COT 구조 액정표시장치용 기판 제조방법은 상기 제 1 커패시터 전극은 액티브층의 일끝단에 일체형으로 구성되어 액티브층과 연결되도록 하는 것을 특징으로 한다.
본 발명의 COT 구조 액정표시장치용 기판 제조방법에서는 상기 제 2 커패시터 전극은 게이트 배선과 평행하도록 구성하는 것을 특징으로 한다.
본 발명은 액정표시장치에 관한 것이며, 특히 어레이 기판에 컬러필터를 함께 형성하는 COT 구조 액정표시장치 및 그 제조방법에 관한 것이다.
또한, 본 발명에서는 탑게이트형 박막트랜지스터를 가지는 어레이 기판 상에 컬러필터를 형성하는 것을 주요 특징으로 하며, 이때 블랙매트릭스를 박막트랜지스터용 보호층 겸용으로 이용함에 따라, 블랙매트릭스가 비화소 영역 상의 빛을 차단하는 광차단 역할 이외에도 개구율 향상 구조를 위해 이용되는 유기 절연막 기능을 겸함에 따라 개구율 향상구조를 제공할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 상세히 설명한다.
도 4는 본 발명의 탑게이트형 박막트랜지스터를 포함하며 COT (color filter on thin film transistor) 구조를 가지고 있는 어레이기판을 나타낸 확대 평면도 이다.
도시한 바와 같이, 기판(100) 상에 일 방향으로 연장된 게이트 배선(122)을 서로 평행하게 구성하고, 상기 게이트 배선(122)과 수직하게 교차하여 다수의 화소영역(P)을 정의하는 데이터 배선(134)을 구성한다.
상기 게이트 배선(122)과 데이터 배선(134)이 교차하는 지점에는 게이트 전극(120)과 액티브층(114)과 소스 및 드레인 전극(128, 130)을 포함하는 박막트랜지스터(T)를 구성한다.
본 발명에 따른 탑게이트형(top gate type) 박막트랜지스터(T)에서, 소스 전극(128)은 데이터 라인(134)과 게이트 라인(122)이 교차하는 부분에 있는 데이터 라인(134)의 일부분이다. 특히, 본 발명에 따른 액티브층(114)은 "L"자를 좌우 방향으로 180도 회전한 형상(이하, 설명의 편의상 "L"자 형상이라 칭함)을 취하고 있어 게이트 라인(122) 방향(횡 방향)으로 형성된 부분과 데이터 라인(134) 방향(종 방향)으로 굽어 형성된 부분이 직교되게 결합된 형상을 취하고 있다. "L"자 모양의 액티브층(114)의 끝단에는 제 1 커패시터 전극(116)이 연장 형성되어 있다. 상기 게이트 전극(120)은 상기 "L"자 모양의 액티브층(114)중 횡 방향 부분과 중첩되도록 게이트 배선에서 분기되어 있으며, 상기 드레인 전극(130)은 상기 "L"자 모양의 제 1 커패시터 전극(116)중 종 방향 부분의 위에 위치하고 있다. 또한 "L"자 모양의 액티부층(114)의 횡 방향 부분의 일 끝단은 소스 전극(128)과 중첩되게 연장되어 형성한다. 이 같은 본발명에 따른 탑게이트형(top gate type) 박막트랜지스터(T)의 "L"자 모양의 액티브층(114)은 폴리실리콘(p-Si)으로 형성된다.
상기 두 배선(122, 134)이 교차하여 정의되는 화소영역(P)에는 컬러필터(130)를 구성하고, 또한 제 1 투명 화소전극(138) 및 제 2 투명 화소전극(142)을 구성한다. 이들 제 제 1 및 제 2 화소전극(138, 142)은 동일한 평면모양을 하고 있으며 드레인 전극(130)과 접촉하는 이중층의 화소전극(144)을이루게 된다. 이중층의 화소전극(144)은 샌드위치 화소전극(sandwich pixel electrode)으로 불리어진다.
상기 투명 전극(138, 142)은 동일물질로 구성되며, 이중 제 1 투명 화소전극(138)은 드레인 전극(130)과 접촉하면서 컬러필터(140)의 하부에 구성하고, 제 2 투명 화소전극(142)은 컬러필터(140)의 상부에 구성한다. 즉, 제 1 투명 화소전극(138)과 제 2 투명 화소전극(142) 사이에 컬러필터(140)가 위치하며, 제 2 투명 화소전극(142)은 제 1 투명 화소전극(138)을 통해 드레인 전극(130)과 간접적으로 접촉하는 형상이다.
또한, 제 1 및 제 2 투명 화소전극(138, 142)은 게이트배선(122)의 상부에 구성된 스토리지 캐패시터(CST)와 병렬로 연결된다.
스토리지 커패시터(CST)는 액티브층(114)과 연결된 제 1 커패시터 전극(116)을 제 1 전극으로 포함하고 있으며, 또한 횡방향으로 형성된 제 2 커패시터 전극(132)을 제 2 전극으로 포함하고 있다. 앞에서도 설명하였듯이, 제 1 커패시터 전극(116)은 "L"자 형상의 액티브층(114)의 일 끝단과 연결되어 있으며, 액티브층(114)과 동일물질인 폴리실리콘(p-Si)으로 되어있다. 제 2 커패시터 전극(132)은 소스 및 드레인 전극(128, 130)과 동일 물질로 형성된다.
상기 제 1 및 제 2 투명전극(제 1 및 제 2 화소전극)(138, 142)은 드레인 전극(130)과 연결되어 있고, 드레인 전극(130)은 액티브층(114)와 연결되어 있으며, 액티브층(114)은 제 1 커패시터 전극(132)과 연결되어 있으므로, 스토리지 커패시터(CST)는 이중층의 화소전극(144)과 병렬로 연결되어 있는 형상이다.
COT구조는 도시한 바와 같이, 상기 박막트랜지스터(T) 어레이부의 상부에 블랙매트릭스(136)와, 적, 녹, 청색의 컬러필터(140)가 구성된 형태이다.
블랙매트릭스(136)는 빛샘영역을 가리는 역할을 하며, 게이트 배선(122) 및 데이터 배선(134)과 박막트랜지스터(T)에 대응하여 구성한다.
상기 블랙매트릭스(136)는 불투명한 유기물질을 도포하여 형성하며, 빛을 차단하는 역할과 함께 박막트랜지스터를 보호하는 보호막의 역할을 하게 된다.
전술한 구성에서, 상기 컬러필터(140)의 상부에 제 2 투명전극(제 2 화소전극)(142)을 형성할 때 별도의 포토공정을 사용하지 않기 때문에 하부의 컬러필터 패턴이 데미지를 입는 불량을 방지할 수 있다.
도 5는 도 4의 V-V를 따라 절단한 것으로 본 발명에 따른 COT 구조 및 탑게이트형(top gate type) 박막트랜지스터를 가지고 있는 어레이기판의 단면도이다.
도시한 바와 같이, 기판(110) 상에 버퍼층(112)이 형성되어 있고, 버퍼층(112) 상부에는 반도체층(114) 및 제 1 커패시터 전극(116)이 서로 연결되어 위치하고 있다. 반도체층(114)은 액티브 영역과, 액티브 영역의 주변부에 위치하는 소스 영역 및 드레인 영역으로 이루어져 있는데, 실질적으로 제 1 커패시터 전극(116)은 드레인영역과 연결되게 된다. 상기 반도체층(114)을 이루는 물질은 폴리실리콘 물질에서 선택되며, 반도체증(114)의 소스 영역 및 드레인 영역 그리고, 제 1 커패시터전극(116)은 불순물 처리된 영역에 해당된다. 도면에 도시하지는 안았지만, 제 1 커패시터전극(116)과 반도체층(114) 사이의 영영은 불순물 처리를 하지 않으므로, 제 1 커패시터 전극(116)과 반도체층(114)은 전기적으로 분리되게 형성한다.
상기 반도체층(114) 및 제 1 커패시터 전극(116)을 덮는 영역에는 게이트 절연막(118)이 형성되어 있고, 게이트 절연막(118) 상부의 액티브 영역을 덮는 위치에 게이트 전극(120)이 형성되어 있다. 또한, 게이트 절연막(118) 상부의 제 1 커패시터 전극(116)에 대응하는 영역에는 제 2 커패시터 전극(132)이 형성되어 있다.
도 5에는 제시하지는 않았지만, 도 4에 보여진 것과 같이 상기 게이트 전극(120)과 연결되어 게이트 배선(도 4의 122)이 형성된다.
상기 게이트 전극(120) 및 제 2 커패시터 전극(132)을 덮는 위치에는 층간 절연막(124)이 형성되어 있고, 층간 절연막(124) 및 게이트 절연막(118)에는 반도체층(114)의 소스 영역및 드레인 영역을 노출시키는 콘택홀(126a, 126b)이 각각 형성되어 있다.
설명의 편의상, 상기 반도체층(114)의 소스 영역을 노출시키는 콘택홀을 제 1 콘택홀(126a), 드레인 영역을 노출시키는 것은 제 2 콘택홀(126b)로 명칭한다.
상기 제 1 및 제 2 콘택홀(126a, 126b)을 포함하는 층간 절연막(124) 상부에는 제 1 콘택홀(126a)을 통해 액티브층(114)의 소스 영역과 연결되는 소스 전극(128) 및 제 2 콘택홀(126b)을 통해 액티브층(114)의 드레인 영역과 연결되는 드레인 전극(130)이 형성되어 있다.
그리고, 소스 전극(128)과 연결되어 데이터 배선(134)이 형성되어 있으며,도면으로 제시하지는 않았지만 상기 데이터 배선(134)은 게이트 배선과 교차되게 형성되어 화소 영역을 정의한다. 소스 전극(128)은 데이터 배선(134)으로부터 연장되어 형성되며, 드레인 전극(130)은 게이트 전극(120)을 사이에 두고 서로 이격되어 형성되어 있다.
상기 반도체층(114), 게이트 전극(120), 소스 전극(128) 및 드레인 전극(130)은 탑게이트형 박막트랜지스터(T)를 이루며, 상기 탑게이트형 박막트랜지스터(T) 상부 에는 데이터 배선(134)부 및 게이트 전극(120)과 소스 전극(128)을 덮는 영역에 블랙매트릭스(136)가 형성되어 있다. 그러므로, 도면으로 제시하지는 않았지만, 상기 블랙매트릭스(136)는 화소 영역별 경계부를 두르는 위치에 게이트 배선 및 데이터 배선으로 정의된 화소영역에 대응하도록 오픈(open)부를 가지는 일체형 패턴으로 형성된다.
그리고, 상기 블랙매트릭스(136)를 덮는 기판 전면에는 보호층(125)이 형성되어 있고, 드레인 전극(130)의 일부를 노출하는 제 3 콘택홀(126c)이 보호층(125)을 관통하여 형성되어 있다. 제 1 투명 화소전극(138)이 상기 보호층(125) 상부의 화소영역에 위치하고 있으며, 상기 제 1 투명 화소전극(138)은 상기 제 3 콘택홀(126c)을 통해 노출된 드레인 전극(130)과 접촉하게 된다. 상기 제 1 투명 화소전극(138) 상부에는 컬러필터(140a, 140c)가 형성되어 있으며, 각각의 컬러필터(140)은 상기 블랙매트릭스(136)의 오픈(open)부에 대응하여 위치하게 되며, 게이트 배선 (도 4의 122) 및 데이터 배선(134)에 의해 정의된 화소영역에 대응하여 형성된다. 각각의 컬러필터(140)는 적/녹/청색중 어느 하나를 가지고 있으며, 이들 적/녹/청색의 컬러필터(140)는 화소영역에 교대로 위치하게 된다.
한편, 제 1 커패시터 전극(116) 및 제 2 커패시터 전극(122)과 이들 사이에 삽입된 게이트 절연막(118)은 스토리지 커패시터(CST)를 이루는데, 상기 제 1 투명 화소전극(138)은 액티브층(114)과 접하고 있는 드레인 전극(130)을 통해 스토리지 커패시터(CST)와 연결된 상태가 된다.
상기 컬러필터(140)를 덮으면서 컬러필터(140)의 주변부에서 노출된 제 1 투명 화소전극(138)과 접촉하는 제 2 투명 화소전극(142)이 위치한다. 상기 제 2 투명 화소전극(142)은 상기 제 1 투명 화소전극(138)과 연결되어 있으므로, 제 2 투명 화소전극(142)는 상기 탑게이트형 박막트랜지스터(T)의 드레인 전극(130)과 전기적으로 연결된 상태이며 스토리지 커패시터(CST)와도 전기적으로 연결된 상태이다.
상기 컬러필터(140)를 사이에 두고 형성된 제 1 및 제 2 투명 화소전극(138, 142)은 이중층의 화소전극(144)을 이루며, 이러한 이중층의 화소전극(144)은 샌드위치형 화소전극(sandwich pixel electrode)이라 불리워지기도 한다.
이러한 본 발명에 따른 탑게이트형 박막트랜지스터를 포함하는 COT 액정표시장치에서는, 폴리실리콘 박막트랜지스터를 이용하기 때문에 역스태거드형(inverted stagger type) 구조를 이루는 비정질 실리콘 박막트랜지스터와 다르게 빛 유입에 따른 광누설 전류에 의한 특성 저하가 상대적으로 적으므로 박막트랜지스터부에 추가적인 블랙매트릭스 공정을 생략할 수 있다.
또한, 본 발명에서는 블랙매트릭스(136)를 데이터 배선(134)을 덮는 영역(VII)에 위치하도록 하여, 화소 전극(144)과 데이터 배선(134) 간의 기생 용량(parasitic capacitance) 발생을 최소화시키도록 하였다.
이하 COT 구조를 가지는 어레이기판의 제조공정에 대해 도 6 및 도 7a-7b를 참조하여 설명하도록 한다.
도 6은 본 발명에 따른 COT 구조를 가진 액정표시장치용 어레이기판에 대한 제조공정을 단계별로 나타낸 공정흐름도 이고, 도 7a 내지 7i는 본 발명에 따른 탑게이트형 박막트랜지스터 및 COT 구조를 가진 액정표시장치용 어레이기판의 제조공정을 나타낸 단면도 이다.
도 6의 ST1 및 도 7a에 도시한 바와 같이, 우선 기판(110) 상에 버퍼층(112)을 형성한다. 그리고, 상기 버퍼층(112) 상부에 폴리실리콘 물질을 이용하여 반도체층(114) 및 제 1 커패시터 전극(116)을 형성한다.
상기 반도체층은 중앙부의 액티브 영역과, 양측의 소스 영역 및 드레인 영역으로 나뉘어 지며, 소스 및 드레인 영역과 제 1 커패시터 전극(116)에는 불순물이 도핑(doping)되는데, 이러한 도핑(doping)공정은 액티브층(114)이 형성된 후 바로 진행될 수 있으며 또한 이후 공정에서 게이트 전극 형성 후 진행될 수도 있다. 도핑공정시에는 별도의 마스크등을 이용하여 액티브층(114)과 제 1 커패시터전극(116)사의 영역을 가려주어 이 영역에 도핑이 이루어지지 않게 하는데, 이는 액티브층(114)과 제 1 커패시터전극(116)을 전기적으로 분리하기 위함이다.
상기 액티브층(114) 및 제 1 커패시터 전극(116)을 형성하는 한 예로, 상기 버퍼층(112) 및 비정질 실리콘 물질을 연속으로 증착한 다음, 탈수소(dehydrogenation) 과정을 거쳐 레이저 결정화, 열결정화 등을 통해 폴리실리콘으로 형성하고 폴리실리콘을 패턴(pattern)하여 액티브층(114 및 제 1 커패시터 전극(116)을 형성할 수 있다.
상기 폴리실리콘은 높은 이동도 특성을 가지기 때문에, 광누설 전류에 의한 스위칭 전기적 특성 저하를 최소화할 수 있다.
다음으로 도 6의 ST2 및 도 7b에 도시한 바와 같이, 상기 반도체층(114) 및 제 1 커패시터 전극(116)을 덮는 영역에 게이트 절연막(118)을 형성한다. 상기 게이트 절연막(118) 상부에는, 액티브층(114)의 액티브 영역을 덮는 위치에 게이트 전극(120)을 형성하고, 제 1 커패시터 전극(116)을 덮는 위치에 제 2 커패시터 전극(132)을 형성한다.
앞서 언급하였듯이 이 단계에서, 상기 게이트 전극(120)을 마스크로 이용하여 노출된 반도체층(114)의 소스 영역 및 드레인 영역과 제 1 커패시터 전극(116)을 p형 이온 또는 n형 이온으로 불순물 처리하는 단계를 포함할 수 있다. 또한 이때, 반도체층(114)과 제 1 커패시터 전극(116) 사이에는 도핑되지 않은 경계영역을 성정하여 준다. 앞에서도 언급하였듯이, 도핑되지 않은 경계영역은 반도체층(114)와 제 1 커패시터 전극(116)을 전기적으로 분리하기 위함이다.
다음으로 도 7c에 도시한 바와 같이, 상기 게이트 전극(120) 및 제 2 커패시터 전극(132)을 덥도록 기판(110)의 전면에 층간 절연막(124)을 형성한다. 그리고, 상기 게이트 절연막(118)과 상기 층간 절연막(124)은 함께 패턴되어 제 1 및 제 2 콘택홀(126a, 126b)을 형성한다. 제 1 콘택홀(126a)은 액티브층(114)의 좌측영역(소스영역)을 노출시키고, 제 2 콘택홀(126b)은 액티브층(114)의 우측영역(드레인 영역)을 노출시킨다. 특히, 제 2 콘택홀(126b)은 게이트 전극(120)과 제 2 커패시터 전극(132) 사이에 위치한다.
도 6의 ST3 및 도 7d에 도시한 바와 같이, 상기 상기 층간 절연막(124) 상부에서 제 1 및 제 2 콘택홀(126a, 126b)을 통해 반도체층(114)의 소스 영역 및 드레인 영역과 각각 접촉되는 소스 전극(128) 및 드레인 전극(130)과 소스 전극(128)과 연결된 데이터 배선(134)을 형성한다. 도 4에 도시한 바와 같이, 상기 데이터 배선(134)은 게이트 배선(122)와 수직하게 형성된다. 도 7d에서, 데이터 배선(134)에서 연장된 소스전극(128)은 제 1 콘택홀을 통해 액티브층(114)과 접촉하고, 소스전극(128)에서 게이트전극(120)을 사이에 두고 이격되어 형성된 드레인전극(130)은 제 2 콘택홀을 통해 액티브층(114)과 접촉한다.
이 단계에서는, 소스 전극(128) 및 드레인 전극(130) 그리고 데이터 배선(134)을 형성하기 전에, 노출된 반도체층(114) 및 제 1 커패시터 전극(116)을 수소화(hydrogenation)처리하는 단계를 포함 할 수 있다.
상기 반도체층(114), 게이트 전극(120), 소스 전극(128) 및 드레인 전극(130)은 탑게이트형 박막트랜지스터를 이룬다. 그리고, 게이트 배선 및 데이터 배선은 서로 교차하여 화소 영역을 정의한다.
도 6의 ST4 및 도 7e에서는 블랙매트릭스(136)를 형성하는 단계를 보여주고있다. 게이트 배선(도 4의 122) 및 데이터 배선(134)에 의해 정의된 화소영역별 경계부 및 드레인전극(130)을 제외한 박막트랜지스터를 덮는 영역에 블랙매트릭스(136)를 형성한다. 이 단계에서 상기 블랙매트릭스(136)는 화소영역을 드러내는 오픈(open)부를 가지고 있는 일체형 패턴으로 형성된다. 즉, 블랙매트릭스(136)는 소스전극(128), 게이트전극(120), 데이터배선(134) 및 게이트배선(122)을 덮도록 형성된다. 특히, 상기 블랙매트릭스(136)는 데이터 배선을 완전히 덮는 영역에 형성되는 것이 바람직하다. 상기 블랙매트릭스(136)를 이루는 물질은 절연물질에서 선택되며, 바람직하게는 블랙 레진으로 하는 것이다.
블랙매트릭스(136)를 형성한 후에는 보호층(125)을 기판의 전면에 형성하는데, 보호층(125)은 블랙매트릭스(136) 및 노출된 드레인전극(130)을 덮는 형상을 취하게 된다. 또한 도 7e에 도시한 바와 같이, 보호층(125)은 패턴되어 드레인 전극(130)의 일부를 드러내도록 제 3 콘택홀(126c)을 형성한다.
도 6의 ST5 및 도 7f는 제 1 투명 도전층을 형성하는 단계를 나타낸 것이다. 상기 보호층(125)가 형성된 기판의 전면에 박막으로 제 1 투명 도전층(138a)을 형성한다. 그러므로 제 1 투명 도전층(138a)은 제 3 콘택홀(126c)를 통해 드레인전극(130)과 접촉하게 된다.
다음단계로 도 6의 ST6 및 7g는 컬러필터(140)를 형성하는 공정이다.
컬러필터(140a, 140b)는 각각 적/녹/청색을 가지고 있으며, 제 1 투명 도전층(138a)의 상부 화소영역에 형성된다. 즉, 블랙매트릭스(136)의 오픈(open)부에 대응되도록 위치한다. 그러므로 컬러필터는 블랙매트릭스(136)에 의해 각 화소영역별로 분리된 형상을 취하게 된다. 컬러필터(140)는 블랙매트릭스(136) 위에는 형성되지 않으며, 적/녹/청색의 컬러필터(140)가 화소에 교대로 위치하게 된다.
다음으로 도 6의 ST7 및 도 7h에 도시한 바와 같이, 컬러필터층(140) 상부 및 노출된 제 1 투명 도전층(138a)의 전면에 제 2 투명 도전층(142a)을 형성한다. 본 발명에서는 상기 제 1 및 제 2 투명 도전층(138a, 142a)은 ITO(indium tin oxide)나 IZO(indium zinc oxide)같은 투명도전성물질로 형성한다.
다음으로 도 7i에 도시한 바와 같이, 제 1 및 제 2 투명 도전층(138a, 142a)은 동시에 패턴되어 이중층의 화소전극(144)을 형성한다. 이중층의 화소전극(144)은 제 1 투명 화소전극(138)과 제 2 투명 화소전극(142)로 이루어져 있는데, 두 화소전극(138, 142) 사이에 컬러필터(140)가 삽입되어 있어 샌드위치 화소전극(sandwich pixel electrode)로 불리기도 한다.
도 7i에 도시한 단계에서, 상기 이중층의 화소전극(144)은 이웃하는 데이터 배선(134)과 일정간격 이격되게 형성할 수 있으며, 데이터 배선(134)과 화소 전극(144)간 사이에 위치하는 전술한 블랙매트릭스(136)에 의해 두 도전성 물질간의 기생용량의 최소화가 가능하다.
또한, 도 7i에서는 제 1 및 제 2 투명 화소전극이 같은 패턴공정에 의해 동시에 형성됨을 보여주고 있으나, 제 1 투명 화소전극(138)이 먼저 형성되고 컬러필터(140)가 형성된 다음 제 2 투명 화소전극(142)이 나중에 형성될 수도 있다.
제 2 투명 화소전극(142)은 컬러필터(140)의 주변에 노출된 제 1 투명 화소전극(138)과 접촉하고 있으므로, 전기적으로 박막트랜지스터와 연결된 상태가 된다.
본 발명따른 COT 구조의 어레이기판에서는 기존의 고개구율 구조와 다르게 블랙매트릭스를 고개구율 구조용 보호층 겸용으로 이용함에 따라 공정 단순화를 실현할 수 있다.
그러나, 본 발명은 상기 실시예들로 한정되지 않고 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
이와 같이, 본 발명에 따른 탑게이트형 박막트랜지스터를 포함하는 COT 액정표시장치 및 그 제조방법에 의하면, COT 구조에 의해 합착마진을 최소화하여 개구율을 높일 수 있고, 폴리실리콘 박막트랜지스터 이용을 통해 상부 기판에 별도의 블랙매트릭스 패턴을 생략할 수 있으며, 보호층 겸용으로 블랙매트릭스를 형성하기 때문에 공정 단순화를 통해 고개구율 구조를 용이하게 적용할 수 있어 생산수율을 높일 수 있다.

Claims (16)

  1. 액티브층과 게이트전극과 소스전극 및 드레인전극을 포함하며 기판상에 형성된 탑게이트형 박막트랜지스터와;
    제 1 커패시터 전극과 제 2 커패시터 전극을 포함하고, 상기 탑게이트형 박막트랜지스터에 인접하여 형성된 스토리지 커패시터와;
    상기 탑게이트형 박막트랜지스터 상부에 형성된 블랙매트릭스와;
    상기 드레인전극과 접촉하고 화소영역에 형성된 제 1 투명 화소전극과;
    상기 화소영역의 제 1 투명 화소전극에 형성된 컬러필터와;
    상기 제 1 투명 화소전극과 접촉하며 컬러필터 상부에 형성된 제 2 투명 화소전극
    을 포함하는 COT(color filter on thin film transistor) 구조 액정표시장치용 기판.
  2. 제 1 항에 있어서,
    상기 탑게이트형 박막트랜지스터와 상기 기판 사이에 버퍼층을 더욱 포함하며, 상기 액티브층과 상기 게이트전극 사이 및 상기 제 1 커패시터 전극과 제 2 커패시터 전극 사이에 게이트 절연막을 더욱 포함하며, 상기 게이트 절연막 상에 형성되고 상기 게이트전극 및 상기 제 2 커패시터 전극을 덮는 층간 절연막을 더욱포함하는 COT 구조 액정표시장치용 기판.
  3. 제 2 항에 있어서,
    상기 게이트 절연막과 상기 층간 절연막에 액티브층의 일부를 노출시키는 제 1 및 제 2 콘택홀을 형성하여, 상기 소스전극은 상기 제 1 콘택홀을 통해 액티브층에 접촉하고, 상기 드레인 전극은 제 2 콘택홀을 통해 액티브층과 접촉하는 COT 구조 액정표시장치용 기판.
  4. 제 1 항에 있어서,
    상기 드레인전극과 상기 블랙매트릭스를 덮고 있으며 드레인 전극의 일부를 노출시키는 제 3 콘택홀을 가지고 있는 보호층을 더욱 포함하고, 상기 보호층은 제 3 콘택홀을 통해 탑게이트형 박막트랜지스터의 드레인전극과 접촉하는 제 1 투명 화소전극의 하부에 형성되어 있는 COT 구조 액정표시장치용 기판.
  5. 제 1항에 있어서,
    상기 블랙매트릭스는 광차단성 절연물질 및 블랙레진(black resin)중 하나로 이루어진 COT 구조 액정표시장치용 기판.
  6. 제 1항에 있어서,
    상기 액티브층은 게이트전극에 대응되는 부분을 제외하고는 불순물로 도핑(doping)된 폴리실리콘으로 구성되어 있으며, "L"자 형상으로 이루어진 COT 구조 액정표시장치용 기판.
  7. 제 1항에 있어서,
    상기 제 1 커패시터 전극은 액티브층의 일끝단에 일체형으로 구성되어 액티브층과 연결된 COT 구조 액정표시장치용 기판.
  8. 제 1항에 있어서,
    상기 제 2 커패시터 전극은 게이트 배선과 평행하게 구성된 COT 구조 액정표시장치용 기판.
  9. 액티브층과 게이트전극과 소스전극 및 드레인전극을 포함하는 탑게이트형 박막트랜지스터를 기판 상부에 형성하는 단계와;
    제 1 커패시터 전극과 제 2 커패시터 전극을 포함하고 상기 탑게이트형 박막트랜지스터에 인접하는 스토리지 커패시터를 형성하는 단계와;
    상기 탑게이트형 박막트랜지스터 상부에 블랙매트릭스를 형성하는 단계와;
    화소영역에 상기 드레인전극과 접촉하는 제 1 투명 화소전극을 형성하는 단계와;
    상기 화소영역의 제 1 투명 화소전극에 컬러필터를 형성하는 단계와;
    상기 컬러필터 상부에 상기 제 1 투명 화소전극과 접촉하는 제 2 투명 화소전극을 형성하는 단계
    를 포함하는 COT(color filter on thin film transistor) 구조 액정표시장치용 기판 제조방법.
  10. 제 9 항에 있어서,
    상기 탑게이트형 박막트랜지스터와 상기 기판 사이에 버퍼층을 형성하는 단계와, 상기 액티브층과 상기 게이트전극 사이 및 상기 제 1 커패시터 전극과 제 2 커패시터 전극 사이에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 형성되고 상기 게이트전극 및 상기 제 2 커패시터 전극을 덮는 층간 절연막을 형성하는 단계를 더욱 포함하는 COT 구조 액정표시장치용 기판 제조방법.
  11. 제 10 항에 있어서,
    상기 게이트 절연막과 상기 층간 절연막에 액티브층의 일부를 노출시키는 제 1 및 제 2 콘택홀을 형성하는 단계를 더욱 포함하며, 상기 소스전극은 상기 제 1 콘택홀을 통해 액티브층에 접촉하고, 상기 드레인 전극은 제 2 콘택홀을 통해 액티브층과 접촉하도록 형성하는 COT 구조 액정표시장치용 기판 제조방법.
  12. 제 9 항에 있어서,
    상기 드레인전극과 상기 블랙매트릭스를 덮고 있으며, 드레인 전극의 일부를 노출시키는 제 3 콘택홀을 가지고 있는 보호층을 제 1 투명 화소전극의 하부에 형성하는 단계를 더욱 포함하며, 상기 제 1 투명 화소전극은 제 3 콘택홀을 통해 탑게이트형 박막트랜지스터의 드레인전극과 접촉하도록 하는 COT 구조 액정표시장치용 기판 제조방법.
  13. 제 9항에 있어서,
    상기 블랙매트릭스는 광차단성 절연물질 및 블랙레진(black resin)중 선택된 하나로 형성하는 COT 구조 액정표시장치용 기판 제조방법.
  14. 제 9항에 있어서,
    상기 액티브층은 폴리실리콘으로 "L"자 형상을 가지도록 형성하며, 상기 폴리실리콘에 게이트전극에 대응되는 부분을 제외하고는 불순물로 도핑(doping)하는 단계를 더욱 포함하는 COT 구조 액정표시장치용 기판 제조방법.
  15. 제 9항에 있어서,
    상기 제 1 커패시터 전극은 액티브층의 일끝단에 일체형으로 구성되어 액티브층과 연결된 COT 구조 액정표시장치용 기판 제조방법.
  16. 제 9항에 있어서,
    상기 제 2 커패시터 전극은 게이트 배선과 평행하도록 구성하는 COT 구조 액정표시장치용 기판 제조방법.
KR1020030045418A 2002-12-06 2003-07-04 씨오티 구조 액정표시장치용 기판 및 그 제조방법 KR100959366B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030045418A KR100959366B1 (ko) 2003-07-04 2003-07-04 씨오티 구조 액정표시장치용 기판 및 그 제조방법
US10/629,741 US7046315B2 (en) 2002-12-06 2003-07-30 Array substrate of liquid crystal display device having color filter on thin film transistor structure and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030045418A KR100959366B1 (ko) 2003-07-04 2003-07-04 씨오티 구조 액정표시장치용 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20050003898A true KR20050003898A (ko) 2005-01-12
KR100959366B1 KR100959366B1 (ko) 2010-05-24

Family

ID=37218927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030045418A KR100959366B1 (ko) 2002-12-06 2003-07-04 씨오티 구조 액정표시장치용 기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100959366B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830488B2 (en) 2006-06-13 2010-11-09 Samsung Electronics Co., Ltd Liquid crystal display
KR20110040222A (ko) * 2009-10-13 2011-04-20 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법
KR101247331B1 (ko) * 2012-11-28 2013-03-26 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정표시장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102601498B1 (ko) * 2016-08-03 2023-11-15 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR102578620B1 (ko) 2016-10-31 2023-09-13 엘지디스플레이 주식회사 칼라 필터 층을 구비한 평판 표시장치용 박막 트랜지스터 기판

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0772473A (ja) * 1993-09-01 1995-03-17 Sony Corp カラー液晶表示装置
JPH08334787A (ja) * 1995-04-04 1996-12-17 Sony Corp 表示装置
JPH10268300A (ja) 1997-03-21 1998-10-09 Sony Corp 反射型ゲストホスト液晶表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7830488B2 (en) 2006-06-13 2010-11-09 Samsung Electronics Co., Ltd Liquid crystal display
KR20110040222A (ko) * 2009-10-13 2011-04-20 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법
KR101631620B1 (ko) * 2009-10-13 2016-06-17 엘지디스플레이 주식회사 프린지 필드형 액정표시장치 및 그 제조방법
KR101247331B1 (ko) * 2012-11-28 2013-03-26 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정표시장치

Also Published As

Publication number Publication date
KR100959366B1 (ko) 2010-05-24

Similar Documents

Publication Publication Date Title
US8848142B2 (en) Liquid crystal display device including black matrix and method of fabricating the same
US6873382B2 (en) Liquid crystal display device having array substrate of color filter on thin film transistor structure and manufacturing method thereof
US6088072A (en) Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same
US6927814B2 (en) Array substrate for LCD and method of fabricating the same
KR100884541B1 (ko) 액정표시장치 및 그 제조방법
US8274616B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
JP5638833B2 (ja) 画像表示装置及びその製造方法
KR20050001252A (ko) 횡전계방식 액정표시장치 및 그 제조방법
KR20140044453A (ko) 표시 기판 및 이를 포함하는 액정 표시 패널
US8730418B2 (en) Array substrate and method for manufacturing the same
KR20010046652A (ko) 컬러필터를 포함한 액정표시장치와 제조방법
US7046315B2 (en) Array substrate of liquid crystal display device having color filter on thin film transistor structure and method of fabricating the same
KR100959366B1 (ko) 씨오티 구조 액정표시장치용 기판 및 그 제조방법
KR101402047B1 (ko) 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR100924751B1 (ko) 액정표시장치 및 그 제조방법
JP4090594B2 (ja) 反射型液晶表示装置およびその製造方法
KR100413512B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US20020047948A1 (en) Array substrate for a liquid crystal display and method for fabricating thereof
KR100924750B1 (ko) 액정표시장치 및 그 제조방법
KR20050003498A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100637061B1 (ko) 수평 전계 인가형 액정 표시 패널 및 그 제조 방법
KR101190044B1 (ko) 액정표시장치와 그 제조방법
JP2010145449A (ja) 液晶表示装置及びその製造方法
KR20090073772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2005215702A (ja) アクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 10