KR20060077719A - 박막 트랜지스터 어레이 기판 및 그 제조 방법 - Google Patents
박막 트랜지스터 어레이 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20060077719A KR20060077719A KR1020040117241A KR20040117241A KR20060077719A KR 20060077719 A KR20060077719 A KR 20060077719A KR 1020040117241 A KR1020040117241 A KR 1020040117241A KR 20040117241 A KR20040117241 A KR 20040117241A KR 20060077719 A KR20060077719 A KR 20060077719A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- forming
- data
- channel
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Claims (32)
- 게이트 라인과 접속된 게이트 전극과;상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인과 접속된 소스 전극과;상기 소스 전극과 채널을 사이에 두고 대향하는 드레인 전극과;상기 소스 전극 및 드레인 전극 사이의 상기 채널을 형성하는 반도체층과;상기 화소 영역에 위치하며 상기 드레인 전극과 접촉되어 형성된 화소 전극과;상기 반도체층의 채널 상에 형성되는 채널 보호막과;상기 게이트 라인에서 연장되는 게이트 패드와;상기 데이터 라인과 접속되는 게이트 물질로 형성된 데이터 패드를 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 1항에 있어서,상기 채널 보호막은 질화실리콘(SiNx) 및 산화실리콘(SiOx) 중 어느 하나로 형성된 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 1항에 있어서,상기 반도체층은,상기 소스 및 드레인 전극 사이의 채널을 형성하는 활성층과;상기 소스 및 드레인 전극과 상기 활성층 사이에 형성된 오믹 접촉층을 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 1항에 있어서,상기 데이터 라인, 소스 및 드레인 전극 상에 그들을 따라 상기 화소 전극과 동일 물질로 형성되는 투명 도전 패턴을 더 구비한 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 1항에 있어서,상기 게이트 라인, 상기 게이트 라인과 게이트 절연막을 사이에 두고 중첩되는 상기 화소 전극으로 이루어진 스토리지 캐패시터를 더 구비한 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 1항에 있어서,상기 게이트 패드는 상기 게이트 라인과 접속된 게이트 패드 하부 전극과;상기 게이트 절연막을 관통하여 상기 게이트 패드 하부 전극을 노출시키는 콘택홀과;상기 콘택홀을 통해 상기 게이트 패드 하부 전극과 접속된 게이트 패드 상부 전극을 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 1항에 있어서,상기 데이터 패드는 상기 데이터 라인과 데이터 패드 하부 전극이 투명 도전 물질인 점핑 전극으로 연결되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 1항에 있어서,상기 데이터 패드는 게이트 물질로 이루어지는 데이터 패드 하부 전극과, 상기 데이터 패드 하부 전극과 게이트 절연막을 사이에 두고 콘택홀을 통해 접속된 데이터 패드 상부 전극을 포함하는 것을 박막 트랜지스터 어레이 기판.
- 기판 상에 게이트 전극, 게이트 라인, 게이트 패드 및 데이터 패드를 형성하는 단계와;상기 게이트 전극 상에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상에 상기 게이트 라인과 교차하는 데이터 라인, 소스 및 드레인 전극, 상기 소스 및 드레인 전극 사이의 채널을 이루는 반도체층, 상기 반도체층의 채널을 보호하기 위해 상기 반도체층 상에 채널 보호막을 형성하는 단계와;상기 드레인 전극과 상기 게이트 절연막 상에 상기 드레인 전극과 접촉되어 형성된 화소 전극 및 상기 데이터 라인과 데이터 패드를 연결시키는 점핑 전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 9항에 있어서,상기 게이트 절연막 상에 상기 게이트 라인과 교차하는 데이터 라인, 소스 및 드레인 전극, 상기 소스 및 드레인 전극 사이의 채널을 이루는 반도체층, 상기 반도체층의 채널을 보호하기 위해 상기 반도체층 상에 채널 보호막을 형성하는 단계는,상기 게이트 절연막 상에 제 1 및 제 2 반도체층 및 데이터 금속층을 순차적으로 형성하는 단계와;상기 데이터 금속층 상에 부분 노광 마스크를 이용하여 단차진 포토 레지스트 패턴을 형성하는 단계와;상기 포토 레지스트 패턴을 이용하여 상기 제 1 및 제 2 반도체층 및 데이터 금속층을 패터닝하여 활성층, 오믹 접촉층, 데이터 라인, 소스 및 드레인 전극을 형성하는 단계와;상기 포토 레지스트 패턴을 애싱(ashing)하는 단계와;상기 애싱된 포토 레지스트 패턴을 이용하여 상기 채널과 대응되는 대응되는 금속층 및 오믹 접촉층을 패터닝하여 상기 채널을 이루는 상기 활성층을 노출시키는 단계와;상기 애싱된 포토 레지스트 패턴을 마스크로 상기 노출된 활성층 표면을 플라즈마에 노출시켜 상기 노출된 활성층 상에 채널 보호막을 형성하는 단계와;상기 애싱된 포토 레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 10항에 있어서,상기 채널 보호막을 형성하는 단계에 있어서,상기 활성층을 이루는 실리콘과 산소(Ox) 플라즈마 또는 질소(Nx) 플라즈마 중 어느 하나와 결합하여 상기 활성층 상에 채널 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 9항에 있어서,상기 소스 전극과 접속된 데이터 라인, 소스 전극 및 드레인 전극 상에 그들을 따라 상기 화소 전극과 동일 물질로 투명 도전 패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 12항에 있어서,상기 투명 도전 패턴을 형성하는 단계는,상기 소스 전극, 드레인 전극, 반도체층 및 채널 보호막이 형성된 기판 상에 투명 도전막을 전면 증착하는 단계와;상기 투명 도전막 상에 포토 레지스트 패턴을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 13항에 있어서,상기 포토 레지스트 패턴을 형성하는 단계 이후에,상기 포토 레지스트 패턴을 애싱하는 단계와;상기 애싱된 포토 레지스트 패턴을 이용하여 상기 투명 도전막을 식각하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 9항에 있어서,상기 게이트 전극과 접속된 게이트 라인, 상기 게이트 라인과 게이트 절연막을 사이에 두고 중첩되는 상기 화소 전극으로 이루어진 스토리지 캐패시터를 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 9항에 있어서,상기 게이트 전극과 접속된 게이트 라인으로부터 연장된 게이트 패드 하부 전극을 형성하는 단계와;상기 게이트 절연막을 관통하여 상기 게이트 패드 하부 전극을 노출시키는 콘택홀을 형성하는 단계와;상기 콘택홀을 통해 상기 게이트 패드 하부 전극과 접속된 게이트 패드 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 9항에 있어서,상기 반도체층 상에 상기 소스 전극과 접속된 데이터 라인과 상기 점핑 전극으로 연결되는 데이터 패드 하부 전극을 형성하는 단계와;상기 데이터 패드 하부 전극과 게이트 절연막을 사이에 두고 콘택홀을 통해 접속되는 데이터 패드 상부 전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 9항에 있어서,상기 점핑 전극은 투명 도전 패턴으로 이루어지는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 9항에 있어서,상기 데이터 패드와 데이터 라인은 서로 다른 물질로 이루어지는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 기판 상에 게이트 라인, 그 게이트 라인과 접속된 게이트 전극, 그 게이트 라인으로부터 신장된 게이트 패드 하부 전극 및 데이터 패드 하부 전극을 포함하는 제 1 도전 패턴군을 형성하는 단계와;상기 제 1 도전 패턴군을 덮도록 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상에 상기 게이트 라인과 교차하는 데이터 라인, 그 데이터 라인에서 돌출된 소스 전극, 상기 소스 전극과 채널을 사이에 두고 대향하는 드레인 전극을 포함하는 제 2 도전 패턴군, 상기 채널을 형성하는 반도체군, 상기 반도체군의 채널 상에 채널 보호막을 형성하는 단계와;상기 게이트 절연막을 관통하여 상기 게이트 패드 하부 전극, 상기 데이터 패드 하부 전극의 일부를 각각 노출시키는 콘택홀을 형성하는 단계와;상기 드레인 전극과 접촉하여 형성된 화소 전극, 상기 데이터 패드 하부 전극과 콘택홀을 통해 접속된 데이터 패드 상부 전극, 상기 게이트 패드 하부 전극과 콘택홀을 통해 접속된 게이트 패드 상부 전극과, 상기 데이터 패드 하부 전극과 상기 데이터 라인을 콘택홀을 통해 접속시키는 점핑 전극을 포함하는 제 3 도전 패턴군을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 20항에 있어서,상기 채널 보호막을 형성하는 단계는,상기 채널을 형성하는 활성층을 이루는 실리콘과 산소(Ox) 플라즈마 또는 질소(Nx) 플라즈마 중 어느 하나를 결합시켜 상기 활성층 상에 채널 보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방 법.
- 제 20항에 있어서,상기 데이터 라인, 소스 전극 및 드레인 전극 상에 그들을 따라 상기 화소 전극과 동일 물질로 투명 도전 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 20항에 있어서,상기 제 1 도전 패턴군 형성시에 상기 데이터 라인들에 연결되어 일정 간격 이격되어 배열된 정전기 방지 라인 패턴을 더 형셩하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 20항에 있어서,상기 제 1 도전 패턴군과 제 2 도전 패턴군으로 각각 제 1, 2 쇼팅바를 더 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 24항에 있어서,상기 제 1, 2 쇼팅바는 커팅되어 제거되는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 게이트 라인과 접속된 게이트 전극과;상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인과 접속된 소스 전극과;상기 소스 전극과 채널을 사이에 두고 대향하는 드레인 전극과;상기 소스 전극 및 드레인 전극 사이의 상기 채널을 형성하는 반도체층과;상기 화소 영역에 위치하며 상기 드레인 전극과 접촉되어 형성된 화소 전극과;상기 반도체층의 채널 상에 형성되는 채널 보호막과;상기 게이트 라인에서 연장되는 게이트 패드와;상기 데이터 라인과 접속되는 게이트 물질로 형성된 데이터 패드와;상기 데이터 패드에 신호를 인가하기 위한 이븐/오드(even/odd) 데이터 라인들과;상기 이븐/오드 데이터 라인들 중 어느 하나에 연결되어 일정 간격 이격되어 배열된 정전기 방지 라인 패턴을 구비하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 26항에 있어서,상기 이븐/오드 데이터 라인들은 각각 제 1, 2 쇼팅바와 연결되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 제 27항에 있어서,상기 제 1, 2 쇼팅바는 커팅되어 제거되는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판.
- 기판 상에 게이트 전극, 게이트 라인, 게이트 패드 및 데이터 패드, 제 1 쇼팅바를 형성하는 단계와;상기 기판 상에 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 상에 반도체층, 금속층을 형성하는 단계와;상기 반도체층, 금속층을 패터닝하여 상기 게이트 라인 및 데이터 라인, 박막 트랜지스터 영역, 게이트 패드 및 데이터 패드, 제 2 쇼팅바 위치에 패턴을 형성하는 단계와;상기 반도체군의 채널 상에 채널 보호막을 형성하는 단계와;상기 게이트 절연막을 관통하여 상기 게이트 패드 하부 전극, 상기 데이터 패드 하부 전극의 일부를 각각 노출시키는 콘택홀을 형성하는 단계와;상기 기판 상에 투명 도전막을 도포하고 패터닝하여 상기 박막 트랜지스터 영역에서 소스 및 드레인 전극과, 그 사이의 채널을 이루는 반도체층, 상기 드레인 전극과 접촉하여 형성된 화소 전극과 상기 게이트 패드 및 데이터 패드의 상부 전극과 상기 데이터 라인과 데이터 패드를 연결하는 점핑 전극을 형성하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 29항에 있어서,상기 제 1 쇼팅바와 제 2 쇼팅바를 커팅하여 제거하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 29항에 있어서,상기 제 1, 2 쇼팅바는 데이터 라인의 이븐/오드와 각각 연결되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
- 제 29항에 있어서,상기 데이터 라인의 이븐/오드중 적어도 어느 하나에는 정전기 방지 라인 패턴이 연결되어 등전위를 형성하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조 방법.
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040117241A KR100661725B1 (ko) | 2004-12-30 | 2004-12-30 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
GB0523937A GB2421834B (en) | 2004-12-30 | 2005-11-24 | TFT array substrate and the fabrication method thereof |
US11/289,506 US7804089B2 (en) | 2004-12-30 | 2005-11-30 | TFT array substrate and the fabrication method thereof |
DE102005058680A DE102005058680B4 (de) | 2004-12-30 | 2005-12-08 | Herstellungsverfahren eines TFT-Array-Substrats |
JP2005355728A JP5084138B2 (ja) | 2004-12-30 | 2005-12-09 | 薄膜トランジスタアレイ基板およびその製造方法 |
FR0512513A FR2880475B1 (fr) | 2004-12-30 | 2005-12-09 | Substrat de matrice de transistors en couche mince et son procede de fabrication |
CNB2005101344981A CN100417998C (zh) | 2004-12-30 | 2005-12-15 | 薄膜晶体管阵列基板及其制造方法 |
US12/870,395 US9018053B2 (en) | 2004-12-30 | 2010-08-27 | TFT array substrate and the fabrication method thereof for preventing corrosion of a pad |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040117241A KR100661725B1 (ko) | 2004-12-30 | 2004-12-30 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060077719A true KR20060077719A (ko) | 2006-07-05 |
KR100661725B1 KR100661725B1 (ko) | 2006-12-26 |
Family
ID=35601135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040117241A KR100661725B1 (ko) | 2004-12-30 | 2004-12-30 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7804089B2 (ko) |
JP (1) | JP5084138B2 (ko) |
KR (1) | KR100661725B1 (ko) |
CN (1) | CN100417998C (ko) |
DE (1) | DE102005058680B4 (ko) |
FR (1) | FR2880475B1 (ko) |
GB (1) | GB2421834B (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110116401A (ko) * | 2010-04-19 | 2011-10-26 | 삼성전자주식회사 | 표시 기판 및 이의 제조 방법 |
KR101365411B1 (ko) * | 2007-04-25 | 2014-02-20 | 엘지디스플레이 주식회사 | 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법 |
KR101493662B1 (ko) * | 2009-07-10 | 2015-02-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 전자 기기 및 표시 패널 |
KR20150102167A (ko) * | 2014-02-27 | 2015-09-07 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 포함하는 표시 장치 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101050300B1 (ko) | 2004-07-30 | 2011-07-19 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
KR20080030799A (ko) * | 2006-10-02 | 2008-04-07 | 삼성전자주식회사 | 박막 트랜지스터 기판 |
JP2008191415A (ja) * | 2007-02-05 | 2008-08-21 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置、およびその製造方法 |
KR101275957B1 (ko) * | 2007-03-05 | 2013-06-14 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
JP5167685B2 (ja) * | 2007-04-25 | 2013-03-21 | セイコーエプソン株式会社 | アクティブマトリクス基板の製造方法、及び電気光学装置の製造方法 |
KR101055211B1 (ko) * | 2007-07-11 | 2011-08-08 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
KR100920483B1 (ko) * | 2007-07-20 | 2009-10-08 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
CN101978505B (zh) * | 2008-06-12 | 2013-03-13 | 夏普株式会社 | Tft、移位寄存器、扫描信号线驱动电路、显示装置以及tft的成形方法 |
KR101648806B1 (ko) * | 2009-07-20 | 2016-08-31 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
KR102386147B1 (ko) | 2009-07-31 | 2022-04-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 디바이스 및 그 형성 방법 |
KR101280827B1 (ko) | 2009-11-20 | 2013-07-02 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
KR101728497B1 (ko) | 2010-04-16 | 2017-04-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
CN102148195B (zh) | 2010-04-26 | 2013-05-01 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
EP2637285B1 (en) * | 2010-11-02 | 2020-04-01 | Mitsubishi Electric Corporation | Electric power steering power module and electric power steering drive control device employing same |
KR20120108336A (ko) | 2011-03-23 | 2012-10-05 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
TWI489191B (zh) * | 2012-09-20 | 2015-06-21 | Au Optronics Corp | 畫素結構及薄膜電晶體 |
CN103116234B (zh) * | 2013-02-21 | 2015-04-08 | 合肥京东方光电科技有限公司 | 彩膜基板及显示装置 |
WO2015125685A1 (ja) * | 2014-02-21 | 2015-08-27 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
CN104218041B (zh) * | 2014-08-15 | 2017-12-08 | 京东方科技集团股份有限公司 | 阵列基板及制备方法和显示装置 |
CN104218042B (zh) * | 2014-09-02 | 2017-06-09 | 合肥鑫晟光电科技有限公司 | 一种阵列基板及其制备方法、显示装置 |
CN106298954B (zh) * | 2016-08-31 | 2020-02-04 | 深圳市华星光电技术有限公司 | 薄膜晶体管及其制作方法 |
CN106876413A (zh) * | 2017-03-17 | 2017-06-20 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板和显示装置 |
CN107316872A (zh) * | 2017-07-12 | 2017-11-03 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制造方法、液晶显示面板 |
CN110233154B (zh) * | 2018-11-26 | 2021-07-30 | 友达光电股份有限公司 | 元件基板 |
CN110187575B (zh) | 2019-05-28 | 2020-12-18 | 昆山国显光电有限公司 | 阵列基板及阵列基板母板 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07131023A (ja) * | 1993-11-04 | 1995-05-19 | Matsushita Electric Ind Co Ltd | 液晶表示用tftアレイ基板の製造方法 |
JPH0915623A (ja) * | 1995-06-29 | 1997-01-17 | Kyocera Corp | 液晶表示装置およびその製造方法 |
US6188452B1 (en) * | 1996-07-09 | 2001-02-13 | Lg Electronics, Inc | Active matrix liquid crystal display and method of manufacturing same |
JPH10161149A (ja) * | 1996-12-05 | 1998-06-19 | Toshiba Corp | 表示装置用アレイ基板の製造方法 |
JPH11274505A (ja) * | 1998-03-23 | 1999-10-08 | Nec Corp | 薄膜トランジスタ構造およびその製造方法 |
KR100320661B1 (ko) * | 1998-04-17 | 2002-01-17 | 니시무로 타이죠 | 액정표시장치, 매트릭스 어레이기판 및 그 제조방법 |
JP2000002892A (ja) | 1998-04-17 | 2000-01-07 | Toshiba Corp | 液晶表示装置、マトリクスアレイ基板およびその製造方法 |
US6448579B1 (en) * | 2000-12-06 | 2002-09-10 | L.G.Philips Lcd Co., Ltd. | Thin film transistor array substrate for liquid crystal display and a method for fabricating the same |
JP3687452B2 (ja) * | 1999-12-27 | 2005-08-24 | 株式会社日立製作所 | 液晶表示装置 |
JP5408829B2 (ja) * | 1999-12-28 | 2014-02-05 | ゲットナー・ファンデーション・エルエルシー | アクティブマトリックス基板の製造方法 |
KR100630880B1 (ko) * | 1999-12-31 | 2006-10-02 | 엘지.필립스 엘시디 주식회사 | 엑스레이 영상 감지소자 및 그 제조방법 |
JP3406265B2 (ja) * | 2000-01-20 | 2003-05-12 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
KR100621533B1 (ko) * | 2000-08-08 | 2006-09-13 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
US6930732B2 (en) * | 2000-10-11 | 2005-08-16 | Lg.Philips Lcd Co., Ltd. | Array substrate for a liquid crystal display |
AU2002354321A1 (en) * | 2001-11-22 | 2003-06-10 | Samsung Electronics Co., Ltd | Liquid crystal display and thin film transistor array panel |
JP2003179069A (ja) * | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法 |
US7102168B2 (en) * | 2001-12-24 | 2006-09-05 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for display and manufacturing method thereof |
KR100443835B1 (ko) * | 2002-04-17 | 2004-08-11 | 엘지.필립스 엘시디 주식회사 | 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법 |
KR100456151B1 (ko) * | 2002-04-17 | 2004-11-09 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
KR100870699B1 (ko) * | 2002-12-09 | 2008-11-27 | 엘지디스플레이 주식회사 | 어레이 기판 및 이를 구비한 액정표시장치 |
KR100497095B1 (ko) * | 2002-12-26 | 2005-06-28 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법 |
KR100484092B1 (ko) * | 2002-12-26 | 2005-04-18 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 |
KR100968341B1 (ko) * | 2003-01-13 | 2010-07-08 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
JP4417072B2 (ja) * | 2003-03-28 | 2010-02-17 | シャープ株式会社 | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
-
2004
- 2004-12-30 KR KR1020040117241A patent/KR100661725B1/ko active IP Right Grant
-
2005
- 2005-11-24 GB GB0523937A patent/GB2421834B/en not_active Expired - Fee Related
- 2005-11-30 US US11/289,506 patent/US7804089B2/en active Active
- 2005-12-08 DE DE102005058680A patent/DE102005058680B4/de not_active Expired - Fee Related
- 2005-12-09 FR FR0512513A patent/FR2880475B1/fr not_active Expired - Fee Related
- 2005-12-09 JP JP2005355728A patent/JP5084138B2/ja not_active Expired - Fee Related
- 2005-12-15 CN CNB2005101344981A patent/CN100417998C/zh not_active Expired - Fee Related
-
2010
- 2010-08-27 US US12/870,395 patent/US9018053B2/en not_active Expired - Fee Related
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101365411B1 (ko) * | 2007-04-25 | 2014-02-20 | 엘지디스플레이 주식회사 | 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법 |
KR101493662B1 (ko) * | 2009-07-10 | 2015-02-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 전자 기기 및 표시 패널 |
US9054138B2 (en) | 2009-07-10 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9490277B2 (en) | 2009-07-10 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US9754974B2 (en) | 2009-07-10 | 2017-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US10157936B2 (en) | 2009-07-10 | 2018-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US10522568B2 (en) | 2009-07-10 | 2019-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US10916566B2 (en) | 2009-07-10 | 2021-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US11374029B2 (en) | 2009-07-10 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR20110116401A (ko) * | 2010-04-19 | 2011-10-26 | 삼성전자주식회사 | 표시 기판 및 이의 제조 방법 |
KR20150102167A (ko) * | 2014-02-27 | 2015-09-07 | 삼성디스플레이 주식회사 | 어레이 기판 및 이를 포함하는 표시 장치 |
Also Published As
Publication number | Publication date |
---|---|
GB0523937D0 (en) | 2006-01-04 |
DE102005058680B4 (de) | 2011-04-07 |
DE102005058680A9 (de) | 2006-11-09 |
US9018053B2 (en) | 2015-04-28 |
CN100417998C (zh) | 2008-09-10 |
CN1797161A (zh) | 2006-07-05 |
JP5084138B2 (ja) | 2012-11-28 |
GB2421834B (en) | 2007-03-28 |
DE102005058680A1 (de) | 2006-07-13 |
US20060145154A1 (en) | 2006-07-06 |
JP2006191014A (ja) | 2006-07-20 |
US20100323482A1 (en) | 2010-12-23 |
US7804089B2 (en) | 2010-09-28 |
GB2421834A (en) | 2006-07-05 |
KR100661725B1 (ko) | 2006-12-26 |
FR2880475B1 (fr) | 2009-01-09 |
FR2880475A1 (fr) | 2006-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100654569B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
KR100661725B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
US8507301B2 (en) | TFT array substrate and the fabrication method thereof | |
KR101126396B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
US7220611B2 (en) | Liquid crystal display panel and fabricating method thereof | |
KR100443835B1 (ko) | 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법 | |
KR100874643B1 (ko) | 액정표시소자 및 그 제조방법 | |
KR101159388B1 (ko) | 액정표시소자와 그 제조 방법 | |
KR20040061195A (ko) | 액정표시패널 및 그 제조방법 | |
KR100558716B1 (ko) | 액정표시패널 및 그 제조 방법 | |
KR100558718B1 (ko) | 액정표시패널 및 그 제조 방법 | |
KR101023276B1 (ko) | 액정표시장치 및 그 제조 방법과 검사방법 | |
KR100558715B1 (ko) | 액정표시패널 및 그 제조 방법 | |
KR20050026588A (ko) | 액정표시소자 및 그 제조방법 | |
KR20050055384A (ko) | 액정표시패널 및 그 제조 방법 | |
KR101258249B1 (ko) | 액정 표시장치용 박막트랜지스터 어레이 기판 및 그 제조방법 | |
KR20050050239A (ko) | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 | |
KR20040060046A (ko) | 액정표시장치의 라인 번호 구조 및 그 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 13 |