DE102005058680A9 - TFT-Array-Substrat und Herstellungsverfahren - Google Patents

TFT-Array-Substrat und Herstellungsverfahren Download PDF

Info

Publication number
DE102005058680A9
DE102005058680A9 DE102005058680A DE102005058680A DE102005058680A9 DE 102005058680 A9 DE102005058680 A9 DE 102005058680A9 DE 102005058680 A DE102005058680 A DE 102005058680A DE 102005058680 A DE102005058680 A DE 102005058680A DE 102005058680 A9 DE102005058680 A9 DE 102005058680A9
Authority
DE
Germany
Prior art keywords
electrode
gate
data
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005058680A
Other languages
English (en)
Other versions
DE102005058680A1 (de
DE102005058680B4 (de
Inventor
Youngseok Choi
Hongwoo Yu
Kisul Cho
Jaeow Lee
Bokyong Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Philips LCD Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Philips LCD Co Ltd filed Critical LG Philips LCD Co Ltd
Publication of DE102005058680A1 publication Critical patent/DE102005058680A1/de
Publication of DE102005058680A9 publication Critical patent/DE102005058680A9/de
Application granted granted Critical
Publication of DE102005058680B4 publication Critical patent/DE102005058680B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Ein TFT-Array-Substrat und ein Herstellungsverfahren sind bereitgestellt. Das TFT-Array-Substrat weist auf: eine Gate-Elektrode, die mit einer Gateleitung gekoppelt ist; eine Source-Elektrode, die mit einer Datenleitung gekoppelt ist, die die Gateleitung kreuzt und einen Pixelbereich definiert; eine Drain-Elektrode, die der Source-Elektrode gegenüberliegt mit einem Kanal dazwischen; eine Halbleiterschicht, die den Kanal zwischen der Source-Elektrode und der Drain-Elektrode bildet; eine Pixelelektrode in dem Pixelbereich, die die Drain-Elektrode kontaktiert; eine Kanal-Passivierungsschicht, die auf der Halbleiterschicht gebildet ist; einen Gate-Lötpad mit einer unteren Gate-Lötpad-Elektrode, die sich von der Gateleitung erstreckt; und einen Daten-Lötpad mit einer unteren Daten-Lötpad-Elektrode, die von der Datenleitung getrennt ist.

Description

  • Stand der Technik
  • Die Anmeldung beansprucht den Vorteil der koreanischen Patentanmeldung Nr. 117241/2004, eingereicht am 30. Dezember 2004, die hiermit durch Bezugnahme für alle Zwecke eingeschlossen ist, als wäre sie vollständig hierin erklärt.
  • Die Erfindung betrifft ein Dünnschichttransistor (TFT)-Array-Substrat und insbesondere ein TFT-Array-Substrat und ein Herstellungsverfahren dafür, die fähig sind, TFTs ohne eine Passivierungsschicht zu schützen und eine galvanische Korrosion eines Lötpads zu verhindern.
  • Eine Flüssigkristallanzeigevorrichtung (LCD) zeigt ein Bild an, indem die Lichtdurchlässigkeit eines Flüssigkristalls (LC) unter Verwendung eines elektrischen Felds gesteuert wird.
  • Die LCD steuert den Flüssigkristall unter Verwendung eines elektrischen Feldes, das zwischen einer Pixelelektrode und einer gemeinsamen Elektrode gebildet ist, die jeweils auf einem oberen Substrat bzw. einem unteren Substrat angeordnet sind und einander gegenüber liegen.
  • Die LCD weist ein TFT-Array-Substrat (unteres Array-Substrat) und ein Farbfilter-Array-Substrat (oberes Array-Substrat), die einander gegenüber liegen, einen Abstandshalter, der zwischen den beiden Array-Substraten angeordnet ist, zum Aufrechterhalten einer Zellenlücke und einen Flüssigkristall, der die Zellenlücke füllt, auf.
  • Das TFT-Array-Substrat weist Signalleitungen, TFTs und eine darauf aufgetragene Ausrichtungsschicht zum Ausrichten des LC auf.
  • Das Farbfilter-Array-Substrat weist einen Farbfilter zum Wiedergeben von Farben, eine Schwarzmatrix (BM) zum Verhindern einer Lichtleckage und eine darauf aufgetragene Ausrichtungsschicht zum Ausrichten des LC auf.
  • Aufgabenstellung
  • In der LCD ist der Herstellungsprozess derselben kompliziert und folglich steigen die Herstellungskosten, da das TFT-Array-Substrat einen Halbleiterprozess und eine Mehrzahl von Maskenprozessen benötigt.
  • Zum Lösen dieses Problems ist es wünschenswert, ein TFT-Array-Substrat zu entwickeln, das die Anzahl von Maskenprozessen reduziert.
  • Der Grund dafür ist, dass ein Maskenprozess viele Prozesse wie zum Beispiel einen Dünnschicht-Abscheideprozess, einen Reinigungsprozess, einen Photolithographieprozess, einen Ätzprozess, einen Photoresist-Abziehprozess und einen Prüfprozess aufweisen kann.
  • Kürzlich wurde ein 4-Maskenprozess entwickelt, der einen Maskenprozess weniger benötigt als ein Standard-5-Maskenprozess, der für ein TFT-Array-Substrat typisch war.
  • 1 ist eine Draufsicht eines TFT-Array-Substrats gemäß dem Stand der Technik unter Verwendung eines 4-Maskenprozesses und 2 ist eine Querschnittsansicht, die entlang der Linie I-I' in 1 genommen ist.
  • Mit Bezugname auf die 1 und 2 weist das herkömmliche TFT-Array-Substrat eines Flüssigkristallpaneels ein unteres Substrat 1, eine Gateleitung 2 und eine Datenleitung 4, die auf dem unteren Substrat gebildet ist, die einander mit einer Gate-Isolationsschicht 12 dazwischen kreuzen, einen TFT 30, der an jeder Kreuzung gebildet ist, eine Pixelelektrode 22, die in einem Pixelbereich gebildet ist, der von den sich kreuzenden Gate- und Datenleitungen definiert ist, eine Speicherkapazität 40, die an einem Überlappungsbereich der Gateleitung 2 und einer Speicherelektrode 28 gebildet ist, ein Gate-Lötpad 50, das mit der Gateleitung 2 gekoppelt ist, und ein Daten-Lötpad 60, das mit der Datenleitung 4 gekoppelt ist, auf.
  • Die Gateleitung 2, die ein Gatesignal anlegt, und die Datenleitung 4, die ein Datensignal anlegt, sind zum Definieren eines Pixelbereichs 5 in einer Kreuzungsstruktur gebildet.
  • Der TFT 30 erlaubt einem Pixelsignal auf der Datenleitung 4 geladen und an der Pixelelektrode 22 aufrechterhalten zu werden in Antwort auf das Gatesignal der Gateleitung. Der TFT 30 weist eine Gate-Elektrode 6, die mit der Gateleitung 2 gekoppelt ist, eine Source-Elektrode 8, die mit der Datenleitung 4 gekoppelt ist, und eine Drain-Elektrode 10, die mit der Pixelelektrode 22 gekoppelt ist, auf.
  • Der TFT 30 weist ferner eine aktive Schicht 14, die die Gate-Elektrode 6 mit der Gate-Isolationsschicht 12 dazwischen überlappt, zum Bilden eines Kanals zwischen der Source-Elektrode 8 und der Drain-Elektrode 10 auf.
  • Die aktive Schicht 14 überlappt die Datenleitung 4, eine untere Daten-Lötpad-Elektrode 62 und die Speicherelektrode 28.
  • Eine ohmsche Kontaktschicht ist ferner auf der aktiven Schicht 14 gebildet, die einen ohmschen Kontakt mit der Datenleitung, der Source-Elektrode 8, der Drain-Elektrode 10, der unteren Daten-Lötpad-Elektrode 62 und der Speicherelektrode 28 schafft.
  • Die Pixelelektrode 22 ist im Pixelbereich 5 gebildet und durch ein erstes Kontaktloch 20, das eine Passivierungsschicht 18 durchdringt, mit der Drain-Elektrode 10 des TFT 30 gekoppelt.
  • Ein elektrisches Feld ist zwischen der Pixelelektrode 22, an die ein Pixelsignal durch einen TFT 30 angelegt ist, und einer gemeinsamen Elektrode (nicht gezeigt), an die eine Bezugsspannung angelegt ist, gebildet.
  • Flüssigkristallmoleküle zwischen dem unteren Array-Substrat und einem oberen Array-Substrat werden aufgrund einer dielektrischen Anisotropie durch das elektrische Feld gedreht.
  • Die Lichtdurchlässigkeit des Pixelbereichs 5 wird gemäß dem Drehungsgrad der Flüssigkristallmoleküle geändert, so dass eine Grauskala verwirklicht ist.
  • Die Speicherkapazität 40 weist die Gateleitung 2 und eine Speicherelektrode 28, die die Gateleitung 2 überlappt, mit der Gate-Isolationsschicht 12, der aktiven Schicht 14 und der ohmschen Kontaktschicht 16, die dazwischen angeordnet sind, auf.
  • Die Speicherelektrode 28 ist durch ein zweites Kontaktloch 42, das in der Passivierungsschicht 18 gebildet ist, mit der Pixelelektrode 22 gekoppelt.
  • Die Speicherkapazität 40 erlaubt einem Pixelsignal, mit dem die Pixelelektrode 22 geladen ist, stabil aufrechterhalten zu bleiben, bis ein nächstes Pixelsignal geladen ist.
  • Das Gate-Lötpad 50 ist zum Anlegen eines Gatesignals mit einem Gate-Treiber (nicht gezeigt) an die Gateleitung 2 gekoppelt. Das Gate-Lötpad 50 weist eine untere Gate-Lötpad-Elektrode 52, die sich von der Gateleitung 2 erstreckt, und eine obere Gate-Lötpad-Elektrode 54, die mit der unteren Gate-Lötpad-Elektrode 52 durch ein drittes Kontaktloch 56, das die Gate-Isolationsschicht 12 und die Passivierungsschicht 18 durchdringt, gekoppelt ist, auf.
  • Das Daten-Lötpad 60 ist zum Anlegen eines Datensignals mit einem Datentreiber (nicht gezeigt) an die Datenleitung 4 gekoppelt. Der Daten-Lötpad 60 weist eine untere Daten-Lötpad-Elektrode 62, die sich von der Datenleitung 4 erstreckt, und eine obere Daten-Lötpad-Elektrode 64, die mit der unteren Daten-Lötpad-Elektrode 62 durch ein viertes Kontaktloch 66, das die Passivierungsschicht 18 durchdringt, gekoppelt ist, auf.
  • Ein Verfahren zum Herstellen eines TFT-Array-Substrats eines Flüssigkristallpaneels unter Verwendung eines 4-Maskenprozesses wird mit Bezugnahme auf die 3A bis 3D im Detail beschreiben.
  • Ausführungsbeispiel
  • Mit Bezugnahme auf 3A wird eine erste leitfähige Strukturgruppe, die eine Gateleitung 2, eine Gate-Elektrode 6 und eine untere Gate-Lötpad-Elektrode 52 aufweist, auf einem unteren Substrat 1 unter Verwendung eines ersten Maskenprozesses gebildet.
  • Eine Gate-Metallschicht wird auf dem unteren Substrat 1 unter Verwendung eines Abscheideverfahrens (z.B. eines Sputterverfahrens) gebildet.
  • Dann wird die Gate-Metallschicht mittels eines Photolithographieprozesses und eines Ätzprozesses, die eine erste Maske verwenden, strukturiert, so dass die erste leitfähige Strukturgruppe, die die Gateleitung 2, die Gate-Elektrode 6 und die untere Gate-Lötpad-Elektrode 52 aufweist, gebildet wird.
  • Mit Bezugnahme auf 3B wird eine Gate-Isolationsschicht 12 auf dem unteren Substrat 1 aufgetragen, auf dem die Gatestruktur gebildet ist.
  • Danach werden eine Halbleiterstruktur, die eine aktive Schicht 14 und eine ohmsche Kontaktschicht 16 aufweist; und eine zweite leitfähige Strukturgruppe, die eine Datenleitung 4, eine Source-Elektrode 8, eine Drain-Elektrode 10 und eine untere Daten-Lötpad-Elektrode 62 und eine Speicherelektrode 28 aufweist, auf der Gate-Isolationsschicht 12 unter Verwendung eines zweiten Maskenprozesses gebildet.
  • Mit Bezugnahme auf 3C wird eine Passivierungsschicht 18, die erste bis vierte Kontaktlöcher 20, 42, 56 und 66 aufweist, mittels eines zweiten Maskenprozesses auf der Gate-Isolationsschicht 12 gebildet, auf der die zweite leitfähige Strukturgruppe gebildet ist. Die Passivierungsschicht 18 wird mittels eines Abscheideverfahrens (z.B. einer plasmaunterstützten chemischen Gasphasenabscheidung (PECVD)) auf der gesamten Oberfläche der Gate-Isolationsschicht 12 gebildet, auf der die Datenstruktur gebildet ist.
  • Danach wird die Passivierungsschicht 18 mittels eines Photolithographieprozesses und eines Ätzprozesses, die eine dritte Maske verwenden, strukturiert, so dass die ersten bis vierten Kontaktlöcher 20, 42, 56 und 66 gebildet werden.
  • Das erste Kontaktloch 20 durchdringt die Passivierungsschicht 18 zum Freilegen der Drain-Elektrode 10 und das zweite Kontaktloch 42 durchdringt die Passivierungsschicht 18 zum Freilegen der Speicherelektrode 28.
  • Das dritte Kontaktloch 56 durchdringt die Passivierungsschicht 18 und die Gate-Isolationsschicht 12 zum Freilegen der unteren Gate-Lötpad-Elektrode 52 und das vierte Kontaktloch 66 durchdringt die Passivierungsschicht 18 zum Freilegen der unteren Daten-Lötpad-Elektrode 62.
  • Mit Bezugnahme zu 3D wird eine dritte leitfähige Strukturgruppe, die eine Pixelelektrode 22, eine obere Gate-Lötpad-Elektrode 54 und eine obere Daten-Lötpad-Elektrode 64 aufweist, unter Verwendung eines vierten Maskenprozesses auf der Passivierungsschicht 18 gebildet.
  • Das herkömmliche TFT-Array-Substrat weist die Passivierungsschicht 18 zum Schützen des TFT 30 auf.
  • Die Passivierungsschicht 18 wird durch Abscheiden eines anorganischen Isolationsmaterials unter Verwendung einer PECVD-Vorrichtung oder Beschichten mit einem organischen Isolationsmaterials unter Verwendung einer Rotationsbeschichtungs (spin coating)-Vorrichtung oder einer Vorrichtung für rotationslose Beschichtung (spinless coating) gebildet.
  • Da die PECVD-Vorrichtung, die Rotationsbeschichtungsvorrichtung oder die Vorrichtung für rotationslose Beschichtung zum Bilden der Passivierungsschicht 18, wie oben beschrieben, benötigt werden, steigen die Herstellungskosten.
  • Auch da die Datenleitung 4 unter Verwendung einer einzelnen Schicht gebildet wird, ist sie häufig offen. In diesem Fall wird ein separater Prozess zum Reparieren der geöffneten Datenleitung 4 benötigt.
  • Auch wenn die Passivierungsschicht 18 aus einem organischen Isolationsmaterial gebildet wird, kann die Pixelelektrode 22 aufgrund der relativ dicken Passivierungsschicht 18 unterbrochen sein.
  • Insbesondere ist die Pixelelektrode auf der Seite der Passivierungsschicht 18 unterbrochen, die von dem Kontaktloch 20 freigelegt ist, um der Drain-Elektrode 10 zu erlauben, die Pixelelektrode 22 zu kontaktieren.
  • Folglich wird ein Punktfehler erzeugt, da ein Pixelsignal nicht durch die Drain-Elektrode 10 an die Pixelelektrode 22 angelegt ist.
  • Auch weist die Speicherkapazität 40 die Gateleitung 2 und die Speicherelektrode 28 auf, die einander mit der dazwischen liegenden Gate-Isolationsschicht 12, der aktiven Schicht 14 und der ohmschen Kontaktschicht 16 überlappen.
  • In diesem Fall ist die Kapazität der Speicherkapazität 40 durch die relativ dicke Gate-Isolationsschicht 12, die die Gateleitung 2 von der Speicherelektrode 28, der aktiven Schicht 14 und der ohmschen Kontaktschicht 16 isoliert, herabgesetzt.
  • Die Bildqualität-Herabsetzung (z.B. Flecken) resultiert auch aufgrund der relativ kleinen Kapazität der Speicherkapazität 40.
  • Da das Daten-Lötpad geöffnet wird, wenn die Passivierungsschicht gebildet wird, kann auch ein Defekt (z.B. galvanische Korrosion eines Daten-Lötpads) während eines folgenden Prozesses erzeugt werden.
  • Folglich ist die Erfindung auf ein TFT-Array-Substrat und ein Herstellungsverfahren davon gerichtet, die eines oder eine Mehrzahl von Problemen aufgrund von Beschränkungen und Nachteilen des Standes der Techniken im Wesentlichen überwinden.
  • Ein Vorteil der Erfindung ist es, ein TFT-Array-Substrat und ein Herstellungsverfahren dafür bereitzustellen, die fähig sind, TFTs ohne Passivierungsschicht zu schützen und Herstellungskosten zu reduzieren.
  • Ein anderer Vorteil der Erfindung ist es, ein TFT-Array-Substrat und ein Herstellungsverfahren dafür bereitzustellen, die fähig sind, galvanische Korrosion aufgrund der Öffnung eines Daten-Lötpads zu verhindern, indem das Daten-Lötpad unter Verwendung einer Springstruktur (jumping structure) aus einer Gate-Metallstruktur und einer Daten-Metallstruktur gebildet wird.
  • Ein weiterer Vorteil der Erfindung ist es, einen TFT bereitzustellen, der eine Schutzstruktur für statische Elektrizität bildet, indem gerade/ungerade Datenleitungen eines TFT-Array-Substrats getrennt werden.
  • Weitere Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung erklärt und werden teilweise aus der Beschreibung offensichtlich, oder können durch Anwenden der Erfindung erlernt werden. Die Ziele und andere Vorteile der Erfindung werden durch die Struktur, die insbesondere in der geschriebenen Beschreibung und Ansprüchen davon ausgeführt ist, genauso wie in den angefügten Zeichnungen, verwirklicht und erreicht.
  • Zum Erreichen dieser Ziele und anderer Vorteile und in Übereinstimmung mit dem Zweck der Er findung, wie er hierin ausgeführt und ausführlich beschrieben ist, ist ein TFT-Array-Substrat bereitgestellt, das aufweist: eine Gate-Elektrode, die mit einer Gateleitung gekoppelt ist; eine Source-Elektrode, die mit einer Datenleitung gekoppelt ist, die die Gateleitung kreuzt und einen Pixelbereich definiert; eine Drain-Elektrode, die der Source-Elektrode gegenüberliegt mit einem Kanal dazwischen; eine Halbleiterschicht, die den Kanal zwischen der Source-Elektrode und der Drain-Elektrode bildet; eine Pixelelektrode in dem Pixelbereich, die die Drain-Elektrode kontaktiert; eine Kanal-Passivierungsschicht, die auf der Halbleiterschicht gebildet ist; einen Gate-Lötpad mit einer unteren Gate-Lötpad-Elektrode, die sich von der Gateleitung erstreckt; und einen Daten-Lötpad mit einer unteren Daten-Lötpad-Elektrode, die von der Datenleitung getrennt ist.
  • Gemäß dem zweiten Aspekt der Erfindung ist ein Herstellungsverfahren eines TFT-Array-Substrats vorgesehen, das aufweist: Bilden einer Gate-Elektrode, einer Gateleitung, eines Gate-Lötpads und eines Daten-Lötpads auf einem Substrat; Bilden einer Gate-Isolationsschicht auf der Gate-Elektrode; Bilden einer Datenleitung, die die Gateleitung kreuzt, einer Source-Elektrode und einer Drain-Elektrode, einer Halbleiterschicht, die einen Kanal zwischen der Source-Elektrode und der Drain-Elektrode auf der Gate-Isolationsschicht bildet, und Bilden einer Kanal-Passivierungsschicht auf der Halbleiterschicht, um den Kanal der Halbleiterschicht zu schützen; und Bilden einer Pixelelektrode, die die Drain-Elektrode kontaktiert, und einer Springelektrode, die die Datenleitung mit dem Daten-Lötpad auf der Drain-Elektrode und der Gate-Isolationsschicht verbindet.
  • In dem dritten Aspekt der Erfindung ist ein Herstellungsverfahren eines TFT-Array-Substrats vorgesehen, das aufweist: Bilden einer ersten leitfähigen Strukturgruppe, die eine Gateleitung, eine Gate-Elektrode, die mit der Gateleitung gekoppelt ist, eine untere Gate-Lötpad-Elektrode, die sich von der Gateleitung erstreckt, und eine untere Daten-Lötpad-Elektrode auf einem Substrat aufweist; Bilden einer Gate-Isolationsschicht zum Bedecken der ersten leitfähigen Strukturgruppe; Bilden einer zweiten leitfähigen Strukturgruppe, die eine Datenleitung, die die Gateleitung schneidet, eine Source-Elektrode, die von der Datenleitung hervorsteht, eine Drain-Elektrode, die der Source-Elektrode gegenüberliegt, mit einem Kanal dazwischen, und eine Halbleitergruppe, die den Kanal auf der Gate-Isolationsschicht bildet, aufweist und Bilden einer Kanal-Passivierungsschicht auf dem Kanal der Halbleitergruppe; Bilden von Kontaktlöchern, die durch die Gate-Isolationsschicht hindurch gehen, zum Freilegen der unteren Gate-Lötpad-Elektrode und eines Abschnitts der unteren Daten-Lötpad-Elektrode; und Bilden einer dritten leitfähigen Strukturgruppe, die eine Pixelelektrode, die die Drain-Elektrode kontaktiert, eine obere Daten-Lötpad-Elektrode, die mit der unteren Daten-Lötpad-Elektrode durch ein Kontaktloch gekoppelt ist, eine obere Gate-Lötpad-Elektrode, die mit der unteren Gate-Lötpad-Elektrode durch ein Kontaktloch gekoppelt ist, und eine Springelektrode, die die untere Daten-Lötpad-Elektrode mit der Datenleitung durch ein Kontaktloch koppelt, aufweist.
  • In dem vierten Aspekt der Erfindung ist ein TFT-Array-Substrat vorgesehen, das aufweist: eine Gate-Elektrode, die mit einer Gateleitung gekoppelt ist; eine Source-Elektrode, die mit einer Datenleitung gekoppelt ist, die die Gateleitung kreuzt und einen Pixelbereich definiert; eine Drain-Elektrode, die der Source-Elektrode gegenüberliegt mit einem Kanal dazwischen; eine Halbleiterschicht, die den Kanal zwischen der Source-Elektrode und der Drain-Elektrode bildet; eine Pixelelektrode, die in dem Pixelbereich angeordnet ist, und die Drain-Elektrode kontaktiert; eine Kanal-Passivierungsschicht, die auf der Halbleiterschicht gebildet ist; ein Gate-Lötpad mit einer unteren Gate-Lötpad-Elektrode, die sich von der Gateleitung erstreckt; und ein Daten-Lötpad mit einer unteren Daten-Lötpad-Elektrode, die von der Datenleitung getrennt ist; geradzahlige und ungeradzahlige Datenleitungen, die ein Signal an den Daten-Lötpad anlegen; und eine Schutzstruktur für statische Elektrizität, die mit einer der geradzahligen und ungeradzahligen Datenleitungen gekoppelt ist, und einen vorgegebenen Abstand aufweist.
  • In dem fünften Aspekt der Erfindung ist ein Herstellungsverfahren eines TFT-Array-Substrats vorgesehen, das aufweist: Bilden einer Gate-Elektrode, einer Gateleitung, eines Gate-Lötpads, eines Daten-Lötpads und einer ersten Kurzschlussschiene; Bilden einer Gate-Isolationsschicht auf dem Substrat; Bilden einer Halbleiterschicht und einer Metallschicht auf der Gate-Isolationsschicht; Strukturieren der Halbleiterschicht und der Metallschicht zum Bilden der Gateleitung, einer Datenleitung, eines TFT-Bereichs, des Gate-Lötpads, des Daten-Lötpads und einer zweiten Kurzschlussschiene; Bilden einer Kanal-Passivierungsschicht auf dem Kanal der Halbleitergruppe; Bilden von Kontaktlöchern, die durch die Gate-Isolationsschicht hindurchlaufen zum Freilegen einer unteren Gate-Lötpad-Elektrode und eines Abschnitts einer unteren Daten-Lötpad-Elektrode; und Auftragen einer transparenten leitfähigen Schicht auf das Substrat und Strukturieren derselben zum Bilden einer Source-Elektrode, einer Drain-Elektrode und der Halbleiterschicht, die einen Kanal zwischen der Source-Elektrode und der Drain-Elektrode bildet, einer Pixelelektrode, die die Drain-Elektrode in dem TFT-Bereich kontaktiert, oberer Elektroden des Gate-Lötpads und des Daten-Lötpads, und einer Springelektrode, die die Datenleitung mit dem Daten-Lötpad koppelt.
  • Es ist zu verstehen, dass sowohl die vorangegangene allgemeine Beschreibung als auch die folgende detaillierte Beschreibung der Erfindung beispielhaft und erklärend sind, und beabsichtigen, eine weitere Erklärung der Erfindung, wie beansprucht, zu schaffen.
  • Die begleitende Zeichnung, die zum Schaffen eines weiteren Verständnisses der Erfindung enthalten ist und in dieser Anmeldung enthalten ist und einen Teil davon bildet, stellt Ausführungsbeispiele der Erfindung dar und dient zusammen mit der Beschreibung zum Erklären der Prinzipien der Erfindung. In der Zeichnung:
  • 1 ist eine Draufsicht eines TFT-Array-Substrats unter Verwendung eines 4-Maskenprozesses gemäß dem Stand der Technik;
  • 2 ist eine Querschnittsansicht des TFT-Array-Substrats, die entlang der Linie I-I' aus 1 genommen ist;
  • 3A bis 3D stellen die Prozesse eines Herstellungsverfahrens eines TFT-Array-Substrats eines Flüssigkristallpaneels gemäß dem Stand der Technik dar;
  • 4 ist eine Draufsicht eines TFT-Array-Substrats gemäß der Erfindung;
  • 5 ist eine Querschnittsansicht des TFT-Array-Substrats, die entlang der Linie II-II' aus 4 genommen ist;
  • 6A und 6B sind eine Draufsicht und eine Querschnittsansicht, die ein Herstellungsverfahren der ersten leitfähigen Strukturgruppe unter Verwendung des ersten Maskenprozesses auf einem TFT-Array-Substrat gemäß der Erfindung darstellen;
  • 7A und 7B sind eine Draufsicht und eine Querschnittsansicht, die ein Herstellungsverfahren einer Halbleiterstruktur, der zweiten leitfähigen Strukturgruppe und einer Kanal-Passivierungsschicht unter Verwendung des zweiten Maskenprozesses auf einem TFT-Array-Substrat gemäß der Erfindung darstellen;
  • 8A bis 8F sind Ansichten, die Prozesse eines Herstellungsverfahrens der zweiten leitfähigen Strukturgruppe gemäß der Erfindung darstellen;
  • 9A und 9B sind eine Draufsicht und eine Querschnittsansicht, die den dritten Maskenprozess in einem TFT-Array-Substrat gemäß der Erfindung darstellen;
  • 10A und 10B sind eine Draufsicht und eine Querschnittsansicht, die den vierten Maskenprozess in einem TFT-Array-Substrat gemäß der Erfindung darstellen; und
  • 11 ist eine Draufsicht, die einen teilweisen Abschnitt eines äußeren Lötpads eines TFT-Array-Substrats gemäß der Erfindung darstellt.
  • Es wird jetzt im Detail auf die bevorzugten Beispiele der Erfindung Bezug genommen, von denen Beispiele in der begleitenden Zeichnung dargestellt sind.
  • 4 ist eine Draufsicht eines TFT-Array-Substrats gemäß der Erfindung und 5 ist eine Querschnittsansicht des TFT-Array-Substrats, die entlang der Linie II-II' in 4 genommen ist.
  • Mit Bezugnahme zu den 4 und 5 weist das TFT-Array-Substrat eine Gate-Isolationsschicht 112 auf einem unteren Substrat 101, einen TFT 130, der an jeder Kreuzung gebildet ist, eine Pixelelektrode 122, die in einem Pixelbereich gebildet ist, der durch die Kreuzungsstruktur definiert ist, und eine Kanal-Passivierungsschicht 120 zum Schützen des TFT 130 auf.
  • Ebenso weist das TFT-Array-Substrat ferner eine Speicherkapazität 140 auf, die gebildet ist, wo die Gateleitung 102 die Pixelelektrode 122 überlappt, einen Gate-Lötpad 150, der mit der Gateleitung 102 gekoppelt ist, und einen Daten-Lötpad 160, der mit der Datenleitung 104 durch die Springstruktur gekoppelt ist, auf.
  • Die Gateleitung 102, die ein Gatesignal anlegt, und die Datenleitung 104, die ein Datensignal anlegt, sind an der Kreuzung gebildet, zum Definieren des Pixelbereichs 105.
  • Der TFT 130 erlaubt es einem Pixelsignal der Datenleitung 104 geladen und an der Pixelelektrode 122 in Antwort auf ein Gatesignal der Gateleitung 102 aufrecht erhalten zu werden.
  • Zu diesem Zweck weist der TFT 130 eine Gate-Elektrode 106, die mit der Gateleitung 102 gekoppelt ist, eine Source-Elektrode 108, die mit der Datenleitung 104 gekoppelt ist, und eine Drain-Elektrode 110, die mit der Pixelelektrode 122 gekoppelt ist, auf.
  • Der TFT 130 weist ferner eine aktive Schicht 114, die die Gate-Elektrode 106 mit der Gate-Isolationsschicht 112 dazwischen überlappt, und einen Kanal zwischen der Source-Elektrode 108 und der Drain-Elektrode 110 bildet, auf. Die aktive Schicht 114 überlappt auch die Datenleitung 104 und eine untere Daten-Lötpad-Elektrode 162.
  • Eine ohmsche Kontaktschicht 116, die einen ohmschen Kontakt mit der Datenleitung 104, der Source-Elektrode 108, der Drain-Elektrode 110 und der unteren Daten-Lötpad-Elektrode 162 bereitstellt, ist ferner auf der aktiven Schicht 114 gebildet.
  • Die Kanal-Passivierungsschicht 120 ist aus SiOx oder SiNx auf der aktiven Schicht 11 gebildet, die den Kanal zwischen der Source-Elektrode 108 und der Drain-Elektrode 110 bildet.
  • Die Kanal-Passivierungsschicht 120 verhindert, dass die aktive Schicht 114, die den Kanal bildet, während des Abziehprozesses beim Entfernen von Photoresiststrukturen, die verwendet werden, wenn die Source-Elektrode 108, die Drain-Elektrode 110 und die Pixelelektrode 122 gebildet werden, und einem Reinigungsprozesses, der vor und nach all diesen Prozessen durchgeführt wird, beschädigt wird.
  • Die Pixelelektrode 122 ist mit der Drain-Elektrode 110 des TFT 130 durch ein Drain-Kontaktloch gekoppelt, das durch eine Passivierungsschicht hindurch läuft, und im Pixelbereich 105 gebildet.
  • Eine transparente leitfähige Struktur 118 ist aus dem gleichem Material gebildet wie die Pixelelektrode 122 auf der Source-Elektrode 108, die Drain-Elektrode 110 und die Datenleitung 104.
  • Die transparente leitfähige Struktur 118 bildet eine Springelektrode 168, die die Datenleitung 104 mit dem Drain-Lötpad 150 in der Springstruktur koppelt.
  • Die transparente leitfähige Struktur 118, die auf der Datenleitung 104 gebildet ist, dient als Reparaturleitung, die ein Datensignal an die Source-Elektrode 108 des TFT 130 anlegt, wenn die Datenleitung 104 unterbrochen ist.
  • Die transparente leitfähige Struktur 118, die auf der Source-Elektrode 108 und der Drain-Elektrode 110 gebildet ist, verhindert eine Korrosion der Source-Elektrode 108 und der Drain-Elektrode 118, die aus einem Metall (z.B. Mo) gebildet sind, das für Korrosion anfällig ist. Die transparente leitfähige Struktur 118 weist einen Abstand auf, um einen Kurzschluss mit einer benachbarten transparenten leitfähigen Struktur 118 oder einer benachbarten Pixelelektrode 122 zu vermeiden.
  • Die transparente leitfähige Struktur 118, die auf der Source-Elektrode 108 gebildet ist, und die transparente leitfähige Struktur 118, die auf der Drain-Elektrode 110 gebildet ist, weisen einen Abstand von ungefähr 4-5 μm auf, und die transparente leitfähige Struktur 118, die auf der Datenleitung 104 und der Pixelelektrode 122 gebildet ist, weist auch einen Abstand von ungefähr 4-5 μm auf.
  • Folglich wird ein elektrisches Feld zwischen der Pixelelektrode 122, an die von dem TFT 130 ein Pixelsignal angelegt ist, und einer gemeinsamen Elektrode (nicht gezeigt), an die eine Bezugsspannung angelegt ist, gebildet.
  • LC-Moleküle zwischen dem unteren Array-Substrat und dem oberen Array-Substrat drehen sich aufgrund der dielektrischen Anisotropie aufgrund des elektrischen Felds.
  • Die Lichtdurchlässigkeit des LC wird gemäß dem Drehungsgrad von Flüssigkristallmolekülen geändert, so dass eine Grauskala verwirklicht ist.
  • Die Speicherkapazität 140 weist die Gateleitung 102 und die Pixelelektrode 122, die die Gateleitung 102 mit der Gate-Isolationsschicht 112 dazwischen überlappt, auf.
  • Die Speicherkapazität 140 erlaubt es einem Pixelsignal, mit dem die Pixelelektrode 122 geladen ist, stabil aufrechterhalten zu bleiben, bis das nächste Pixelsignal geladen wird.
  • Der Gate-Lötpad 150 ist zum Anlegen eines Gatesignals an die Gateleitung 102 mit einem Gate-Treiber (nicht gezeigt) gekoppelt. Der Gate-Lötpad 150 weist eine untere Gate-Lötpad-Elektrode 152, die sich von der Gateleitung 102 erstreckt, und eine obere Gate-Lötpad-Elektrode 156, die durch das dritte Kontaktloch 154 hindurch mit der unteren Gate-Lötpad-Elektrode 152 gekoppelt ist, auf, wobei das dritte Kontaktloch 154 durch die Gate-Isolationsschicht 112 hindurch läuft.
  • Der Daten-Lötpad 160 ist zum Anlegen eines Datensignals an die Datenleitung 104 auch mit einem Datentreiber (nicht gezeigt) gekoppelt. Der Daten-Lötpad 160 weist eine untere Daten-Lötpad-Elektrode 162 und eine obere Daten-Lötpad-Elektrode 166, die mit der unteren Daten-Lötpad-Elektrode 162 mit der Gate-Isolationsschicht 112 dazwischen gekoppelt ist, auf.
  • Der Daten-Lötpad 160, der aus der Gatestruktur gebildet ist, ist mit der Datenleitung 104 in einer Springstruktur mit der Gate-Isolationsschicht 112 dazwischen gebildet.
  • Die Springstruktur (jumping structure) weist eine untere Daten-Lötpad-Elektrode 162 und eine Springelektrode 168, die eine transparent leitfähige Schicht ist, auf, wobei die Springelektrode 168 die untere Daten-Lötpad-Elektrode 162 mit der Datenleitung 104 koppelt.
  • Die 6A und 6B sind eine Draufsicht und eine Querschnittsansicht, die ein Herstellungsverfahren der ersten leitfähigen Strukturgruppe eines TFT-Array-Substrats gemäß der Erfindung darstellen.
  • Mit Bezugnahme zu den 6A und 6B wird eine Gatestruktur, die die Gateleitung 102, die Gate-Elektrode 106, die untere Gate-Lötpad-Elektrode 152 und die untere Daten-Lötpad-Elektrode 162 aufweist, unter Verwendung des ersten Maskenprozesses auf dem unteren Substrat 101 gebildet.
  • Zuerst wird eine Gate-Metallschicht auf dem unteren Substrat 101 unter Verwendung eines Abscheideverfahrens, wie zum Beispiel Sputtern, gebildet.
  • Danach wird die Gate-Metallschicht mittels eines Photolithographieprozesses und eines Ätzprozesses, die die erste Maske verwenden, strukturiert, so dass die Gatestruktur gebildet wird, die die Gateleitung 102, die Gate-Elektrode 106, die untere Gate-Lötpad-Elektrode 152 und die untere Daten-Lötpad-Elektrode 162 aufweist.
  • Hier kann die Gate-Metallschicht aus Aluminium oder aus einer Aluminiumlegierung (z.B. Al, Al/Nd) gebildet werden.
  • Die 7A und 7B sind eine Draufsicht und eine Querschnittsansicht, die ein Herstellungsverfahren einer Halbleiterstruktur, der zweiten leitfähigen Strukturgruppe und einer Kanal-Passivierungsschicht eines TFT-Array-Substrats gemäß der Erfindung darstellen.
  • Mit Bezugnahme zu den 7A und 7B wird die Gate-Isolationsschicht 112 auf das untere Substrat 101 aufgetragen, auf dem die erste leitfähige Strukturgruppe gebildet ist.
  • Als Nächstes werden die Halbleiterstruktur, die die aktive Schicht 114 und die ohmsche Kontaktschicht 116 aufweist, und die zweite leitfähige Strukturgruppe, die die Datenleitung 104, die Source-Elektrode 108 und die Drain-Elektrode 110 aufweist, unter Verwendung des zweiten Maskenprozesses auf der Gate-Isolationsschicht 112 gebildet. Die Kanal-Passivierungsschicht 120 wird auch auf der aktiven Schicht 114 gebildet, die den Kanal zwischen der Source-Elektrode 108 und der Drain-Elektrode 110 bildet.
  • Mit Bezugnahme zu 8A werden unter Verwendung eines Abscheideverfahrens, wie zum Beispiel Sputtern, die erste Halbleiterschicht 147, die zweite Halbleiterschicht 149 und die Source/Drain-Metallschicht 151 nacheinander auf der Gate-Isolationsschicht 112 gebildet.
  • Die erste Halbleiterschicht 147 kann amorphes Silizium sein, das nicht mit Störstellen dotiert ist, und der zweite Halbleiter 149 kann amorphes Silizium sein, der mit N-Typ-Störstellen oder P-Typ-Störstellen dotiert ist.
  • Die Source/Drain-Elektroden-Metallschicht 151 ist aus einem Metall, wie zum Beispiel Mo oder Cu gebildet. Als Nächstes wird eine Photoresistschicht auf der Source/Drain-Metallschicht 151 gebildet und eine zweite Teilbelichtungsmaske 170 wird auf dem unteren Substrat 101 ausgerichtet, wie in 8B dargestellt.
  • Die zweite Maske 170 weist ein Maskensubstrat 173, das aus einem transparenten Material hergestellt ist, einen Blockierabschnitt 174, der in einem Blockierbereich S2 des Maskensubstrats 173 gebildet ist, und einen Brechungsbelichtungsbereich 176 (oder transflektiven Bereich), der in einem Teilbelichtungsbereich S3 des Maskensubstrats 173 gebildet ist, auf.
  • Ein Bereich, wo das Maskensubstrat 173 belichtet wird, wird ein Belichtungsbereich S1.
  • Die Photoresistschicht, die die zweite Maske 170 verwendet, wird belichtet und dann entwickelt, so dass eine Photoresiststruktur 178 mit dem Blockierbereich S2 und einem Schrittunterschied in dem Teilbelichtungsbereich S3, die jeweils dem Blockierabschnitt 174 bzw. dem Brechungsbelichtungsabschnitt 176 der zweiten Maske 170 entsprechen, gebildet werden.
  • Das heißt, die Photoresiststruktur 178, wo der Teilbelichtungsbereich S3 gebildet wird, weist die zweite Höhe h2 auf, die niedriger ist als die erste Höhe h1 der Photoresiststruktur 178, die in dem Blockierbereich S2 gebildet wird.
  • Die Source/Drain-Metallschicht 151 wird durch einen Nassätzprozess strukturiert, der die Photoresiststruktur 178 als Maske verwendet, so dass die zweite leitfähige Strukturgruppe gebildet wird, die die Datenleitung 104, die Source-Elektrode 108, die mit der Datenleitung 104 gekoppelt ist, und die Drain-Elektrode 110 aufweist, wie in 8C dargestellt ist.
  • Die erste Halbleiterschicht und die zweite Halbleiterschicht werden durch einen Trockenätzprozess strukturiert, der die Photoresiststruktur 178 als Maske verwendet, so dass die ohmsche Kontaktschicht 116 und die aktive Schicht 114 mit der zweiten leitfähigen Strukturgruppe, wie in 8D dargestellt, gebildet werden.
  • Nachfolgend wird die Photoresiststruktur mit der zweiten Höhe h2 in dem Teilbelichtungsbereich S3 mittels eines Veraschungsprozesses entfernt, der O2-Plasma verwendet, und die Photoresiststruktur 178 mit der ersten Höhe h2 in dem Blockierbereich S3 wird in ihrer Höhe verkleinert.
  • Der Brechungsbelichtungsbereich S3, d.h. die Source/Drain-Metallschicht und die ohmsche Kontaktschicht 116, die in einem Kanalabschnitt des TFT gebildet sind, wird mittels eines Ätzprozesses, der die Photoresiststruktur 178 verwendet, entfernt. Folglich wird die aktive Schicht 114 des Kanalabschnitts freigelegt, so dass die Source-Elektrode 108 von der Drain-Elektrode 110 getrennt wird.
  • Mit Bezugnahme zu 8E wird die Oberfläche der freigelegten aktiven Schicht 114 des Kanalabschnitts unter Verwendung der Photoresiststruktur 178 als Maske einem Ox-Plasma (z.B. O2) oder einem Nx-Plasma (z.B. N2) ausgesetzt.
  • Ox oder Nx im Ionenzustand reagieren mit Silizium, das in der aktiven Schicht 114 vorhanden ist, so dass eine Kanal-Passivierungsschicht 120, die SiO2 oder SiNx aufweist, auf der aktiven Schicht 114 des Kanalabschnitts gebildet wird.
  • Die Kanal-Passivierungsschicht 120 verhindert, dass die aktive Schicht 114 des Kanalabschnitts durch eine Abziehlösung und eine Reinigungslösung, die jeweils während eines Abziehprozesses bzw. eines Reinigungsprozesses verwendet werden, die nachfolgende Prozesse sind, beschädigt wird.
  • Mit Bezugnahme zu 8F wird die Photoresiststruktur 178, die auf der zweiten leitfähigen Strukturgruppe bleibt, durch einen Abziehprozess entfernt.
  • Die Datenleitung 104 kann in der Nähe der unteren Daten-Lötpad-Elektrode 162 gebildet werden oder die untere Daten-Lötpad-Elektrode 162 überlappen, um mit dem Daten-Lötpad 160 in einer Springstruktur (jumping structure) zu koppeln.
  • Mit Bezugnahme auf die 9A und 9B werden das Kontaktloch 154, das die untere Gate-Lötpad-Elektrode 152 freilegt, die mit der Gate-Isolationsschicht 112 bedeckt ist, das Kontaktloch 172 zum Freilegen der unteren Daten-Lötpad-Elektrode 162 und das Kontaktloch 171 zum Freilegen der unteren Datenelektrode 162, um die untere Daten-Lötpad-Elektrode 162 mit der Datenleitung 104 in der Sprungstruktur zu koppeln, unter Verwendung des dritten Maskenprozess gebildet.
  • Die Gate-Isolationsschicht 112, die zum Bedecken der unteren Gate-Lötpad-Elektrode 152 gebildet ist, wird durch einen Photolithographieprozess und einen Ätzprozess strukturiert, die die dritte Maske verwenden, so dass das Kontaktloch 154, das die untere Gate-Lötpad-Elektrode 152 freilegt, gebildet wird.
  • Die Datenleitung 104 ist mit dem Daten-Lötpad 160 einschließlich der Gatestruktur in einer Sprungstruktur gekoppelt. Zu diesem Zweck wird das Kontaktloch 171, das die untere Daten-Lötpad-Elektrode 162 freilegt, gebildet.
  • Da die untere Daten-Lötpad-Elektrode 162 die Gatestruktur aufweist, wird das Kontaktloch 172, das das teilweise Ende der unteren Daten-Lötpad-Elektrode 162 freilegt, zum Öffnen des Daten-Lötpads gebildet.
  • Mit Bezugnahme auf die 10A und 10B wird die dritte leitfähige Strukturgruppe, die die Pixelelektrode 122, die transparente leitfähige Struktur 118, die obere Gate-Lötpad-Elektrode 156, die obere Daten-Lötpad-Elektrode 166 und die Springelektrode 168 aufweist, unter Verwendung des vierten Maskenprozess auf dem unteren Substrat 101 gebildet, in welchem das Kontaktloch 154 gebildet ist.
  • Im Detail wird die transparente leitfähige Schicht unter Verwendung eines Abscheideverfahrens (z.B. eines Sputterverfahrens) auf das Substrat 101 aufgetragen, in welchem das Kontaktloch 154 gebildet ist.
  • Die transparente leitfähige Schicht ist aus Indium-Zinnoxid (ITO), Zinnoxid (TO), Indium-Zinn-Zinkoxid (ITZO) oder Indium-Zinkoxid (IZO) gebildet.
  • Nachfolgend wird die transparente leitfähige Schicht unter Verwendung eines Photolithographieprozesses und eines Ätzprozesses strukturiert, so dass die dritte leitfähige Strukturgruppe, die die Pixelelektrode 122, die transparente leitfähige Struktur 118, die obere Gate-Lötpad-Elektrode 156, die obere Daten-Lötpad-Elektrode 166 und die Springelektrode aufweist, gebildet wird.
  • Die Pixelelektrode 122 ist direkt mit der Drain-Elektrode 110 gekoppelt.
  • Die transparente leitfähige Struktur 118 ist auf der Datenleitung 104, der Source-Elektrode 108 und der Drain-Elektrode 110 gebildet, um direkt mit ihnen gekoppelt zu sein. Die obere Gate-Lötpad-Elektrode 156 ist durch das Kontaktloch 154 elektrisch mit der unteren Gate-Lötpad-Elektrode 152 gekoppelt. Die obere Daten-Lötpad-Elektrode 166 ist durch das Kontaktloch 172 elektrisch mit der unteren Daten-Lötpad-Elektrode 162 gekoppelt.
  • Auch in der Sprungstruktur, die die Datenleitung 104 mit dem Daten-Lötpad 160 koppelt, ist die Springelektrode 168, die direkt mit der Datenleitung 104 gekoppelt ist, elektrisch durch das Kontaktloch 171 mit der unteren Daten-Lötpad-Elektrode 162 gekoppelt.
  • Wie oben beschrieben, weist der Daten-Lötpad 160 die untere Daten-Lötpad-Elektrode 162, die die Gatestruktur aufweist, und die obere Daten-Lötpad-Elektrode 166, die die transparente leitfähige Schicht aufweist, auf, und die untere Daten-Lötpad-Elektrode 162 erstreckt sich zu der Seite der Datenleitung 104 hin und ist dazu in der Sprungstruktur gekoppelt.
  • Die Sprungstruktur ist eine Struktur, in der die Datenleitung 104 mittels der Springelektrode 168 mit der unteren Daten-Lötpad-Elektrode 162 gekoppelt ist. Die Springelektrode 168 ist durch das Kontaktloch 171 hindurch, das in der unteren. Daten-Lötpad-Elektrode 162 gebildet ist, gekoppelt, und kann mit der transparenten leitfähigen Struktur gekoppelt sein, die auf der Datenleitung 104 gebildet ist.
  • Das TFT-Array-Substrat ist an dem Farbfilter-Array-Substrat angebracht, das dem TFT-Array-Substrat gegenüberliegt, und ein Flüssigkristall ist dazwischen angeordnet, um ein Flüssigkristallpaneel zu bilden.
  • Das Farbfilter-Array-Substrat weist Farbfilter, die in den Flüssigkristallzellen gebildet sind, eine Schwarzmatrix zum Trennen der Farbfilter und Reflektieren externen Lichts, und eine gemeinsame Elektrode, die eine gemeinsame Bezugsspannung an Flüssigkristallzellen anlegt, auf.
  • Insbesondere durchläuft das TFT-Array-Substrat einen Signal-Prüfungsprozess zum Detektieren von Zeilenfehlern, wie zum Beispiel einen Kurzschluss oder eine durchtrennte Signalleitung, oder einen Defekt des TFT nach dem Herstellungsprozess.
  • Für den Signal-Prüfungsprozess werden ungeradzahlige Kurzschlussschienen und geradzahlige Kurzschlussschienen, die jeweils mit den ungeradzahligen Leitungen und den geradzahligen Leitungen der Gateleitungen und der Datenleitungen gekoppelt sind, auf dem TFT-Array-Substrat gebildet.
  • Insbesondere detektiert eine Datenleitungsprüfung einen Leitungsdefekt unter Verwendung der ungeradzahligen Daten-Kurzschlussschienen, die mit den ungeradzahligen Datenleitungen gekoppelt sind, und den geradzahligen Daten-Kurzschlussschienen, die mit den geradzahligen Datenleitungen gekoppelt sind.
  • 11 ist eine Draufsicht, die einen Abschnitt eines äußeren Lötpads eines TFT-Array-Substrats gemäß der Erfindung darstellt.
  • Mit Bezugnahme zu 11 weist das TFT-Array-Substrat einen Transistor, der an jeder Kreuzung einer Gateleitung 102 und einer Datenleitung 104 gebildet ist, und die Pixelelektrode 122, die mit dem TFT 130 gekoppelt ist, auf. Die Datenleitung 104 bildet den Daten-Lötpad 160 mittels einer Datenverbindung am Rand des Substrats.
  • Der Daten-Lötpad 160 ist durch geradzahlige/ungeradzahlige Datenleitungen 109a/109b gekoppelt und mit den Kurzschlussschienen 196 und 197 gekoppelt.
  • Der Daten-Lötpad 160 und die geradzahligen/ungeradzahligen Datenleitungen 109a/109b, die mit der Datenleitung 104 durch eine Sprungstruktur gekoppelt sind, sind aus einem Gatemetall gebildet, und die geradzahligen Datenleitungen 109a sind durch ein Kontaktloch 173 mit einer Daten-Metallstruktur 151 gekoppelt und mit der geradzahligen Daten-Kurzschlussschiene 197 gekoppelt.
  • Die ungeradzahligen Datenleitungen 109b sind mit der ungeradzahligen Daten-Kurzschlussschiene 196 gekoppelt, die aus einem Gatemetall gebildet ist.
  • Zum Vermeiden statischer Elektrizität, weist eine Entladevorrichtung der geradzahligen Datenleitungen 109a eine H-förmige Masseleitung 181 auf, die einen Schnittabschnitt A aufweist.
  • Der Schnittabschnitt A ist einige μm groß, um es statischer Elektrizität zu erlauben, durch die Masseleitung 181 entladen zu werden, wenn statische Elektrizität erzeugt wird.
  • Die Masseleitung 181 ist mit der ungeradzahligen Daten-Kurzschlussschiene 196 gekoppelt.
  • Folglich bilden die geradzahligen/ungeradzahligen Datenleitungen 109a und 109b durch die Masseleitung 181 ein Äquipotenzial zum Vermeiden statischer Elektrizität.
  • Danach werden die geradzahligen/ungeradzahligen Daten-Kurzschlussschienen 196 und 197 abgeschnitten und entfernt, wenn ein Flüssigkristallpaneel gebildet wird.
  • Da das TFT-Array-Substrat und das Herstellungsverfahren dafür gemäß der Erfindung keine separate Ausrüstung zum Bilden der Passivierungsschicht benötigen, können die Herstellungskosten reduziert werden und das Öffnen der Pixelelektrode in dem Stufenabschnitt des Kontaktlochs, das die Drain-Elektrode freilegt, kann vermieden werden.
  • Das TFT-Array-Substrat und das Herstellungsverfahren dafür können auch ohne einen Repa raturprozess ein Pixelsignal an jeden TFT unter Verwendung der transparenten leitfähigen Struktur anlegen, wenn ein Unterbrechungs-Fehler der Datenleitung vorhanden ist, und können Korrosion der Datenleitung, der Source-Elektrode und der Drain-Elektrode verhindern.
  • In dem TFT-Array-Substrat und dem Herstellungsverfahren dafür kann der Abstand zwischen zwei Leitern, die die Speicherkapazität bilden, ebenfalls klein sein, so dass der Kapazitätswert der Kapazität steigt und eine Bildqualität-Störung (z.B. ein Fleck) verbessert werden kann.
  • Das TFT-Array-Substrat und das Herstellungsverfahren davon können eine galvanische Korrosion des Daten-Lötpads verhindern.
  • Das TFT-Array-Substrat und das Herstellungsverfahren dafür bilden auch eine Schutzstruktur für statische Elektrizität, indem die geradzahlige Datenleitung und die ungeradzahlige Datenleitung getrennt werden, so dass die Anzahl von Prozessen reduziert werden kann.

Claims (32)

  1. TFT-Array-Substrat, das aufweist: eine Gate-Elektrode, die mit einer Gateleitung gekoppelt ist; eine Source-Elektrode, die mit einer Datenleitung gekoppelt ist, die die Gateleitung kreuzt und einen Pixelbereich definiert; eine Drain-Elektrode, die der Source-Elektrode gegenüberliegt mit einem Kanal dazwischen; eine Halbleiterschicht, die den Kanal zwischen der Source-Elektrode und der Drain-Elektrode bildet; eine Pixelelektrode in dem Pixelbereich, die die Drain-Elektrode kontaktiert; eine Kanal-Passivierungsschicht, die auf der Halbleiterschicht gebildet ist; einen Gate-Lötpad mit einer unteren Gate-Lötpad-Elektrode, die sich von der Gateleitung erstreckt; und einen Daten-Lötpad mit einer unteren Daten-Lötpad-Elektrode, die von der Datenleitung getrennt ist.
  2. TFT-Array-Substrat gemäß Anspruch 1, wobei die Kanal-Passivierungsschicht aus SiNx oder SiOx gebildet ist.
  3. TFT-Array-Substrat gemäß Anspruch 1, wobei die Halbleiterschicht aufweist: eine aktive Schicht, die den Kanal zwischen der Source-Elektrode und der Drain-Elektrode bildet; und eine ohmsche Kontaktschicht zwischen den Source/Drain-Elektroden und der aktiven Schicht.
  4. TFT-Array-Substrat gemäß Anspruch 1, ferner aufweisend eine transparente leitfähige Struktur, die aus den gleichen Material gebildet ist wie die Pixelelektrode auf der Datenleitung und mit der Source-Elektrode und der Drain-Elektrode gebildet ist.
  5. TFT-Array-Substrat gemäß Anspruch 1, ferner aufweisend eine Speicherkapazität mit der Pixelelektrode, die die Gateleitung mit einer Gate-Isolationsschicht dazwischen überlappt.
  6. TFT-Array-Substrat gemäß Anspruch 1, wobei der Gate-Lötpad aufweist: eine untere Gate-Lötpad-Elektrode, die mit der gateleitung gekoppelt ist; ein Kontaktloch, das durch eine Gate-Isolationsschicht hindurchläuft zum Freilegen der unteren Gate-Lötpad-Elektrode; und eine obere Gate-Lötpad-Elektrode, die durch das Kontaktloch hindurch mit der unteren Gate-Lötpad-Elektrode gekoppelt ist.
  7. TFT-Array-Substrat gemäß Anspruch 1, wobei der Daten-Lötpad mit der Datenleitung und der unteren Datenelektrode durch eine Springelektrode aus einem transparenten Material gekoppelt ist.
  8. TFT-Array-Substrat gemäß Anspruch 1, wobei der Daten-Lötpad aufweist: eine untere Daten-Lötpad-Elektrode, die aus einem Gatematerial gebildet ist; und eine obere Daten-Lötpad-Elektrode, die durch ein Kontaktloch hindurch mit der unteren Daten-Lötpad-Elektrode mit der Gate-Isolationsschicht dazwischen gekoppelt ist.
  9. Herstellungsverfahren eines TFT-Array-Substrats, das aufweist: Bilden einer Gate-Elektrode, einer Gateleitung, eines Gate-Lötpads und eines Daten-Lötpads auf einem Substrat; Bilden einer Gate-Isolationsschicht auf der Gate-Elektrode; Bilden einer Datenleitung, die die Gateleitung kreuzt, einer Source-Elektrode und einer Drain-Elektrode, einer Halbleiterschicht, die einen Kanal zwischen der Source-Elektrode und der Drain-Elektrode auf der Gate-Isolationsschicht bildet, und Bilden einer Kanal-Passivierungsschicht auf der Halbleiterschicht, um den Kanal der Halbleiterschicht zu schützen; und Bilden einer Pixelelektrode, die die Drain-Elektrode kontaktiert, und einer Springelektrode, die die Datenleitung mit dem Daten-Lötpad verbindet, auf der Drain-Elektrode und der Gate-Isolationsschicht.
  10. Verfahren gemäß Anspruch 9, wobei das Bilden der Datenleitung, die die Gateleitung kreuzt, der Source-Elektrode und der Drain-Elektrode, der Halbleiterschicht, die den Kanal zwischen der Source-Elektrode und der Drain-Elektrode bildet auf der Gate-Isolationsschicht und das Bilden der Kanal-Passivierungsschicht auf der Halbleiterschicht zum Schützen des Kanals der Halbleiterschicht aufweist: sequenzielles Bilden einer ersten Halbleiterschicht, einer zweiten Halbleiterschicht und einer Daten-Metallschicht auf der Gate-Isolationsschicht; Bilden einer Stufen-Photoresiststruktur auf der Daten-Metallschicht unter Verwendung einer Teilbelichtungsmaske; Strukturieren der ersten Halbleiterschicht und der zweiten Halbleiterschicht und der Daten-Metallschicht unter Verwendung der Photoresiststruktur zum Bilden einer aktiven Schicht, einer ohmschen Kontaktschicht, der Datenleitung, der Source-Elektrode und der Drain-Elektrode; Veraschen der Photoresiststruktur; Strukturieren der Metallschicht und der ohmschen Kontaktschicht, die dem Kanal entsprechen unter Verwendung der veraschten Photoresiststruktur zum Freilegen der aktiven Schicht, die den Kanal bildet; Aussetzen der freigelegten Oberfläche der aktiven Schicht an Plasma unter Verwendung der veraschten Photoresiststruktur als Maske zum Bilden der Kanal-Passivierungsschicht auf der freigelegten aktiven Schicht; und Entfernen der veraschten Photoresiststruktur.
  11. Verfahren gemäß Anspruch 10, wobei das Bilden der Kanal-Passivierungsschicht Bilden der Kanal-Passivierungsschicht auf der aktiven Schicht aufweist, indem Silizium in der aktiven Schicht erlaubt wird, mit Ox-Plasma oder Nx-Plasma zu reagieren.
  12. Verfahren gemäß Anspruch 9, ferner aufweisend: Bilden einer transparenten leitfähigen Struktur unter Verwendung des gleichen Materials wie die Pixelelektrode auf der Datenleitung, die mit der Source-Elektrode gekoppelt ist und mit der Source-Elektrode und der Drain-Elektrode.
  13. Verfahren gemäß Anspruch 12, wobei das Bilden der transparenten leitfähigen Struktur aufweist: Abscheiden einer transparenten leitfähigen Schicht auf der gesamten Oberfläche des Substrats mit der Source-Elektrode, der Drain-Elektrode, der Halbleiterschicht und der Kanal-Passivierungsschicht, die darauf gebildet sind; und Bilden einer Photoresiststruktur auf der transparenten leitfähigen Schicht.
  14. Verfahren gemäß Anspruch 13, ferner aufweisend, nach dem Bilden der Photoresiststruktur: Veraschen der Photoresiststruktur; und Ätzen der transparenten leitfähigen Schicht unter Verwendung der veraschten Photoresiststruktur.
  15. Verfahren gemäß Anspruch 9, ferner aufweisend: Bilden einer Speicherkapazität, die die Gateleitung aufweist, die mit der Gate-Elektrode und der Pixelelektrode gekoppelt ist, die die Gateleitung mit der Gate-Isolationsschicht dazwischen überlappt.
  16. Verfahren gemäß Anspruch 9, ferner aufweisend: Bilden einer unteren Gate-Lötpad-Elektrode, die sich von der Gateleitung erstreckt, die mit der Gate-Elektrode gekoppelt ist; Bilden eines Kontaktlochs, das durch die Gate-Isolationsschicht hindurchgeht zum Freilegen der unteren Gate-Lötpad-Elektrode; und Bilden einer oberen Gate-Lötpad-Elektrode, die durch das Kontaktloch hindurch mit der unteren Gate-Lötpad-Elektrode gekoppelt ist.
  17. Verfahren gemäß Anspruch 9, ferner aufweisend: Bilden einer unteren Daten-Lötpad-Elektrode, die mit der Datenleitung gekoppelt ist, die mit der Source-Elektrode durch die Springelektrode auf der Halbleiterschicht gekoppelt ist; und Bilden einer oberen Daten-Lötpad-Elektrode, die durch ein Kontaktloch mit der unteren Daten-Lötpad-Elektrode gekoppelt ist, mit der Gate-Isolationsschicht dazwischen.
  18. Verfahren gemäß Anspruch 9, wobei die Springelektrode aus einer transparenten leitfähigen Struktur hergestellt wird.
  19. Verfahren gemäß Anspruch 9, wobei der Daten-Lötpad und die Datenleitung aus unterschiedlichen Materialien gebildet werden.
  20. Herstellungsverfahren eines TFT-Array-Substrats, das aufweist: Bilden einer ersten leitfähigen Strukturgruppe, die eine Gateleitung, eine Gate-Elektrode, die mit der Gateleitung gekoppelt ist, eine untere Gate-Lötpad-Elektrode, die sich von der Gateleitung erstreckt, und eine untere Daten-Lötpad-Elektrode auf einem Substrat aufweist; Bilden einer Gate-Isolationsschicht zum Bedecken der ersten leitfähigen Strukturgruppe; Bilden einer zweiten leitfähigen Strukturgruppe, die eine Datenleitung, die die Gateleitung schneidet, eine Source-Elektrode, die von der Datenleitung hervorsteht, eine Drain-Elektrode, die der Source-Elektrode gegenüberliegt mit einem Kanal dazwischen, und eine Halbleitergruppe, die den Kanal auf der Gate-Isolationsschicht bildet, aufweist, und eine Kanal-Passivierungsschicht auf dem Kanal der Halbleitergruppe bildet; Bilden von Kontaktlöchern, die durch die Gate-Isolationsschicht hindurch gehen, zum Freilegen der unteren Gate-Lötpad-Elektrode und eines Abschnitts der unteren Daten-Lötpad-Elektrode; und Bilden einer dritten leitfähigen Strukturgruppe, die eine Pixelelektrode, die die Drain-Elektrode kontaktiert, eine obere Daten-Lötpad-Elektrode, die durch ein Kontaktloch hindurch mit der unteren Daten-Lötpad-Elektrode gekoppelt ist, eine obere Gate-Lötpad-Elektrode, die durch ein Kontaktloch hindurch mit der unteren Gate-Lötpad-Elektrode gekoppelt ist, und eine Springelektrode, die die untere Daten-Lötpad-Elektrode durch ein Kontaktloch hindurch mit der Datenleitung koppelt, aufweist.
  21. Verfahren gemäß Anspruch 20, wobei das Bilden der Kanal-Passivierungsschicht ein Bilden der Kanal-Passivierungsschicht auf der aktiven Schicht aufweist, indem Silizium in der aktiven Schicht, das den Kanal bildet, erlaubt wird, mit Ox-Plasma oder Nx-Plasma zu reagieren.
  22. Verfahren gemäß Anspruch 20, ferner aufweisend: Bilden einer transparenten leitfähigen Struktur unter Verwendung des gleichen Materials wie das der Pixelelektrode auf der Datenleitung, der Source-Elektrode und der Drain-Elektrode.
  23. Verfahren gemäß Anspruch 20, ferner aufweisend: Bilden einer Leitungsschutzstruktur für statische Elektrizität, die mit der Datenleitung gekoppelt ist und einen vorgegebenen Abstand aufweist, wenn die erste leitfähige Struktur gebildet wird.
  24. Verfahren gemäß Anspruch 20, wobei die erste leitfähige Strukturgruppe und die zweite leitfähige Strukturgruppe ferner eine erste Kurzschlussschiene und eine zweite Kurzschlussschiene aufweist.
  25. Verfahren gemäß Anspruch 24, ferner aufweisend ein Schneiden und Entfernen der ersten Kurzschlussschiene und der zweiten Kurzschlussschiene.
  26. TFT-Array-Substrat, das aufweist: eine Gate-Elektrode, die mit einer Gateleitung gekoppelt ist; eine Source-Elektrode, die mit einer Datenleitung gekoppelt ist, die die Gateleitung kreuzt und einen Pixelbereich definiert; eine Drain-Elektrode, die der Source-Elektrode gegenüberliegt, mit einem Kanal dazwischen; eine Halbleiterschicht, die den Kanal zwischen der Source-Elektrode und der Drain-Elektrode bildet; eine Pixelelektrode, die in dem Pixelbereich angeordnet ist, und die Drain-Elektrode kontaktiert; eine Kanal-Passivierungsschicht, die auf der Halbleiterschicht gebildet ist; ein Gate-Lötpad mit einer unteren Gate-Lötpad-Elektrode, die sich von der Gateleitung erstreckt; ein Daten-Lötpad mit einer unteren Daten-Lötpad-Elektrode, die von der Datenleitung getrennt ist; geradzahlige und ungeradzahlige Datenleitungen, die ein Signal an das Daten-Lötpad anlegen; und eine Leitungsschutzstruktur für statische Elektrizität, die mit einer der geradzahligen und ungeradzahligen Datenleitungen gekoppelt ist, und in einem vorgegebenen Abstand angeordnet ist.
  27. TFT-Array-Substrat gemäß Anspruch 26, wobei die geradzahligen Datenleitungen und die ungeradzahligen Datenleitungen jeweils mit einer ersten Kurzschlussschiene und einer zweiten Kurzschlussschiene gekoppelt sind.
  28. TFT-Array-Substrat gemäß Anspruch 27, wobei die ersten Kurzschlussschienen und die zweiten Kurzschlussschienen abgeschnitten und entfernt werden.
  29. Herstellungsverfahren eines TFT-Array-Substrats, das aufweist: Bilden einer Gate-Elektrode, einer Gateleitung, eines Gate-Lötpads, eines Daten-Lötpads und einer ersten Kurzschlussschiene auf einem Substrat; Bilden einer Gate-Isolationsschicht auf dem Substrat; Bilden einer Halbleiterschicht und einer Metallschicht auf der Gate-Isolationsschicht; Strukturieren der Halbleiterschicht und der Metallschicht zum Bilden der Gateleitung, einer Datenleitung, eines TFT-Bereichs, des Gate-Lötpads, des Daten-Lötpads und einer zweiten Kurzschlussschiene; Bilden einer Kanal-Passivierungsschicht auf dem Kanal der Halbleitergruppe; Bilden von Kontaktlöchern, die durch die Gate-Isolationsschicht hindurchlaufen zum Freilegen einer unteren Gate-Lötpad-Elektrode und eines Abschnitts einer unteren Daten-Lötpad-Elektrode; und Auftragen einer transparenten leitfähigen Schicht auf das Substrat und Strukturieren derselben zum Bilden einer Source-Elektrode, einer Drain-Elektrode und der Halbleiterschicht, die einen Kanal zwischen der Source-Elektrode und der Drain-Elektrode bildet, einer Pixelelektrode, die die Drain-Elektrode in dem TFT-Bereich kontaktiert, oberer Elektroden des Gate-Lötpads und des Daten-Lötpads und einer Springelektrode, die die Datenleitung mit dem Daten-Lötpad koppelt.
  30. Verfahren gemäß Anspruch 29, ferner aufweisend Abschneiden und Entfernen der ersten Kurzschlussschiene und der zweiten Kurzschlussschiene.
  31. Verfahren gemäß Anspruch 29, wobei die erste Kurzschlussschiene und die zweite Kurzschlussschiene jeweils mit geradzahligen Datenleitungen und ungeradzahligen Datenleitungen gekoppelt sind.
  32. Verfahren gemäß Anspruch 29, wobei eine Leitungsschutzstruktur für statische Elektrizität mit den geradzahligen Datenleitungen oder ungeradzahligen Datenleitungen gekoppelt ist, so dass ein Äquipotenzial gebildet wird.
DE102005058680A 2004-12-30 2005-12-08 Herstellungsverfahren eines TFT-Array-Substrats Expired - Fee Related DE102005058680B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2004-0117241 2004-12-30
KR1020040117241A KR100661725B1 (ko) 2004-12-30 2004-12-30 박막 트랜지스터 어레이 기판 및 그 제조 방법

Publications (3)

Publication Number Publication Date
DE102005058680A1 DE102005058680A1 (de) 2006-07-13
DE102005058680A9 true DE102005058680A9 (de) 2006-11-09
DE102005058680B4 DE102005058680B4 (de) 2011-04-07

Family

ID=35601135

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005058680A Expired - Fee Related DE102005058680B4 (de) 2004-12-30 2005-12-08 Herstellungsverfahren eines TFT-Array-Substrats

Country Status (7)

Country Link
US (2) US7804089B2 (de)
JP (1) JP5084138B2 (de)
KR (1) KR100661725B1 (de)
CN (1) CN100417998C (de)
DE (1) DE102005058680B4 (de)
FR (1) FR2880475B1 (de)
GB (1) GB2421834B (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101050300B1 (ko) * 2004-07-30 2011-07-19 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20080030799A (ko) * 2006-10-02 2008-04-07 삼성전자주식회사 박막 트랜지스터 기판
JP2008191415A (ja) * 2007-02-05 2008-08-21 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置、およびその製造方法
KR101275957B1 (ko) * 2007-03-05 2013-06-14 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조방법
KR101365411B1 (ko) * 2007-04-25 2014-02-20 엘지디스플레이 주식회사 박막 트랜지스터의 제조 방법과 액정표시장치의 제조 방법
JP5167685B2 (ja) * 2007-04-25 2013-03-21 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、及び電気光学装置の製造方法
KR101055211B1 (ko) * 2007-07-11 2011-08-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR100920483B1 (ko) * 2007-07-20 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
WO2009150862A1 (ja) * 2008-06-12 2009-12-17 シャープ株式会社 Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、および表示装置、ならびにｔｆｔの成形方法
KR102416978B1 (ko) 2009-07-10 2022-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101648806B1 (ko) * 2009-07-20 2016-08-31 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102097932B1 (ko) 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101280827B1 (ko) 2009-11-20 2013-07-02 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101728497B1 (ko) 2010-04-16 2017-04-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101701229B1 (ko) * 2010-04-19 2017-02-02 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN102148195B (zh) 2010-04-26 2013-05-01 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
EP2637285B1 (de) * 2010-11-02 2020-04-01 Mitsubishi Electric Corporation Strommodul für eine elektrische servolenkung und antriebssteuervorrichtung für eine elektrische servolenkung damit
KR20120108336A (ko) 2011-03-23 2012-10-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
TWI489191B (zh) * 2012-09-20 2015-06-21 Au Optronics Corp 畫素結構及薄膜電晶體
CN103116234B (zh) * 2013-02-21 2015-04-08 合肥京东方光电科技有限公司 彩膜基板及显示装置
US9608008B2 (en) * 2014-02-21 2017-03-28 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
KR102201623B1 (ko) * 2014-02-27 2021-01-13 삼성디스플레이 주식회사 어레이 기판 및 이를 포함하는 표시 장치
CN104218041B (zh) 2014-08-15 2017-12-08 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN104218042B (zh) * 2014-09-02 2017-06-09 合肥鑫晟光电科技有限公司 一种阵列基板及其制备方法、显示装置
CN106298954B (zh) * 2016-08-31 2020-02-04 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN106876413A (zh) * 2017-03-17 2017-06-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板和显示装置
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板
CN110233154B (zh) * 2018-11-26 2021-07-30 友达光电股份有限公司 元件基板
CN110187575B (zh) 2019-05-28 2020-12-18 昆山国显光电有限公司 阵列基板及阵列基板母板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07131023A (ja) * 1993-11-04 1995-05-19 Matsushita Electric Ind Co Ltd 液晶表示用ｔｆｔアレイ基板の製造方法
JPH0915623A (ja) * 1995-06-29 1997-01-17 Kyocera Corp 液晶表示装置およびその製造方法
US6188452B1 (en) * 1996-07-09 2001-02-13 Lg Electronics, Inc Active matrix liquid crystal display and method of manufacturing same
JPH10161149A (ja) * 1996-12-05 1998-06-19 Toshiba Corp 表示装置用アレイ基板の製造方法
JPH11274505A (ja) * 1998-03-23 1999-10-08 Nec Corp 薄膜トランジスタ構造およびその製造方法
KR100320661B1 (ko) * 1998-04-17 2002-01-17 니시무로 타이죠 액정표시장치, 매트릭스 어레이기판 및 그 제조방법
JP2000002892A (ja) 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
US6448579B1 (en) * 2000-12-06 2002-09-10 L.G.Philips Lcd Co., Ltd. Thin film transistor array substrate for liquid crystal display and a method for fabricating the same
JP3687452B2 (ja) * 1999-12-27 2005-08-24 株式会社日立製作所 液晶表示装置
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
KR100630880B1 (ko) * 1999-12-31 2006-10-02 엘지.필립스 엘시디 주식회사 엑스레이 영상 감지소자 및 그 제조방법
JP3406265B2 (ja) * 2000-01-20 2003-05-12 松下電器産業株式会社 半導体装置およびその製造方法
KR100621533B1 (ko) * 2000-08-08 2006-09-13 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
US6930732B2 (en) * 2000-10-11 2005-08-16 Lg.Philips Lcd Co., Ltd. Array substrate for a liquid crystal display
US6940573B2 (en) * 2001-11-22 2005-09-06 Samsung Electronics, Co., Ltd. Liquid crystal display and thin film transistor array panel
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
US7102168B2 (en) * 2001-12-24 2006-09-05 Samsung Electronics Co., Ltd. Thin film transistor array panel for display and manufacturing method thereof
KR100456151B1 (ko) * 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100443835B1 (ko) * 2002-04-17 2004-08-11 엘지.필립스 엘시디 주식회사 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법
KR100870699B1 (ko) * 2002-12-09 2008-11-27 엘지디스플레이 주식회사 어레이 기판 및 이를 구비한 액정표시장치
KR100497095B1 (ko) * 2002-12-26 2005-06-28 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법
KR100484092B1 (ko) * 2002-12-26 2005-04-18 엘지.필립스 엘시디 주식회사 듀얼패널타입 유기전계발광 소자 및 그 제조방법
KR100968341B1 (ko) * 2003-01-13 2010-07-08 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4417072B2 (ja) * 2003-03-28 2010-02-17 シャープ株式会社 液晶表示装置用基板及びそれを用いた液晶表示装置

Also Published As

Publication number Publication date
JP2006191014A (ja) 2006-07-20
US9018053B2 (en) 2015-04-28
FR2880475B1 (fr) 2009-01-09
GB2421834B (en) 2007-03-28
DE102005058680A1 (de) 2006-07-13
KR20060077719A (ko) 2006-07-05
US20060145154A1 (en) 2006-07-06
KR100661725B1 (ko) 2006-12-26
GB2421834A (en) 2006-07-05
DE102005058680B4 (de) 2011-04-07
CN100417998C (zh) 2008-09-10
GB0523937D0 (en) 2006-01-04
JP5084138B2 (ja) 2012-11-28
FR2880475A1 (fr) 2006-07-07
US7804089B2 (en) 2010-09-28
CN1797161A (zh) 2006-07-05
US20100323482A1 (en) 2010-12-23

Similar Documents

Publication Publication Date Title
DE102005058680B4 (de) Herstellungsverfahren eines TFT-Array-Substrats
DE102005056703B4 (de) TFT - Arraysubstrat und zugehöriges Herstellungsverfahren
DE102005056702B4 (de) TFT-Arraysubstrat und zugehöriges Herstellverfahren
DE102005029265B4 (de) Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren
US6760092B2 (en) Method for fabricating an array substrate for a liquid crystal display with an insulating stack made from TFT layers between crossed conductors
US7336336B2 (en) Thin film transistor array substrate, method of fabricating the same, liquid crystal display panel having the same and fabricating method thereof
DE102004051624B4 (de) Dünnschichttransistor-Substrat für eine Anzeigevorrichtung und Herstellungsverfahren desselben
DE102004021157B4 (de) Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE102005027445B4 (de) Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches
DE102006061594B4 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren
DE102006061869A1 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE60108834T2 (de) Pixelzelle mit Dünnfilmtransistor für Anzeigevorrichtung
KR100555309B1 (ko) 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8197 Reprint of an erroneous patent document
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

R020 Patent grant now final
R020 Patent grant now final

Effective date: 20110823

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee