CN107316872A - 阵列基板及其制造方法、液晶显示面板 - Google Patents
阵列基板及其制造方法、液晶显示面板 Download PDFInfo
- Publication number
- CN107316872A CN107316872A CN201710565730.XA CN201710565730A CN107316872A CN 107316872 A CN107316872 A CN 107316872A CN 201710565730 A CN201710565730 A CN 201710565730A CN 107316872 A CN107316872 A CN 107316872A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresistance
- silicon layer
- region
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 38
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 32
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 34
- 239000010703 silicon Substances 0.000 claims description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 18
- 238000004380 ashing Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 238000003384 imaging method Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 230000005611 electricity Effects 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 239000012535 impurity Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 125
- 239000007788 liquid Substances 0.000 abstract description 19
- 239000011241 protective layer Substances 0.000 abstract description 3
- 239000000463 material Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- -1 silicon oxide compound Chemical class 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 229910017464 nitrogen compound Inorganic materials 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000002927 oxygen compounds Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开一种阵列基板及其制造方法、液晶显示面板。本发明设计在TFT的有源层上形成一非晶硅层，相当于在沟道上形成一保护层，在刻蚀形成源极图案和漏极图案的过程中，该非晶硅层能够阻挡刻蚀液与有源层接触，从而能够避免损伤沟道，确保沟道的电学性能。
Description
技术领域
本发明涉及显示技术领域，具体而言涉及一种阵列基板及其制造方法、液晶显示面板。
背景技术
随着液晶显示器(Liquid Crystal Display，LCD)尺寸和清晰度的增加，具有较大电子迁移率的TFT(Thin Film Transistor，薄膜晶体管)结构已崭露头角并表现出巨大的市场应用前景。当前，业界普遍采用IGZO(Indium Gallium Zinc Oxide,铟镓锌氧化物)来制备TFT的有源层，并且该有源层位于源极图案和漏极图案的部分形成TFT的沟道，由于IGZO是一种电学性能极其敏感的材料，因此在LCD的制造过程中沟道容易受到损伤，例如在刻蚀形成TFT的源极图案和漏极图案的过程中，刻蚀液极易损伤沟道，从而影响沟道的电学性能。
发明内容
有鉴于此，本发明提供一种阵列基板及其制造方法、液晶显示面板，能够避免损伤沟道，确保沟道的电学性能。
本发明一实施例的阵列基板的制造方法，包括：
在基板上依次形成栅极图案和绝缘层；
在绝缘层上依次形成有源层、非晶硅层、金属层及光阻层；
采用Half-tone光罩对光阻层曝光显影，形成第一光阻区域和位于第一光阻区域两侧的第二光阻区域，所述第一光阻区域的厚度小于所述第二光阻区域的厚度；
刻蚀去除未被第一光阻区域和第二光阻区域遮盖的有源层、非晶硅层及金属层；
对第一光阻区域和第二光阻区域进行灰化处理，以去除第一光阻区域，并保留部分第二光阻区域；
刻蚀去除未被所述部分第二光阻区域覆盖的金属层，形成源极图案和漏极图案；
去除所述部分第二光阻区域；
在绝缘层上形成覆盖源极图案和漏极图案的平坦层，所述平坦层开设有暴露漏极图案表面的接触孔；
在平坦层上形成电极图案，使得所述电极图案可通过接触孔与漏极图案电连接。
本发明一实施例的阵列基板，包括：
基板；
依次形成于基板上的栅极图案和绝缘层；
依次形成于绝缘层上的有源层、非晶硅层、源极图案和漏极图案；
形成于绝缘层上且覆盖源极图案和漏极图案的平坦层，所述平坦层开设有暴露漏极图案表面的接触孔；
形成于平坦层上的电极图案，所述电极图案可通过接触孔与漏极图案电连接。
本发明一实施例的液晶显示面板包括上述阵列基板。
有益效果：本发明设计在TFT的有源层上形成一非晶硅层，相当于在沟道上形成了一保护层，在刻蚀形成源极图案和漏极图案的过程中，该非晶硅层能够阻挡刻蚀液与有源层接触，从而能够避免刻蚀液损伤沟道，以此确保沟道的电学性能。
附图说明
图1是本发明第一实施例的阵列基板的制造方法的流程示意图；
图2是基于图1所示方法制造阵列基板的场景示意图；
图3是本发明第二实施例的阵列基板的制造方法的流程示意图；
图4是基于图3所示方法制造阵列基板的场景示意图；
图5是本发明第三实施例的阵列基板的制造方法的流程示意图；
图6是本发明一实施例的液晶显示面板的结构剖视图。
具体实施方式
本发明的主要目的是在TFT的有源层上形成一非晶硅层，在刻蚀形成源极图案和漏极图案的过程中，该非晶硅层能够阻挡刻蚀液与有源层接触，以此避免刻蚀液损伤沟道，确保沟道的电学性能。
下面结合本发明实施例中的附图，对本发明所提供的示例性的实施例的技术方案进行清楚、完整地描述。在不冲突的情况下，下述各个实施例及实施例中的技术特征可以相互组合。
图1是本发明第一实施例的阵列基板的制造方法的流程示意图。如图1所示，本实施例的制造方法可以包括步骤S11～S19。
S11：在基板上依次形成栅极图案和绝缘层。
如图2所示，基板21可以为玻璃基材、透明塑料基材、可挠式基材等透光基材。当然，本实施例的基板21也可以设置有钝化保护层，例如基板21可以包括衬底基材和形成于衬底基材上的钝化保护层，衬底基材可以为玻璃基材、透明塑料基材、可挠式基材等透光基材，钝化保护层的材料包括但不限于硅氮化合物，例如Si3N4(四氮化三硅，简称氮化硅)，以保护基板21表面的结构稳定性。
本实施例可以通过光罩制程在基板21上形成具有预定图案的栅极图案221。具体而言，首先可以采用PVD(Physical Vapor Deposition,物理气相沉积)方法在基板21上形成一整面金属层，然后在该金属层上涂布一整面光阻层，再采用光罩对光阻层依次进行曝光处理和显影处理，完全曝光部分的光阻可以被显影液去除，未曝光部分的光阻未被显影液去除，接着刻蚀去除未被光阻层遮盖的金属层，并去除光阻层，最终保留的金属层即可形成为TFT的栅极图案221。
本实施例可以采用CVD(Chemical Vapor Deposition,化学气相沉积)方法在栅极图案221上形成一绝缘层(Gate Insulation Layer,GI,又称栅极绝缘层)23，该绝缘层23为覆盖栅极图案221的一整面结构。其中，所述绝缘层23的材质可以为硅氧化物(SiOx)。当然，栅极绝缘层23也可以包括依次形成于栅极图案221上的硅氧化合物层和硅氮化合物，例如SiO2(二氧化硅)和Si3N4(三氮化硅)，从而能够进一步提高栅极绝缘层23的耐磨损能力和绝缘性能。
S12：在绝缘层上依次形成有源层、非晶硅层、金属层及光阻层。
继续参阅图2，有源层24的材质可以为IGZO，本步骤形成的有源层24、非晶硅(a-Si)层25、金属层26以及光阻层27均为一整面结构，形成这些结构的成膜方式，本实施例并不予以限制。
S13：采用Half-tone光罩对光阻层曝光显影，形成第一光阻区域和位于第一光阻区域两侧的第二光阻区域，所述第一光阻区域的厚度小于所述第二光阻区域的厚度。
结合图2所示，采用Half-tone光罩对光阻层27进行曝光和显影处理，未曝光部分的光阻无法被显影液去除，半曝光部分的光阻可以被显影液部分去除，完全曝光部分的光阻可以被显影液去除。基于此，经过显影处理后，剩余的光阻层27包括第一光阻区域271和位于第一光阻区域271两侧的第二光阻区域272，第一光阻区域271的厚度最小，位于第一光阻区域271两侧的第二光阻区域272的厚度可以相同。
S14：刻蚀去除未被第一光阻区域和第二光阻区域遮盖的有源层、非晶硅层及金属层。
本实施例可以对金属层26采用湿法刻蚀，即，通过刻蚀液淹没第一光阻区域271和第二光阻区域272，未被第一光阻区域271和第二光阻区域272遮盖的金属层26会与刻蚀液发生化学反应而溶解于刻蚀液中，被第一光阻区域271和第二光阻区域272遮盖的金属层26由于光阻的阻挡而不会发生化学反应，从而得以保留。进一步地，本实施例可以对非晶硅层25采用干法刻蚀，以及对有源层24采用湿法刻蚀。
S15：对第一光阻区域和第二光阻区域进行灰化处理，以去除第一光阻区域，并保留部分第二光阻区域。
对第一光阻区域271和第二光阻区域272进行灰化处理，以去除第一光阻区域271。相比较于曝光显影后的光阻层27，经过灰化处理后，第二光阻区域272的厚度变小，但被保留。
S16：刻蚀去除未被部分第二光阻区域覆盖的金属层，形成源极图案和漏极图案。
本实施例可以对金属层26继续采用湿法刻蚀，被第二光阻区域272覆盖的金属层26由于光阻的遮挡而未与刻蚀液发生反应，从而得以保留，并形成间隔的源极图案222和漏极图案223。至此，位于源极图案222、漏极图案223以及有源层24之间的部分即可视为TFT的沟道，位于两个第二光阻区域272之间的有源层24的上表面为沟道层。
S17：去除所述部分第二光阻区域。
S18：在绝缘层上形成覆盖源极图案和漏极图案的平坦层，所述平坦层开设有暴露漏极图案表面的接触孔。
本实施例可以通过光罩制程形成覆盖源极图案222和漏极图案223的平坦层28。具体而言，首先可以采用CVD方法形成一整面硅氧化合物层，然后在该硅氧化合物层上涂布一整面光阻层，再采用光罩对光阻层依次进行曝光处理和显影处理，完全曝光部分的光阻可以被显影液去除，未曝光部分的光阻未被显影液去除，接着刻蚀去除未被光阻层遮盖的硅氧化合物层，以形成暴露漏极图案223表面的接触孔281，而后去除光阻层，最终保留的硅氧化合物层即为平坦层28。
S19：在平坦层上形成电极图案，使得所述电极图案可通过接触孔与漏极图案电连接。
本实施例可以通过光罩制程形成具有预定图案的电极图案29，本次光罩制程的原理及过程可参阅现有技术。该电极图案29为形成阵列基板的像素电极，其材料可以为ITO(Indium Tin Oxide,氧化铟锡)。
基于上述，本实施例设计在有源层24上形成一非晶硅层25，相当于在TFT的沟道上形成了一保护层，在刻蚀形成源极图案222和漏极图案223的过程中，该非晶硅层25能够阻挡刻蚀液与有源层24接触，从而能够避免刻蚀液损伤沟道，以此确保沟道的电学性能。
图3是本发明第二实施例的阵列基板的制造方法的流程示意图，图4为基于图3所示方法制造阵列基板的场景示意图。为便于描述，对于相同结构元件，本实施例采用与图2所示相同的标号进行标识。如图3所示，本实施例的制造方法可以包括步骤S31～S39。
S31：在基板上依次形成栅极图案和绝缘层。
S32：在绝缘层上依次形成有源层、非晶硅层、重掺杂硅层、金属层及光阻层。
S33：采用Half-tone光罩对光阻层曝光显影，形成第一光阻区域和位于第一光阻区域两侧的第二光阻区域，所述第一光阻区域的厚度小于所述第二光阻区域的厚度。
S34：刻蚀去除未被第一光阻区域和第二光阻区域遮盖的有源层、非晶硅层、重掺杂硅层及金属层。
S35：对第一光阻区域和第二光阻区域进行灰化处理，以去除第一光阻区域，并保留部分第二光阻区域。
S36：刻蚀去除未被所述部分第二光阻区域覆盖的重掺杂硅层及金属层，形成源极图案和漏极图案。
S37：去除所述部分第二光阻区域。
S38：在绝缘层上形成覆盖源极图案和漏极图案的平坦层，所述平坦层开设有暴露漏极图案表面的接触孔。
S39：在平坦层上形成电极图案，使得所述电极图案可通过接触孔与漏极图案电连接。
与图1和图2所示实施例的区别在于，本实施例的步骤S32在非晶硅层25和金属层26之间还形成重掺杂硅层30，该重掺杂硅层30中可以掺杂有n+型杂质离子，例如重掺杂硅层30包括n+Si。并且，在步骤S34的刻蚀制程中，对未被第一光阻区域271和第二光阻区域272遮盖的重掺杂硅层30进行刻蚀去除。另外，在步骤S36的刻蚀制程中，将未被第二光阻区域272覆盖的重掺杂硅层30进行刻蚀去除。在本实施例所制得的阵列基板中，非晶硅层25和漏极图案223之间，以及非晶硅层25和源极图案222之间设置有重掺杂硅层30，重掺杂硅层30能够改善非晶硅层25与源极图案222以及漏极图案223的电性接触，确保TFT的电学性能。
图5为本发明第三实施例的阵列基板的制造方法的流程示意图。为便于描述，对于相同结构元件，本实施例采用与图4所示相同的标号进行表述。如图5所示，本实施例的制造方法可以包括步骤S51～S61。
S51：在基板上依次形成栅极图案和绝缘层。
S52：在绝缘层上依次形成有源层、非晶硅层及重掺杂硅层。
S53：对重掺杂硅层进行退火处理，使得重掺杂硅层中的硅原子进入有源层，对有源层进行掺杂。
S54：在经过退火处理的重掺杂硅层上依次形成金属层及光阻层。
S55：采用Half-tone光罩对光阻层曝光显影，形成第一光阻区域和位于第一光阻区域两侧的第二光阻区域，所述第一光阻区域的厚度小于所述第二光阻区域的厚度。
S56：刻蚀去除未被第一光阻区域和第二光阻区域遮盖的有源层、非晶硅层、重掺杂硅层及金属层。
S57：对第一光阻区域和第二光阻区域进行灰化处理，以去除第一光阻区域，并保留部分第二光阻区域。
S58：刻蚀去除未被所述部分第二光阻区域覆盖的重掺杂硅层及金属层，形成源极图案和漏极图案。
S59：去除所述部分第二光阻区域。
S60：在绝缘层上形成覆盖源极图案和漏极图案的平坦层，所述平坦层开设有暴露漏极图案表面的接触孔。
S61：在平坦层上形成电极图案，使得所述电极图案可通过接触孔与漏极图案电连接。
在退火处理过程中，重掺杂硅层30中的Si原子会扩散到有源层24中，从而形成掺杂的有源层24，例如n+IGZO层，由于Si掺杂的IGZO比未掺杂的IGZO有更好的耐负向偏压和耐光照的特性，因此本实施例能够提高TFT的电学稳定性。
通过上述方式，本发明即可制得所需要的阵列基板。
本发明还提供一实施例的液晶显示面板，如图6所示，该液晶显示面板60包括阵列基板61和彩膜基板62，该阵列基板61可以为采用上述任一实施例方法所制得的阵列基板，因此该液晶显示面板60也具有上述有益效果。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种阵列基板的制造方法，其特征在于，所述方法包括：
在基板上依次形成栅极图案和绝缘层；
在所述绝缘层上依次形成有源层、非晶硅层、金属层及光阻层；
采用Half-tone(半色调)光罩对所述光阻层曝光显影，形成第一光阻区域和位于第一光阻区域两侧的第二光阻区域，所述第一光阻区域的厚度小于所述第二光阻区域的厚度；
刻蚀去除未被所述第一光阻区域和第二光阻区域遮盖的有源层、非晶硅层及金属层；
对所述第一光阻区域和第二光阻区域进行灰化处理，以去除所述第一光阻区域，并保留部分第二光阻区域；
刻蚀去除未被所述部分第二光阻区域覆盖的金属层，形成源极图案和漏极图案；
去除所述部分第二光阻区域；
在所述绝缘层上形成覆盖所述源极图案和漏极图案的平坦层，所述平坦层开设有暴露所述漏极图案表面的接触孔；
在所述平坦层上形成电极图案，使得所述电极图案可通过所述接触孔与所述漏极图案电连接。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述非晶硅层和所述金属层之间形成重掺杂硅层；
所述刻蚀去除未所述第一光阻区域和第二光阻区域遮盖的有源层、非晶硅层及金属层，包括：刻蚀去除未被所述第一光阻区域和第二光阻区域遮盖的有源层、非晶硅层、重掺杂硅层及金属层；
所述刻蚀去除未被所述部分第二光阻区域覆盖的金属层，包括：刻蚀去除未被所述部分第二光阻区域覆盖的重掺杂硅层及金属层。
3.根据权利要求2所述的方法，其特征在于，在所述绝缘层上依次形成有源层、非晶硅层、金属层及光阻层，包括：
在所述绝缘层上依次形成有源层、非晶硅层及重掺杂硅层；
对所述重掺杂硅层进行退火处理，使得所述重掺杂硅层中的硅原子进入所述有源层，对所述有源层进行掺杂；
在经过所述退火处理的重掺杂硅层上依次形成金属层及光阻层。
4.根据权利要求3所述的方法，其特征在于，所述重掺杂硅层中掺杂有n+型杂质离子。
5.根据权利要求2所述的方法，其特征在于，所述刻蚀去除未被所述第一光阻区域和第二光阻区域遮盖的有源层、非晶硅层及金属层，包括：
对所述金属层采用湿法刻蚀；
对所述重掺杂硅层和所述非晶硅层采用干法刻蚀；
对所述有源层采用湿法刻蚀。
6.一种阵列基板，其特征在于，所述阵列基板包括：
基板；
依次形成于所述基板上的栅极图案和绝缘层；
依次形成于绝缘层上的有源层、非晶硅层、源极图案和漏极图案；
形成于所述绝缘层上且覆盖所述源极图案和漏极图案的平坦层，所述平坦层开设有暴露所述漏极图案表面的接触孔；
形成于所述平坦层上的电极图案，所述电极图案可通过所述接触孔与所述漏极图案电连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述阵列基板还包括形成于所述非晶硅层和所述漏极图案之间，以及所述非晶硅层和所述源极图案之间的重掺杂硅层。
8.根据权利要求7所述的阵列基板，其特征在于，所述有源层中掺杂有所述重掺杂硅层在退火处理时进入的硅原子。
9.根据权利要求7所述的阵列基板，其特征在于，所述重掺杂硅层中掺杂有n+型杂质离子。
10.一种液晶显示面板，其特征在于，所述液晶显示面板包括上述权利要求6～9任一项所述的阵列基板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710565730.XA CN107316872A (zh) | 2017-07-12 | 2017-07-12 | 阵列基板及其制造方法、液晶显示面板 |
| PCT/CN2017/098439 WO2019010757A1 (zh) | 2017-07-12 | 2017-08-22 | 阵列基板及其制造方法、液晶显示面板 |
| US15/557,096 US20190019893A1 (en) | 2017-07-12 | 2017-08-22 | Array substrate, manufacturing method, and lcd panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710565730.XA CN107316872A (zh) | 2017-07-12 | 2017-07-12 | 阵列基板及其制造方法、液晶显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107316872A true CN107316872A (zh) | 2017-11-03 |
Family
ID=60179197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710565730.XA Pending CN107316872A (zh) | 2017-07-12 | 2017-07-12 | 阵列基板及其制造方法、液晶显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107316872A (zh) |
| WO (1) | WO2019010757A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110998848A (zh) * | 2019-11-26 | 2020-04-10 | 重庆康佳光电技术研究院有限公司 | 一种光阻剥离液的隔离结构、tft阵列及其制备方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101339954A (zh) * | 2007-07-04 | 2009-01-07 | 三星电子株式会社 | 氧化物半导体、薄膜晶体管以及制造薄膜晶体管的方法 |
| CN101669209A (zh) * | 2007-04-25 | 2010-03-10 | Lg化学株式会社 | 薄膜场效应晶体管及其制备方法 |
| US20120138920A1 (en) * | 2010-12-01 | 2012-06-07 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| CN102646719A (zh) * | 2012-04-25 | 2012-08-22 | 北京大学 | 氧化物薄膜、薄膜晶体管及其制备方法 |
| CN102916016A (zh) * | 2011-08-02 | 2013-02-06 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| CN103296064A (zh) * | 2012-02-29 | 2013-09-11 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管 |
| CN104681632A (zh) * | 2015-03-26 | 2015-06-03 | 重庆京东方光电科技有限公司 | 薄膜晶体管及其制作方法、显示器件 |
| CN104900707A (zh) * | 2015-05-27 | 2015-09-09 | 华南理工大学 | 双有源层结构氧化锌基薄膜晶体管及其制备方法 |
| CN104916701A (zh) * | 2014-03-13 | 2015-09-16 | 郑淳护 | 薄膜晶体管及其制造方法 |
| CN105140239A (zh) * | 2015-08-10 | 2015-12-09 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制作方法、阵列基板及其制作方法 |
| CN105552114A (zh) * | 2015-12-14 | 2016-05-04 | 华南理工大学 | 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法 |
| CN106920754A (zh) * | 2017-02-17 | 2017-07-04 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及其制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5998229A (en) * | 1998-01-30 | 1999-12-07 | Samsung Electronics Co., Ltd. | Methods of manufacturing thin film transistors and liquid crystal displays by plasma treatment of undoped amorphous silicon |
| KR100661725B1 (ko) * | 2004-12-30 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| KR101345171B1 (ko) * | 2007-11-14 | 2013-12-27 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| CN102723279A (zh) * | 2012-06-12 | 2012-10-10 | 华南理工大学 | 一种金属氧化物薄膜晶体管的制作方法 |
-
2017
- 2017-07-12 CN CN201710565730.XA patent/CN107316872A/zh active Pending
- 2017-08-22 WO PCT/CN2017/098439 patent/WO2019010757A1/zh active Application Filing
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101669209A (zh) * | 2007-04-25 | 2010-03-10 | Lg化学株式会社 | 薄膜场效应晶体管及其制备方法 |
| CN101339954A (zh) * | 2007-07-04 | 2009-01-07 | 三星电子株式会社 | 氧化物半导体、薄膜晶体管以及制造薄膜晶体管的方法 |
| US20120138920A1 (en) * | 2010-12-01 | 2012-06-07 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| CN102916016A (zh) * | 2011-08-02 | 2013-02-06 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| CN103296064A (zh) * | 2012-02-29 | 2013-09-11 | 鸿富锦精密工业（深圳）有限公司 | 薄膜晶体管 |
| CN102646719A (zh) * | 2012-04-25 | 2012-08-22 | 北京大学 | 氧化物薄膜、薄膜晶体管及其制备方法 |
| CN104916701A (zh) * | 2014-03-13 | 2015-09-16 | 郑淳护 | 薄膜晶体管及其制造方法 |
| CN104681632A (zh) * | 2015-03-26 | 2015-06-03 | 重庆京东方光电科技有限公司 | 薄膜晶体管及其制作方法、显示器件 |
| CN104900707A (zh) * | 2015-05-27 | 2015-09-09 | 华南理工大学 | 双有源层结构氧化锌基薄膜晶体管及其制备方法 |
| CN105140239A (zh) * | 2015-08-10 | 2015-12-09 | 京东方科技集团股份有限公司 | 一种薄膜晶体管、其制作方法、阵列基板及其制作方法 |
| CN105552114A (zh) * | 2015-12-14 | 2016-05-04 | 华南理工大学 | 一种基于非晶氧化物半导体材料的薄膜晶体管及其制备方法 |
| CN106920754A (zh) * | 2017-02-17 | 2017-07-04 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110998848A (zh) * | 2019-11-26 | 2020-04-10 | 重庆康佳光电技术研究院有限公司 | 一种光阻剥离液的隔离结构、tft阵列及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019010757A1 (zh) | 2019-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7375373B2 (en) | Thin film transistor array panel | |
| US20020017665A1 (en) | Thin film transistor and method of manufacturing the same | |
| US10290663B2 (en) | Manufacturing method of thin film transistor and manufacturing method of array substrate | |
| CN109065551B (zh) | Tft阵列基板的制造方法及tft阵列基板 | |
| US9711356B2 (en) | Method for manufacturing thin-film transistor by implanting ions into channel region for lowering leakage current | |
| WO2012046421A1 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| TW201622158A (zh) | 薄膜電晶體以及其製作方法 | |
| WO2020062483A1 (zh) | 薄膜晶体管阵列基板及其制造方法、显示面板 | |
| CN111739841B (zh) | 一种顶栅结构的In-cell触控面板及制作方法 | |
| CN104882415A (zh) | Ltps阵列基板及其制造方法 | |
| CN107316872A (zh) | 阵列基板及其制造方法、液晶显示面板 | |
| CN109545689B (zh) | 主动开关及其制作方法、显示装置 | |
| US20190019893A1 (en) | Array substrate, manufacturing method, and lcd panel | |
| KR100308854B1 (ko) | 액정표시장치의제조방법 | |
| CN107910378B (zh) | Ltps薄膜晶体管、阵列基板及其制作方法、显示装置 | |
| US10672912B2 (en) | N-type thin film transistor, manufacturing method thereof and manufacturing method of an OLED display panel | |
| CN107644880B (zh) | 氧化物薄膜晶体管显示基板及其制作方法、显示装置 | |
| CN106252277B (zh) | 低温多晶硅薄膜晶体管阵列基板、制作方法以及显示装置 | |
| CN105097827A (zh) | Ltps阵列基板及其制造方法 | |
| CN114823566A (zh) | 薄膜晶体管及其制备方法和阵列基板 | |
| KR20000031174A (ko) | 다결정 규소 박막 트랜지스터 기판의 제조 방법 | |
| CN219759594U (zh) | 一种降低空穴漏电流的阵列基板、显示面板及显示装置 | |
| JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN104992926B (zh) | Ltps阵列基板及其制造方法 | |
| CN109920855B (zh) | 薄膜晶体管及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171103 |
|
| RJ01 | Rejection of invention patent application after publication |