WO2012046421A1 - 薄膜トランジスタ基板及びその製造方法 - Google Patents

薄膜トランジスタ基板及びその製造方法 Download PDF

Info

Publication number
WO2012046421A1
WO2012046421A1 PCT/JP2011/005508 JP2011005508W WO2012046421A1 WO 2012046421 A1 WO2012046421 A1 WO 2012046421A1 JP 2011005508 W JP2011005508 W JP 2011005508W WO 2012046421 A1 WO2012046421 A1 WO 2012046421A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor layer
substrate
light
resin film
Prior art date
Application number
PCT/JP2011/005508
Other languages
English (en)
French (fr)
Inventor
昌彦 三輪
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to US13/877,714 priority Critical patent/US8956930B2/en
Publication of WO2012046421A1 publication Critical patent/WO2012046421A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Definitions

  • the present invention relates to a thin film transistor substrate and a manufacturing method thereof, and more particularly to a thin film transistor substrate constituting a display panel such as a liquid crystal display panel and a manufacturing method thereof.
  • the liquid crystal display panel is, for example, disposed for each subpixel which is the minimum unit of an image, a TFT substrate provided with a thin film transistor (hereinafter also referred to as “TFT”), a pixel electrode, and the like, and opposed to the TFT substrate.
  • TFT thin film transistor
  • a counter substrate provided with a common electrode and the like, and a liquid crystal layer sealed between the TFT substrate and the counter substrate are provided.
  • the liquid crystal display panel applies a predetermined voltage to each liquid crystal layer disposed between each pixel electrode of the TFT substrate and the common electrode of the counter substrate via each TFT for each subpixel, thereby aligning the liquid crystal layer.
  • the transmittance of light incident from the backlight provided outside is adjusted for each sub-pixel to display an image.
  • the semiconductor layer constituting the TFT for example, when light from the backlight is incident, a leak current is generated in the off state due to photoexcitation, and thus the off current of the TFT increases. In this case, the display quality of the liquid crystal display panel is deteriorated. Therefore, in the TFT substrate, it is necessary to sufficiently shield the TFT semiconductor layer with the light shielding layer.
  • Patent Document 1 discloses a method for manufacturing a liquid crystal display panel in which an insulating film, a gate electrode, a gate insulating film, and a semiconductor active layer are provided on a light shielding film corresponding to the light shielding layer. In patterning, the entire surface is exposed from the glass substrate side, and the semiconductor active layer is patterned in a self-aligning manner by a light-shielding film.
  • the TFT characteristics such as on-current, off-current, and threshold voltage may change depending on the potential of the light-shielding layer.
  • the potential of the light shielding layer becomes unstable, resulting in a large variation in the characteristics of the TFT.
  • the present invention has been made in view of the above points, and an object of the present invention is to suppress an increase in the manufacturing process and suppress an increase in off current of the thin film transistor due to light and variation in characteristics of the thin film transistor. It is in.
  • a region of a resin film formed on a transparent substrate that overlaps a semiconductor layer of each thin film transistor has a light shielding property.
  • a thin film transistor substrate according to the present invention is a thin film transistor substrate provided with a transparent substrate and a plurality of thin film transistors each having a semiconductor layer, the base coat film being provided on the transparent substrate via a base coat film, And a resin film formed on the transparent substrate, and a region of the resin film overlapping the semiconductor layers has a light shielding property.
  • the region of the resin film formed on the transparent substrate (which constitutes at least part of the base coat film) and the semiconductor layer of each thin film transistor has light shielding properties, Light from the transparent substrate side does not easily enter the semiconductor layer, and an increase in off current of the thin film transistor due to light is suppressed.
  • the light-shielding part of the resin film for suppressing the increase in the off-current of the thin-film transistor due to light is insulative and does not have electrical conductivity as in the past, thus suppressing variations in characteristics of the thin-film transistor Is done.
  • the light-shielding portion of the resin film for suppressing an increase in the off current of the thin film transistor due to light includes, for example, a resin film formed on a transparent substrate containing a photosensitive dye, and the resin film has a semiconductor layer
  • the photolithography process, the etching process, and the peeling process, which are conventionally required, are unnecessary, and the increase in the manufacturing process is suppressed. Accordingly, an increase in manufacturing process is suppressed, and an increase in off current of the thin film transistor due to light and variations in characteristics of the thin film transistor are suppressed.
  • the base coat film may include an inorganic insulating film provided so as to cover the resin film.
  • the base coat film includes the inorganic insulating film provided to cover the resin film, even if impurities are generated from the transparent substrate or the resin film, the impurities are blocked by the inorganic insulating film. Thus, the influence on the characteristics of the thin film transistor is suppressed.
  • a gate electrode may be provided on the base coat film side of the semiconductor layer via a gate insulating film.
  • each thin film transistor is provided with the gate electrode through the gate insulating film on the base coat film side of the semiconductor layer, a bottom gate type thin film transistor is specifically configured.
  • Each of the thin film transistors may be provided with a gate electrode through a gate insulating film on the side of the semiconductor layer opposite to the base coat film.
  • each thin film transistor is provided with the gate electrode through the gate insulating film on the side opposite to the base coat film of the semiconductor layer, so that a top gate type thin film transistor is specifically configured.
  • a method of manufacturing a thin film transistor substrate according to the present invention is a method of manufacturing a thin film transistor substrate including a transparent substrate and a plurality of thin film transistors each provided with a semiconductor layer provided on the transparent substrate via a base coat film. And a step of forming a resin film that changes from light-shielding property to light-transmitting property on the transparent substrate by photosensitivity and at least part of the base coat film, and the semiconductor on the transparent substrate on which the resin film is formed. A step of forming a layer, and a step of irradiating the resin film with light through the formed semiconductor layer to maintain a light-shielding property in a region overlapping the semiconductor layer of the resin film. And
  • the light-shielding property is maintained in the region overlapping the semiconductor layer of each thin film transistor of the resin film (which constitutes at least part of the base coat film) formed on the transparent substrate.
  • the portion of the resin film that retains the light-shielding property for suppressing the increase in off-current of the thin film transistor due to light has insulating properties and does not have conductivity as in the conventional case. Is suppressed.
  • the light-shielding portion of the resin film for suppressing an increase in off-current of the thin film transistor due to light causes the resin film formed on the transparent substrate to maintain photosensitivity, and the resin film is interposed through the semiconductor layer. Since it is formed by irradiating light and the photolithography process, the etching process, and the peeling process, which are conventionally necessary, are unnecessary, an increase in the manufacturing process is suppressed. Accordingly, an increase in manufacturing process is suppressed, and an increase in off current of the thin film transistor due to light and variations in characteristics of the thin film transistor are suppressed.
  • an inorganic insulating film may be formed so as to cover the resin film after the resin film is formed.
  • the inorganic insulating film is formed so as to cover the resin film, so that impurities are generated from the transparent substrate and the resin film.
  • the impurities are blocked by the inorganic insulating film, and the influence on the characteristics of the thin film transistor is suppressed.
  • the gate insulating film is covered so as to cover the gate electrode. Since the forming step is included, a bottom gate type thin film transistor is specifically manufactured.
  • the semiconductor layer may be formed on the inorganic insulating film.
  • a top gate type thin film transistor is specifically manufactured.
  • the region of the resin film formed on the transparent substrate that overlaps the semiconductor layer of each thin film transistor has a light-shielding property. And variation in characteristics of thin film transistors can be suppressed.
  • FIG. 1 is a cross-sectional view of a TFT substrate according to the first embodiment.
  • FIG. 2 is a cross-sectional view illustrating a part of the manufacturing process of the TFT substrate according to the first embodiment.
  • FIG. 3 is a cross-sectional view of the TFT substrate according to the second embodiment.
  • FIG. 4 is an explanatory view showing a part of the manufacturing process of the TFT substrate according to the second embodiment in cross section.
  • FIG. 5 is a cross-sectional view of a TFT substrate according to the third embodiment.
  • FIG. 6 is an explanatory view showing a part of the manufacturing process of the TFT substrate according to the third embodiment in cross section.
  • Embodiment 1 of the Invention 1 and 2 show Embodiment 1 of a TFT substrate and a manufacturing method thereof according to the present invention. Specifically, FIG. 1 is a cross-sectional view of the TFT substrate 50a of the present embodiment.
  • the TFT substrate 50a includes a transparent substrate 10, a base coat film 9 provided on the transparent substrate 10, and a plurality of bottom gate TFTs 5a provided on the base coat film 9 for each subpixel. And a protective film 20 provided so as to cover each TFT 5a, and a plurality of pixel electrodes 21 provided in a matrix on the protective film 20.
  • the base coat film 9 includes a resin film 11 provided on the transparent substrate 10 and an inorganic insulating film 12 provided so as to cover the resin film 11.
  • the resin film 11 includes a light shielding region 11 a having a light shielding property (in a visible light non-transmitting state) and a light transmitting region 11 b having a light transmitting property (in a visible light transmitting state). .
  • the TFT 5 a includes a gate electrode 13 provided on the inorganic insulating film 12 constituting a part of the base coat film 9, a gate insulating film 14 provided so as to cover the gate electrode 13, and a gate A semiconductor layer 17a provided in an island shape so as to overlap the gate electrode 13 and the light shielding region 11a of the resin film 11 on the insulating film 14, an interlayer insulating film 18 provided so as to cover the semiconductor layer 17a, and an interlayer A source electrode 19a and a drain electrode 19b are provided on the insulating film 18 and arranged so as to be spaced apart from each other.
  • the gate electrode 13 is, for example, a part or a side of each subpixel in a plurality of gate lines (not shown) provided so as to extend in parallel to each other on the inorganic insulating film 12 constituting a part of the base coat film 9. It is a protruding part.
  • the semiconductor layer 17a is provided on the intrinsic amorphous silicon layer 15 in which the channel region 15c is defined and the intrinsic amorphous silicon layer 15, and the channel region 15c is exposed and spaced from and opposed to each other. And a pair of n + amorphous silicon layers 16a.
  • the source electrode 19a is, for example, partially or laterally for each sub-pixel in a plurality of source lines (not shown) provided on the interlayer insulating film 18 so as to extend in parallel to each other in a direction orthogonal to each gate line It is a protrusion part. Further, as shown in FIG. 1, the source electrode 19a is connected to one n + amorphous silicon layer 16a through a contact hole 18a formed in the interlayer insulating film 18.
  • the drain electrode 19 b is connected to the pixel electrode 21 through a contact hole (not shown) formed in the protective film 20, and also has a contact hole 18 b formed in the interlayer insulating film 18.
  • a contact hole (not shown) formed in the protective film 20
  • a contact hole 18 b formed in the interlayer insulating film 18.
  • the TFT substrate 50a having the above configuration constitutes a liquid crystal display panel together with a counter substrate disposed opposite to each other and a liquid crystal layer sealed between the two substrates.
  • FIG. 2 is explanatory drawing which shows a part of manufacturing process of TFT substrate 50a in a cross section.
  • a polyimide-based heat-resistant material that contains a positive photosensitive dye, for example, by spin coating or slit coating, and changes from light-shielding property to light-transmitting property by light exposure.
  • a resin material or the like with a thickness of about 300 nm, the resin film 11 is formed by drying.
  • a silicon nitride film, a silicon oxide film, or a laminated film thereof is formed to a thickness of about 200 nm on the entire substrate on which the resin film 11 is formed by, for example, a CVD (Chemical Vapor Deposition) method.
  • An insulating film 12 is formed.
  • a metal film such as a molybdenum film is formed with a thickness of about 300 nm on the entire substrate on which the inorganic insulating film 12 has been formed, for example, by sputtering
  • the photolithography process and the etching process are performed on the metal film.
  • a gate electrode 13 and a gate line are formed as shown in FIG.
  • a silicon nitride film, a silicon oxide film, or a laminated film thereof is formed with a thickness of about 200 nm on the entire substrate on which the gate electrode 13 and the like are formed, for example, by a CVD method, and the gate insulating film 14 is formed.
  • an intrinsic amorphous silicon film (thickness of about 50 nm) and an n + amorphous silicon film (thickness of about 100 nm) are sequentially formed on the entire substrate on which the gate insulating film 14 is formed, for example, by CVD.
  • the semiconductor laminated film is subjected to photolithography processing, etching processing, and resist stripping processing, so that the intrinsic amorphous silicon layer 15 and n + amorphous silicon are formed as shown in FIG.
  • a semiconductor layer forming layer 17 composed of the layer forming layer 16 is formed.
  • the resin film 11 on the substrate on which the semiconductor layer forming layer 17 is formed is irradiated with ultraviolet light U through the semiconductor layer forming layer 17, whereby the semiconductor of the resin film 11 is formed.
  • the light shielding region 11 a and the light transmitting region 11 b are formed in the resin film 11 while keeping the light shielding property in the region overlapping the layer forming layer 17.
  • the n + amorphous silicon layer 16a is formed, and the semiconductor layer 17a is formed.
  • the inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a laminated film thereof is formed on the entire substrate on which the semiconductor layer 17a is formed, for example, by CVD, the inorganic insulating film is formed.
  • the interlayer insulating film 18 provided with the contact holes 18a and 18b is formed.
  • the metal film in which a titanium film, an aluminum film, a titanium film, and the like are sequentially stacked is formed on the entire substrate on which the interlayer insulating film 18 is formed, for example, by sputtering, the metal film
  • the source electrode 19a, the drain electrode 19b, and the source line are formed by performing a photolithography process, an etching process, and a resist peeling process.
  • an acrylic photosensitive resin film having a thickness of about 2 ⁇ m is applied to the entire substrate on which the source electrode 19a and the drain electrode 19b are formed by, for example, a spin coating method or a slit coating method, and then the applied photosensitive resin.
  • the protective film 20 provided with a contact hole (not shown) reaching the drain electrode 19b is formed by performing pre-baking, exposure, development, and post-baking on the conductive resin.
  • the pixel electrode 21 is formed by performing a photolithography process, an etching process, and a resist peeling process.
  • the TFT substrate 50a of this embodiment can be manufactured.
  • the semiconductor layer 17a of each TFT 5a of the resin film 11 constituting the part of the base coat film 9 formed on the transparent substrate 10 Since the light shielding region 11a is formed while maintaining the light shielding property in the overlapping region, it is difficult for light from the transparent substrate 10 side to enter the semiconductor layer 17a of each TFT 5a, and the increase in the off current of the TFT 5a due to the light is suppressed. it can.
  • the resin film 11 for suppressing the increase in the off-current of the TFT 5a due to light has an insulating property and does not have the conductivity as in the conventional case, the TFT 5a Variations in characteristics can be suppressed.
  • the light shielding region 11 a of the resin film 11 for suppressing an increase in the off-current of the TFT 5 a due to light causes the resin film 11 formed on the transparent substrate 10 to maintain photosensitivity, and a semiconductor layer is formed on the resin film 11. It is formed by irradiating the ultraviolet light U through the layer 17, and the photolithography process, the etching process, and the peeling process, which are conventionally necessary, are no longer necessary, so that an increase in manufacturing steps can be suppressed. Therefore, an increase in the manufacturing process can be suppressed, and an increase in off current of the TFT 5a due to light and variations in characteristics of the TFT 5a can be suppressed.
  • the base coat film 9 includes the resin film 11 and the inorganic insulating film 12 provided so as to cover the resin film 11, impurities from the transparent substrate 10 and the resin film 11 can be obtained. Even if this occurs, the impurities are blocked by the inorganic insulating film 12, and the influence on the characteristics of the TFT 5a can be suppressed.
  • the translucent region 11b is provided with the same film thickness on the entire outer side of each light shielding region 11a that shields the semiconductor layer 17a, and there is a step caused by each light shielding region 11a. Since it is not formed, generation
  • the light shielding region 11a of the resin film 11 that shields the semiconductor layer 17a is formed in a self-aligned manner using the semiconductor layer forming layer 17 as a mask. And the light shielding region 11a of the resin film 11 can be suppressed.
  • the light shielding region 11a that shields the semiconductor layer 17a is made of resin, and is not a sputtering apparatus used for forming a conventional metal light shielding layer. Since it forms using a coating device, manufacturing cost can be suppressed.
  • FIG. 3 is a cross-sectional view of the TFT substrate 50b of this embodiment.
  • the same parts as those in FIGS. 1 and 2 are denoted by the same reference numerals, and detailed description thereof is omitted.
  • the TFT substrate 50a including the bottom gate type TFT 5a using amorphous silicon is exemplified.
  • the TFT substrate including the bottom gate type TFT 5b using polysilicon by a low temperature process. 50b is illustrated.
  • the TFT substrate 50 b includes a transparent substrate 10, a base coat film 9 provided on the transparent substrate 10, and a bottom gate type provided on the base coat film 9 for each subpixel.
  • the base coat film 9 includes a resin film 31 provided on the transparent substrate 10 and an inorganic insulating film 32 provided to cover the resin film 31.
  • the resin film 31 includes a light shielding region 31a having a light shielding property and a light transmitting region 31b having a light transmitting property.
  • the TFT 5b includes a gate electrode 33 provided on the inorganic insulating film 32 constituting a part of the base coat film 9, a gate insulating film 34 provided so as to cover the gate electrode 33, a gate A semiconductor layer 35a provided in an island shape so as to overlap the gate electrode 33 on the insulating film 34 and overlap the light shielding region 31a of the resin film 31, an interlayer insulating film 36 provided on the semiconductor layer 35a, and an interlayer insulating film A source electrode 37a and a drain electrode 37b are provided on the film 36 and arranged so as to be separated from and opposed to each other.
  • the gate electrode 33 is, for example, a part or a side of each subpixel in a plurality of gate lines (not shown) provided so as to extend in parallel to each other on the inorganic insulating film 32 constituting a part of the base coat film 9. It is a protruding part.
  • the semiconductor layer 35a includes a channel region 35c provided so as to overlap with the gate electrode 33, a source region 35b and a drain region 35d provided so as to be separated from and opposed to each other via the channel region 35c, In addition, a pair of LDD (Lightly Doped Drain) regions 35e provided between the channel region 35c and the source region 35b and the drain region 35d are provided.
  • LDD Lightly Doped Drain
  • the source electrode 37a is, for example, partly or laterally for each sub-pixel in a plurality of source lines (not shown) provided on the interlayer insulating film 36 so as to extend in parallel to each other in a direction orthogonal to each gate line. It is a protrusion part. Further, as shown in FIG. 3, the source electrode 37a is connected to the source region 35b of the semiconductor layer 35a through a contact hole 36a formed in the interlayer insulating film 36.
  • the drain electrode 37 b is connected to the pixel electrode 39 through a contact hole (not shown) formed in the protective film 38 and has a contact hole 36 b formed in the interlayer insulating film 36. And is connected to the drain region 35d of the semiconductor layer 35a.
  • the TFT substrate 50b having the above-described configuration constitutes a liquid crystal display panel together with a counter substrate disposed facing each other and a liquid crystal layer sealed between the two substrates.
  • FIG. 4 is an explanatory view showing, in section, a part of the manufacturing process of the TFT substrate 50b.
  • a polyimide-based heat-resistant material that contains a positive photosensitive dye for example, by spin coating or slit coating, and changes from light-shielding property to light-transmitting property by light exposure.
  • a resin material or the like with a thickness of about 300 nm, the resin film 31 is formed by drying.
  • a silicon nitride film, a silicon oxide film, or a laminated film thereof is formed with a thickness of about 200 nm on the entire substrate on which the resin film 31 is formed, for example, by a CVD method, thereby forming the inorganic insulating film 32. To do.
  • a metal film such as a molybdenum film is formed with a thickness of about 300 nm on the entire substrate on which the inorganic insulating film 32 is formed, for example, by sputtering, and then the photolithography process and the etching process are performed on the metal film. Then, by performing a resist peeling process, a gate electrode 33 and a gate line (not shown) are formed as shown in FIG.
  • a silicon nitride film, a silicon oxide film, or a laminated film thereof is formed with a thickness of about 100 nm on the entire substrate on which the gate electrode 33 and the like are formed, for example, by a CVD method, and the gate insulating film 34 is formed.
  • the intrinsic amorphous silicon film 35 is crystallized to form a polysilicon film.
  • the resin film 31 on the substrate on which the semiconductor layer 35a is formed is irradiated with ultraviolet light U through the semiconductor layer 35a, thereby overlapping the semiconductor layer 35a of the resin film 31.
  • the light shielding region 31 a and the light transmitting region 31 b are formed in the resin film 31 while keeping the light shielding property in the region.
  • a channel region 35c, a source region 35b, a drain region 35d, and an LDD region 35e are formed by appropriately implanting impurities into the semiconductor layer 35a using a resist (not shown).
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a laminated film thereof is formed on the entire substrate on which the channel region 35c, the source region 35b, the drain region 35d, and the LDD region 35e are formed by, for example, a CVD method.
  • the interlayer insulating film 36 provided with the contact holes 36a and 35b is formed by performing a photolithography process, an etching process, and a resist peeling process on the inorganic insulating film.
  • a metal film in which a titanium film, an aluminum film, a titanium film, and the like are sequentially stacked is formed on the entire substrate on which the interlayer insulating film 36 is formed, for example, by sputtering, the metal film
  • a source electrode 37a, a drain electrode 37b, and a source line are formed by performing a photolithography process, an etching process, and a resist peeling process.
  • an acrylic photosensitive resin film having a thickness of about 2 ⁇ m is applied to the entire substrate on which the source electrode 37a, the drain electrode 37b, and the like are formed, for example, by spin coating or slit coating.
  • a protective film 38 provided with a contact hole (not shown) reaching the drain electrode 37b is formed.
  • the photolithography process is performed on the transparent conductive film,
  • the pixel electrode 39 is formed by performing an etching process and a resist peeling process.
  • the TFT substrate 50b of this embodiment can be manufactured.
  • the semiconductor layer 35a of each TFT 5b of the resin film 31 constituting a part of the base coat film 9 formed on the transparent substrate 10 Since the light shielding region 31a is formed while maintaining the light shielding property in the overlapping region, it is difficult for light from the transparent substrate 10 side to enter the semiconductor layer 35a of each TFT 5b, and the increase in the off current of the TFT 5b due to the light is suppressed. it can.
  • the resin film 31 for suppressing the increase in the off current of the TFT 5b due to light (the portion where the light shielding property is maintained) has an insulating property and does not have the conductivity as in the prior art, the TFT 5b Variations in characteristics can be suppressed.
  • the light shielding region 31a of the resin film 31 for suppressing an increase in the off current of the TFT 5b due to light causes the resin film 31 formed on the transparent substrate 10 to maintain photosensitivity, and the resin film 31 has the semiconductor layer 35a. Since the photolithography process, the etching process, and the peeling process, which are conventionally necessary, are not necessary, the increase in the manufacturing process can be suppressed. Therefore, an increase in the manufacturing process can be suppressed, and an increase in off current of the TFT 5b due to light and variations in characteristics of the TFT 5b can be suppressed.
  • the base coat film 9 includes the resin film 31 and the inorganic insulating film 32 provided so as to cover the resin film 31, impurities from the transparent substrate 10 and the resin film 31 are eliminated. Even if this occurs, the impurities are blocked by the inorganic insulating film 32, and the influence on the characteristics of the TFT 5b can be suppressed.
  • the translucent region 31b is provided with the same film thickness on the entire outer side of each light shielding region 31a that shields the semiconductor layer 35a, and there is a step caused by each light shielding region 31a. Since it is not formed, occurrence of breakage in the semiconductor layer 35a or the like can be suppressed.
  • the light shielding region 31a of the resin film 31 that shields the semiconductor layer 35a is formed in a self-aligned manner using the semiconductor layer 35a as a mask. The positional deviation of the film 31 from the light shielding region 31a can be suppressed.
  • the light shielding region 31a that shields the semiconductor layer 35a is made of resin, and is not a sputtering apparatus used for forming a conventional metal light shielding layer, and is low in cost. Since it forms using a coating device, manufacturing cost can be suppressed.
  • FIG. 5 is a cross-sectional view of the TFT substrate 50c of this embodiment.
  • the TFT substrates 50a and 50b including the bottom gate type TFTs 5a and 5b are exemplified.
  • the TFT substrate 50c including the top gate type TFT 5c is illustrated.
  • the TFT substrate 50c includes a transparent substrate 10, a base coat film 9 provided on the transparent substrate 10, and a top gate type provided on the base coat film 9 for each subpixel.
  • the base coat film 9 includes a resin film 41 provided on the transparent substrate 10 and an inorganic insulating film 42 provided so as to cover the resin film 41.
  • the resin film 41 includes a light shielding region 41a having a light shielding property and a light transmitting region 41b having a light transmitting property.
  • the TFT 5a includes a semiconductor layer 43a provided in an island shape so as to overlap the light shielding region 41a of the resin film 41 on the inorganic insulating film 42 constituting a part of the base coat film 9, and the semiconductor layer 43a.
  • a gate insulating film 44 provided so as to cover the gate electrode 45
  • a gate electrode 45 provided on the gate insulating film 44 so as to overlap the semiconductor layer 43 a
  • an interlayer insulating film 46 provided so as to cover the gate electrode 45
  • a source electrode 47a and a drain electrode 47b are provided on the interlayer insulating film 46 and arranged so as to be separated from and opposed to each other.
  • the semiconductor layer 43a includes a channel region 43c provided so as to overlap the gate electrode 33, a source region 43b and a drain region 43d provided so as to be separated from and opposed to each other via the channel region 43c, In addition, a pair of LDD regions 43e provided between the channel region 43c and the source region 43b and drain region 43d are provided.
  • the gate electrode 45 is, for example, a part of each sub-pixel or a laterally protruding portion in a plurality of gate lines (not shown) provided on the gate insulating film 44 so as to extend in parallel with each other.
  • the source electrode 47a is, for example, partly or laterally for each subpixel in a plurality of source lines (not shown) provided on the interlayer insulating film 46 so as to extend in parallel to each other in a direction orthogonal to each gate line. It is a protrusion part. Further, as shown in FIG. 5, the source electrode 47a is connected to the source region 43b of the semiconductor layer 43a through a contact hole 46a formed in the interlayer insulating film 46.
  • the drain electrode 47 b is connected to the pixel electrode 49 through a contact hole (not shown) formed in the protective film 48 and has a contact hole 46 b formed in the interlayer insulating film 46. And is connected to the drain region 43d of the semiconductor layer 43a.
  • the TFT substrate 50c having the above-described configuration constitutes a liquid crystal display panel together with a counter substrate disposed facing each other and a liquid crystal layer sealed between the two substrates.
  • FIG. 6 is an explanatory view showing a part of the manufacturing process of the TFT substrate 50c in cross section.
  • a polyimide-based heat-resistant material that contains a positive photosensitive dye for example, by spin coating or slit coating, and changes from light-shielding property to light-transmitting property by light exposure.
  • a resin material or the like with a thickness of about 300 nm, the resin film 41 is formed by drying.
  • a silicon nitride film, a silicon oxide film, or a laminated film thereof is formed with a thickness of about 200 nm on the entire substrate on which the resin film 41 is formed, for example, by a CVD method, thereby forming the inorganic insulating film 42. To do.
  • intrinsic amorphous silicon film 43 with a thickness of about 50 nm on the entire substrate on which the inorganic insulating film 42 has been formed by, for example, a CVD method, as shown in FIG.
  • a CVD method By irradiating 43 with laser light L, intrinsic amorphous silicon film 43 is crystallized to form a polysilicon film.
  • a photolithography process, an etching process, and a resist stripping process are performed on the formed polysilicon film, thereby forming a semiconductor layer 43a as shown in FIG. 6B.
  • the resin film 41 on the substrate on which the semiconductor layer 43a is formed is irradiated with ultraviolet light U through the semiconductor layer 43a, thereby overlapping the semiconductor layer 43a of the resin film 41.
  • a light shielding region 41 a and a light transmitting region 41 b are formed in the resin film 41 while maintaining the light shielding property in the region.
  • a silicon nitride film, a silicon oxide film, or a laminated film thereof is formed with a thickness of about 100 nm on the entire substrate on which the light-shielding region 41a and the light-transmitting region 41b are formed, for example, by CVD.
  • An insulating film 44 is formed.
  • impurities are appropriately implanted into the semiconductor layer 43a on the substrate over which the gate insulating film 44 is formed using a resist (not shown), so that the channel region 43c, the source region 43b, the drain region 43d, and the LDD. Region 43e is formed.
  • the metal A gate electrode 45 and a gate line are formed by performing a photolithography process, an etching process, and a resist peeling process on the film.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a laminated film thereof is formed with a thickness of about 700 nm on the entire substrate on which the gate electrode 45 and the like are formed by, for example, a CVD method.
  • an inorganic insulating film such as a silicon nitride film, a silicon oxide film, or a laminated film thereof is formed with a thickness of about 700 nm on the entire substrate on which the gate electrode 45 and the like are formed by, for example, a CVD method.
  • a metal film in which a titanium film, an aluminum film, a titanium film, and the like are sequentially laminated is formed on the entire substrate on which the interlayer insulating film 46 is formed, for example, by sputtering, the metal film is formed on the metal film.
  • a source electrode 47a, a drain electrode 47b, and a source line are formed by performing a photolithography process, an etching process, and a resist peeling process.
  • an acrylic photosensitive resin film having a thickness of about 2 ⁇ m is applied to the entire substrate on which the source electrode 47a, the drain electrode 47b, and the like are formed, for example, by spin coating or slit coating.
  • a protective film 48 provided with a contact hole (not shown) reaching the drain electrode 47b is formed.
  • the photolithography process is performed on the transparent conductive film.
  • the pixel electrode 49 is formed by performing an etching process and a resist peeling process.
  • the TFT substrate 50c of this embodiment can be manufactured.
  • the semiconductor layer 43a of each TFT 5c of the resin film 41 constituting the part of the base coat film 9 formed on the transparent substrate 10 Since the light shielding region 41a is formed while maintaining the light shielding property in the overlapping region, it becomes difficult for light from the transparent substrate 10 side to enter the semiconductor layer 43a of each TFT 5c, and the increase in the off current of the TFT 5c due to the light is suppressed. it can.
  • the resin film 41 for suppressing the increase in the off-current of the TFT 5c due to light (the portion where the light shielding property is maintained) has an insulating property and does not have the conductivity as in the prior art, the TFT 5c Variations in characteristics can be suppressed.
  • the light shielding region 41a of the resin film 41 for suppressing an increase in the off-current of the TFT 5c due to light causes the resin film 41 formed on the transparent substrate 10 to maintain photosensitivity, and the resin film 41 has the semiconductor layer 43a. Since the photolithography process, the etching process, and the peeling process, which are conventionally necessary, are not necessary, the increase in the manufacturing process can be suppressed. Therefore, an increase in the manufacturing process can be suppressed, and an increase in off current of the TFT 5c due to light and variations in characteristics of the TFT 5c can be suppressed.
  • the base coat film 9 includes the resin film 41 and the inorganic insulating film 42 provided so as to cover the resin film 41. Even if this occurs, the impurities are blocked by the inorganic insulating film 42, and the influence on the characteristics of the TFT 5c can be suppressed.
  • the translucent region 41b is provided with the same film thickness on the entire outer side of each light shielding region 41a that shields the semiconductor layer 43a, and there is a level difference caused by each light shielding region 41a. Since it is not formed, generation
  • the light shielding region 41a of the resin film 41 that shields the semiconductor layer 43a is formed in a self-aligned manner using the semiconductor layer 43a as a mask. The positional deviation of the film 41 from the light shielding region 41a can be suppressed.
  • the light shielding region 41a that shields the semiconductor layer 43a is made of resin, and is not a sputtering apparatus used for forming a conventional metal light shielding layer, and is low in cost. Since it forms using a coating device, manufacturing cost can be suppressed.
  • the base coat film having a two-layer structure having the resin film and the inorganic insulating film laminated on the resin film is exemplified.
  • impurities generated from the transparent substrate on which the resin film is formed and the resin film are illustrated.
  • a base coat film having a single layer structure in which the inorganic insulating film is omitted and only the resin film is provided may be used.
  • the TFT substrate using the TFT electrode connected to the pixel electrode as the drain electrode has been exemplified.
  • the present invention is applied to the TFT substrate called the source electrode. Can also be applied.
  • the present invention can suppress an increase in the manufacturing process and suppress an increase in TFT off-current due to light and variations in TFT characteristics, so that a TFT substrate and a display including the TFT substrate can be suppressed. Useful for the device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

　透明基板（１０）と、透明基板（１０）にベースコート膜（９）を介して設けられ、各々、半導体層（１７ａ）を有する複数のＴＦＴ（５ａ）とを備えたＴＦＴ基板（５０ａ）であって、ベースコート膜（９）は、透明基板（１０）上に成膜された樹脂膜（１１）を含み、樹脂膜（１１）の各半導体層（１７ａ）と重なる領域が遮光性を有している。

Description

薄膜トランジスタ基板及びその製造方法
　本発明は、薄膜トランジスタ基板及びその製造方法に関し、特に、液晶表示パネルなどの表示パネルを構成する薄膜トランジスタ基板及びその製造方法に関するものである。
　液晶表示パネルは、例えば、画像の最小単位である各副画素毎に、薄膜トランジスタ（以下、「ＴＦＴ」とも称する）や画素電極などが設けられたＴＦＴ基板と、ＴＦＴ基板に対向して配置され、共通電極などが設けられた対向基板と、ＴＦＴ基板及び対向基板の間に封入された液晶層とを備えている。そして、液晶表示パネルは、ＴＦＴ基板の各画素電極と対向基板の共通電極との間に配置する液晶層に各副画素毎に各ＴＦＴを介して所定の電圧を印加して液晶層の配向状態を各副画素毎に変えることにより、外部に設けられたバックライトから入射する光の透過率を各副画素毎に調整して、画像を表示するように構成されている。
　ここで、ＴＦＴを構成する半導体層では、例えば、バックライトからの光が入射すると、光励起に起因してオフ状態でリーク電流が発生するので、ＴＦＴのオフ電流が増加してしまう。そうなると、液晶表示パネルの表示品位が低下してしまうので、ＴＦＴ基板では、ＴＦＴの半導体層を遮光層で十分に遮光する必要がある。
　例えば、特許文献１には、上記遮光層に相当する遮光膜上に絶縁膜、ゲート電極、ゲート絶縁膜、半導体活性層が設けられた液晶表示パネルの製造方法において、フォトレジストにより半導体活性層をパターニングする際に、ガラス基板側より全面露光し、遮光膜により自己整合的に半導体活性層をパターニングすることが記載されている。
特開平５－１９２９７号公報
　ところで、ＴＦＴを遮光するための遮光層は、金属膜により形成されることが多いので、遮光層の電位により、オン電流、オフ電流、閾値電圧などのＴＦＴの特性が変化するおそれがある。特に、遮光層を電気的にフローティング状態にすると、遮光層の電位が不安定になるので、上記ＴＦＴの特性のばらつきが大きくなってしまう。また、遮光層を固定電位に保持する場合には、遮光層を覆う絶縁膜にコンタクトホールを形成する必要があるので、例えば、絶縁膜上にレジストを形成するフォトリソグラフィ処理、レジストから露出する絶縁膜をエッチングするエッチング処理、及びレジストを剥離する剥離処理が追加され、製造工程が増加してしまう。
　本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、製造工程の増加を抑制して、光による薄膜トランジスタのオフ電流の増加、及び薄膜トランジスタの特性のばらつきを抑制することにある。
　上記目的を達成するために、本発明は、透明基板上に成膜された樹脂膜の各薄膜トランジスタの半導体層と重なる領域が遮光性を有するようにしたものである。
　具体的に本発明に係る薄膜トランジスタ基板は、透明基板と、上記透明基板にベースコート膜を介して設けられ、各々、半導体層を有する複数の薄膜トランジスタとを備えた薄膜トランジスタ基板であって、上記ベースコート膜は、上記透明基板上に成膜された樹脂膜を含み、該樹脂膜の上記各半導体層と重なる領域が遮光性を有していることを特徴とする。
　上記の構成によれば、透明基板上に成膜された（ベースコート膜の少なくとも一部を構成する）樹脂膜の各薄膜トランジスタの半導体層と重なる領域が遮光性を有しているので、各薄膜トランジスタの半導体層に透明基板側からの光が入射し難くなり、光による薄膜トランジスタのオフ電流の増加が抑制される。また、光による薄膜トランジスタのオフ電流の増加を抑制するための樹脂膜の遮光性を有する部分が絶縁性を有し、従来のように導電性を有していないので、薄膜トランジスタの特性のばらつきが抑制される。さらに、光による薄膜トランジスタのオフ電流の増加を抑制するための樹脂膜の遮光性を有する部分が、例えば、透明基板に成膜された樹脂膜に感光性色素を含有させ、その樹脂膜に半導体層を介して光を照射することにより形成され、従来、必要であったフォトリソグラフィ処理、エッチング処理、及び剥離処理が不要になるので、製造工程の増加が抑制される。したがって、製造工程の増加を抑制して、光による薄膜トランジスタのオフ電流の増加、及び薄膜トランジスタの特性のばらつきが抑制される。
　上記ベースコート膜は、上記樹脂膜を覆うように設けられた無機絶縁膜を含んでいてもよい。
　上記の構成によれば、ベースコート膜が樹脂膜を覆うように設けられた無機絶縁膜を含んでいるので、透明基板や樹脂膜から不純物が発生しても、その不純物が無機絶縁膜で遮断されることになり、薄膜トランジスタの特性に対する影響が抑制される。
　上記各薄膜トランジスタには、上記半導体層の上記ベースコート膜側にゲート絶縁膜を介してゲート電極が設けられていてもよい。
　上記の構成によれば、各薄膜トランジスタには、半導体層のベースコート膜側にゲート絶縁膜を介してゲート電極が設けられているので、ボトムゲート型の薄膜トランジスタが具体的に構成される。
　上記各薄膜トランジスタには、上記半導体層の上記ベースコート膜と反対側にゲート絶縁膜を介してゲート電極が設けられていてもよい。
　上記の構成によれば、各薄膜トランジスタには、半導体層のベースコート膜と反対側にゲート絶縁膜を介してゲート電極が設けられているので、トップゲート型の薄膜トランジスタが具体的に構成される。
　また、本発明に係る薄膜トランジスタ基板の製造方法は、透明基板と、上記透明基板にベースコート膜を介して設けられ、各々、半導体層を有する複数の薄膜トランジスタとを備えた薄膜トランジスタ基板を製造する方法であって、上記透明基板に感光により遮光性から透光性に変化すると共に、上記ベースコート膜の少なくとも一部となる樹脂膜を成膜する工程と、上記樹脂膜が成膜された透明基板に上記半導体層を形成する工程と、上記形成された半導体層を介して上記樹脂膜に光を照射することにより、該樹脂膜の該半導体層と重なる領域に遮光性を保持させる工程とを備えることを特徴とする。
　上記の方法によれば、透明基板上に成膜された（ベースコート膜の少なくとも一部を構成する）樹脂膜の各薄膜トランジスタの半導体層と重なる領域に遮光性を保持させるので、各薄膜トランジスタの半導体層に透明基板側からの光が入射し難くなり、光による薄膜トランジスタのオフ電流の増加が抑制される。また、光による薄膜トランジスタのオフ電流の増加を抑制するための樹脂膜の遮光性を保持させた部分が絶縁性を有し、従来のように導電性を有していないので、薄膜トランジスタの特性のばらつきが抑制される。さらに、光による薄膜トランジスタのオフ電流の増加を抑制するための樹脂膜の遮光性を有する部分が、透明基板に成膜された樹脂膜に感光性を保持させ、その樹脂膜に半導体層を介して光を照射することにより形成され、従来の必要であったフォトリソグラフィ処理、エッチング処理、及び剥離処理が不要になるので、製造工程の増加が抑制される。したがって、製造工程の増加を抑制して、光による薄膜トランジスタのオフ電流の増加、及び薄膜トランジスタの特性のばらつきが抑制される。
　上記樹脂膜を成膜する工程では、上記樹脂膜を成膜した後に、該樹脂膜を覆うように無機絶縁膜を成膜してもよい。
　上記の方法によれば、樹脂膜を成膜する工程では、樹脂膜を成膜した後に、その樹脂膜を覆うように無機絶縁膜を成膜するので、透明基板や樹脂膜から不純物が発生しても、その不純物が無機絶縁膜で遮断されることになり、薄膜トランジスタの特性に対する影響が抑制される。
　上記樹脂膜を成膜する工程と上記半導体層を形成する工程との間には、上記無機絶縁膜上にゲート電極を形成した後に、及び該ゲート電極を覆うようにゲート絶縁膜を形成する工程を備えてもよい。
　上記の方法によれば、樹脂膜を成膜する工程と半導体層を形成する工程との間には、無機絶縁膜上にゲート電極を形成した後に、そのゲート電極を覆うようにゲート絶縁膜を形成する工程を備えるので、ボトムゲート型の薄膜トランジスタが具体的に製造される。
　上記半導体層を形成する工程では、上記無機絶縁膜上に上記半導体層を形成してもよい。
　上記の方法によれば、半導体層を形成する工程では、無機絶縁膜上に半導体層を形成するので、トップゲート型の薄膜トランジスタが具体的に製造される。
　本発明によれば、透明基板上に成膜された樹脂膜の各薄膜トランジスタの半導体層と重なる領域が遮光性を有しているので、製造工程の増加を抑制して、光による薄膜トランジスタのオフ電流の増加、及び薄膜トランジスタの特性のばらつきを抑制することができる。
図１は、実施形態１に係るＴＦＴ基板の断面図である。 図２は、実施形態１に係るＴＦＴ基板の製造工程の一部を断面で示す説明図である。 図３は、実施形態２に係るＴＦＴ基板の断面図である。 図４は、実施形態２に係るＴＦＴ基板の製造工程の一部を断面で示す説明図である。 図５は、実施形態３に係るＴＦＴ基板の断面図である。 図６は、実施形態３に係るＴＦＴ基板の製造工程の一部を断面で示す説明図である。
　以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の各実施形態に限定されるものではない。
　《発明の実施形態１》
　図１及び図２は、本発明に係るＴＦＴ基板及びその製造方法の実施形態１を示している。具体的に、図１は、本実施形態のＴＦＴ基板５０ａの断面図である。
　ＴＦＴ基板５０ａは、図１に示すように、透明基板１０と、透明基板１０上に設けられたベースコート膜９と、ベースコート膜９上に各副画素毎に設けられたボトムゲート型の複数のＴＦＴ５ａと、各ＴＦＴ５ａを覆うように設けられた保護膜２０と、保護膜２０上にマトリクス状に設けられた複数の画素電極２１とを備えている。
　ベースコート膜９は、図１に示すように、透明基板１０上に設けられた樹脂膜１１と、樹脂膜１１を覆うように設けられた無機絶縁膜１２とを備えている。
　樹脂膜１１は、図１に示すように、（可視光非透過状態の）遮光性を有する遮光領域１１ａと、（可視光透過状態の）透光性を有する透光領域１１ｂとを備えている。
　ＴＦＴ５ａは、図１に示すように、ベースコート膜９の一部を構成する無機絶縁膜１２上に設けられたゲート電極１３と、ゲート電極１３を覆うように設けられたゲート絶縁膜１４と、ゲート絶縁膜１４上にゲート電極１３に重なると共に樹脂膜１１の遮光領域１１ａに重なり合うように島状に設けられた半導体層１７ａと、半導体層１７ａを覆うように設けられた層間絶縁膜１８と、層間絶縁膜１８上に設けられ、互いに離間及び対峙するように配置されたソース電極１９ａ及びドレイン電極１９ｂとを備えている。
　ゲート電極１３は、例えば、ベースコート膜９の一部を構成する無機絶縁膜１２上に互いに平行に延びるように設けられた複数のゲート線（不図示）における各副画素毎の一部又は側方への突出部である。
　半導体層１７ａは、図１に示すように、チャネル領域１５ｃが規定された真性アモルファスシリコン層１５と、真性アモルファスシリコン層１５上に設けられ、そのチャネル領域１５ｃが露出すると共に互いに離間及び対峙するように配置された一対のｎ＋アモルファスシリコン層１６ａとを備えている。
　ソース電極１９ａは、例えば、層間絶縁膜１８上に各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線（不図示）における各副画素毎の一部又は側方への突出部である。また、ソース電極１９ａは、図１に示すように、層間絶縁膜１８に形成されたコンタクトホール１８ａを介して、一方のｎ＋アモルファスシリコン層１６ａに接続されている。
　ドレイン電極１９ｂは、図１に示すように、保護膜２０に形成されたコンタクトホール（不図示）を介して画素電極２１に接続されていると共に、層間絶縁膜１８に形成されたコンタクトホール１８ｂを介して、他方のｎ＋アモルファスシリコン層１６ａに接続されている。
　上記構成のＴＦＴ基板５０ａは、対向して配置される対向基板と、それらの両基板の間に封入される液晶層と共に、液晶表示パネルを構成するものである。
　次に、本実施形態のＴＦＴ基板５０ａの製造方法について、図２を用いて説明する。ここで、図２は、ＴＦＴ基板５０ａの製造工程の一部を断面で示す説明図である。
　まず、ガラス基板や樹脂基板などの透明基板１０上に、例えば、スピンコート法やスリットコート法により、ポジ型の感光性色素を含み、感光により遮光性から透光性に変化するポリイミド系の耐熱樹脂材料などを厚さ３００ｎｍ程度で塗布した後に、乾燥して、樹脂膜１１を形成する。
　続いて、樹脂膜１１が形成された基板全体に、例えば、ＣＶＤ（Chemical Vapor Deposition）法により、窒化シリコン膜、酸化シリコン膜又はそれらの積層膜などを厚さ２００ｎｍ程度で成膜して、無機絶縁膜１２を形成する。
　さらに、無機絶縁膜１２が形成された基板全体に、例えば、スパッタリング法により、モリブデン膜などの金属膜を厚さ３００ｎｍ程度で成膜した後に、その金属膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、図２（ａ）に示すように、ゲート電極１３及びゲート線（不図示）を形成する。
　続いて、ゲート電極１３などが形成された基板全体に、例えば、ＣＶＤ法により、窒化シリコン膜、酸化シリコン膜又はそれらの積層膜などを厚さ２００ｎｍ程度で成膜して、ゲート絶縁膜１４を形成する。
　さらに、ゲート絶縁膜１４が形成された基板全体に、例えば、ＣＶＤ法により、真性アモルファスシリコン膜（厚さ５０ｎｍ程度）及びｎ＋アモルファスシリコン膜（厚さ１００ｎｍ程度）を順に成膜して半導体積層膜を形成した後に、その半導体積層膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、図２（ｂ）に示すように、真性アモルファスシリコン層１５及びｎ＋アモルファスシリコン層形成層１６からなる半導体層形成層１７を形成する。
　そして、図２（ｃ）に示すように、半導体層形成層１７が形成された基板上の樹脂膜１１に紫外光Ｕを半導体層形成層１７を介して照射することにより、樹脂膜１１の半導体層形成層１７に重なる領域に遮光性を保持させて、樹脂膜１１に遮光領域１１ａ及び透光領域１１ｂを形成する。
　続いて、遮光領域１１ａ及び透光領域１１ｂが形成された基板上の半導体層形成層１７のｎ＋アモルファスシリコン層形成層１６に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、ｎ＋アモルファスシリコン層１６ａを形成して、半導体層１７ａを形成する。
　さらに、半導体層１７ａが形成された基板全体に、例えば、ＣＶＤ法により、窒化シリコン膜、酸化シリコン膜又はそれらの積層膜などの無機絶縁膜を厚さ７００ｎｍ程度で成膜した後に、その無機絶縁膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、コンタクトホール１８ａ及び１８ｂが設けられた層間絶縁膜１８を形成する。
　続いて、層間絶縁膜１８が形成された基板全体に、例えば、スパッタリング法により、チタン膜、アルミニウム膜及びチタン膜などを順に積層した金属膜を厚さ５００ｎｍ程度で成膜した後に、その金属膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、ソース電極１９ａ、ドレイン電極１９ｂ及びソース線（不図示）を形成する。
　さらに、ソース電極１９ａ及びドレイン電極１９ｂが形成された基板全体に、例えば、スピンコート法やスリットコート法により、アクリル系の感光性樹脂膜を厚さ２μｍ程度で塗布した後に、その塗布された感光性樹脂に対して、プリベーク、露光、現像及びポストベークを行うことにより、ドレイン電極１９ｂに到達するコンタクトホール（不図示）が設けられた保護膜２０を形成する。
　最後に、保護膜２０が形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ（Indium Tin Oxide）膜などの透明導電膜を厚さ１００ｎｍ程度で成膜した後に、その透明導電膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、画素電極２１を形成する。
　以上のようにして、本実施形態のＴＦＴ基板５０ａを製造することができる。
　以上説明したように、本実施形態のＴＦＴ基板５０ａ及びその製造方法によれば、透明基板１０上に成膜されたベースコート膜９の一部を構成する樹脂膜１１の各ＴＦＴ５ａの半導体層１７ａと重なる領域に遮光性を保持させて遮光領域１１ａを形成するので、各ＴＦＴ５ａの半導体層１７ａに透明基板１０側からの光が入射し難くなり、光によるＴＦＴ５ａのオフ電流の増加を抑制することができる。また、光によるＴＦＴ５ａのオフ電流の増加を抑制するための樹脂膜１１（の遮光性を保持させた部分）が絶縁性を有し、従来のように導電性を有していないので、ＴＦＴ５ａの特性のばらつきを抑制することができる。さらに、光によるＴＦＴ５ａのオフ電流の増加を抑制するための樹脂膜１１の遮光領域１１ａが、透明基板１０に成膜された樹脂膜１１に感光性を保持させ、その樹脂膜１１に半導体層形成層１７を介して紫外光Ｕを照射することにより形成され、従来の必要であったフォトリソグラフィ処理、エッチング処理、及び剥離処理が不要になるので、製造工程の増加を抑制することができる。したがって、製造工程の増加を抑制して、光によるＴＦＴ５ａのオフ電流の増加、及びＴＦＴ５ａの特性のばらつきを抑制することができる。
　また、本実施形態のＴＦＴ基板５０ａによれば、ベースコート膜９が樹脂膜１１及び樹脂膜１１を覆うように設けられた無機絶縁膜１２を含んでいるので、透明基板１０や樹脂膜１１から不純物が発生しても、その不純物が無機絶縁膜１２で遮断されることになり、ＴＦＴ５ａの特性に対する影響を抑制することができる。
　また、本実施形態のＴＦＴ基板５０ａによれば、半導体層１７ａを遮光する各遮光領域１１ａの外側全域には、同じ膜厚で透光領域１１ｂが設けられ、各遮光領域１１ａに起因する段差が形成されないので、半導体層１７ａなどにおける断切れの発生を抑制することができる。
　また、本実施形態のＴＦＴ基板５０ａの製造方法によれば、半導体層１７ａを遮光する樹脂膜１１の遮光領域１１ａが半導体層形成層１７をマスクとして自己整合的に形成されるので、半導体層１７ａと樹脂膜１１の遮光領域１１ａとの位置ずれを抑制することができる。
　また、本実施形態のＴＦＴ基板５０ａの製造方法によれば、半導体層１７ａを遮光する遮光領域１１ａが樹脂製であり、従来の金属製の遮光層の形成に用いるスパッタリング装置でなく、低コストな塗布装置を用いて形成されるので、製造コストを抑制することができる。
　《発明の実施形態２》
　図３は、本実施形態のＴＦＴ基板５０ｂの断面図である。なお、以下の各実施形態において、図１及び図２と同じ部分については同じ符号を付して、その詳細な説明を省略する。
　上記実施形態１では、アモルファスシリコンを用いたボトムゲート型のＴＦＴ５ａを備えたＴＦＴ基板５０ａを例示したが、本実施形態では、低温プロセスによるポリシリコンを用いたボトムゲート型のＴＦＴ５ｂを備えたＴＦＴ基板５０ｂを例示する。
　具体的に、ＴＦＴ基板５０ｂは、図３に示すように、透明基板１０と、透明基板１０上に設けられたベースコート膜９と、ベースコート膜９上に各副画素毎に設けられたボトムゲート型の複数のＴＦＴ５ｂと、各ＴＦＴ５ｂを覆うように設けられた保護膜３８と、保護膜３８上にマトリクス状に設けられた複数の画素電極３９とを備えている。
　ベースコート膜９は、図３に示すように、透明基板１０上に設けられた樹脂膜３１と、樹脂膜３１を覆うように設けられた無機絶縁膜３２とを備えている。
　樹脂膜３１は、図３に示すように、遮光性を有する遮光領域３１ａと、透光性を有する透光領域３１ｂとを備えている。
　ＴＦＴ５ｂは、図３に示すように、ベースコート膜９の一部を構成する無機絶縁膜３２上に設けられたゲート電極３３と、ゲート電極３３を覆うように設けられたゲート絶縁膜３４と、ゲート絶縁膜３４上にゲート電極３３に重なると共に、樹脂膜３１の遮光領域３１ａに重なり合うように島状に設けられた半導体層３５ａと、半導体層３５ａ上に設けられた層間絶縁膜３６と、層間絶縁膜３６上に設けられ、互いに離間及び対峙するように配置されたソース電極３７ａ及びドレイン電極３７ｂとを備えている。
　ゲート電極３３は、例えば、ベースコート膜９の一部を構成する無機絶縁膜３２上に互いに平行に延びるように設けられた複数のゲート線（不図示）における各副画素毎の一部又は側方への突出部である。
　半導体層３５ａは、図３に示すように、ゲート電極３３に重なるように設けられたチャネル領域３５ｃ、チャネル領域３５ｃを介して互いに離間及び対峙するように設けられたソース領域３５ｂ及びドレイン領域３５ｄ、並びにチャネル領域３５ｃとソース領域３５ｂ及びドレイン領域３５ｄとの間にそれぞれ設けられた一対のＬＤＤ（Lightly Doped Drain）領域３５ｅを備えている。
　ソース電極３７ａは、例えば、層間絶縁膜３６上に各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線（不図示）における各副画素毎の一部又は側方への突出部である。また、ソース電極３７ａは、図３に示すように、層間絶縁膜３６に形成されたコンタクトホール３６ａを介して、半導体層３５ａのソース領域３５ｂに接続されている。
　ドレイン電極３７ｂは、図３に示すように、保護膜３８に形成されたコンタクトホール（不図示）を介して画素電極３９に接続されていると共に、層間絶縁膜３６に形成されたコンタクトホール３６ｂを介して、半導体層３５ａのドレイン領域３５ｄに接続されている。
　上記構成のＴＦＴ基板５０ｂは、対向して配置される対向基板と、それらの両基板の間に封入される液晶層と共に、液晶表示パネルを構成するものである。
　次に、本実施形態のＴＦＴ基板５０ｂの製造方法について、図４を用いて説明する。ここで、図４は、ＴＦＴ基板５０ｂの製造工程の一部を断面で示す説明図である。
　まず、ガラス基板や樹脂基板などの透明基板１０上に、例えば、スピンコート法やスリットコート法により、ポジ型の感光性色素を含み、感光により遮光性から透光性に変化するポリイミド系の耐熱樹脂材料などを厚さ３００ｎｍ程度で塗布した後に、乾燥して、樹脂膜３１を形成する。
　続いて、樹脂膜３１が形成された基板全体に、例えば、ＣＶＤ法により、窒化シリコン膜、酸化シリコン膜又はそれらの積層膜などを厚さ２００ｎｍ程度で成膜して、無機絶縁膜３２を形成する。
　さらに、無機絶縁膜３２が形成された基板全体に、例えば、スパッタリング法により、モリブデン膜などの金属膜を厚さ３００ｎｍ程度で成膜した後に、その金属膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、図４（ａ）に示すように、ゲート電極３３及びゲート線（不図示）を形成する。
　続いて、ゲート電極３３などが形成された基板全体に、例えば、ＣＶＤ法により、窒化シリコン膜、酸化シリコン膜又はそれらの積層膜などを厚さ１００ｎｍ程度で成膜して、ゲート絶縁膜３４を形成する。
　さらに、ゲート絶縁膜３４が形成された基板全体に、例えば、ＣＶＤ法により、真性アモルファスシリコン膜３５を厚さ５０ｎｍ程度で成膜した後に、図４（ｂ）に示すように、真性アモルファスシリコン膜３５に対してレーザー光Ｌを照射することにより、真性アモルファスシリコン膜３５を結晶化して、ポリシリコン膜を形成する。
　そして、上記形成されたポリシリコン膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、図４（ｃ）に示すように、半導体層３５ａを形成する。
　その後、図４（ｄ）に示すように、半導体層３５ａが形成された基板上の樹脂膜３１に紫外光Ｕを半導体層３５ａを介して照射することにより、樹脂膜３１の半導体層３５ａに重なる領域に遮光性を保持させて、樹脂膜３１に遮光領域３１ａ及び透光領域３１ｂを形成する。
　続いて、半導体層３５ａに対して、レジスト（不図示）を用いて不純物を適宜、注入することにより、チャネル領域３５ｃ、ソース領域３５ｂ、ドレイン領域３５ｄ及びＬＤＤ領域３５ｅを形成する。
　さらに、チャネル領域３５ｃ、ソース領域３５ｂ、ドレイン領域３５ｄ及びＬＤＤ領域３５ｅが形成された基板全体に、例えば、ＣＶＤ法により、窒化シリコン膜、酸化シリコン膜又はそれらの積層膜などの無機絶縁膜を厚さ７００ｎｍ程度で成膜した後に、その無機絶縁膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、コンタクトホール３６ａ及び３５ｂが設けられた層間絶縁膜３６を形成する。
　続いて、層間絶縁膜３６が形成された基板全体に、例えば、スパッタリング法により、チタン膜、アルミニウム膜及びチタン膜などを順に積層した金属膜を厚さ５００ｎｍ程度で成膜した後に、その金属膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、ソース電極３７ａ、ドレイン電極３７ｂ及びソース線（不図示）を形成する。
　さらに、ソース電極３７ａ及びドレイン電極３７ｂなどが形成された基板全体に、例えば、スピンコート法やスリットコート法により、アクリル系の感光性樹脂膜を厚さ２μｍ程度で塗布した後に、その塗布された感光性樹脂に対して、プリベーク、露光、現像及びポストベークを行うことにより、ドレイン電極３７ｂに到達するコンタクトホール（不図示）が設けられた保護膜３８を形成する。
　最後に、保護膜３８が形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ膜などの透明導電膜を厚さ１００ｎｍ程度で成膜した後に、その透明導電膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、画素電極３９を形成する。
　以上のようにして、本実施形態のＴＦＴ基板５０ｂを製造することができる。
　以上説明したように、本実施形態のＴＦＴ基板５０ｂ及びその製造方法によれば、透明基板１０上に成膜されたベースコート膜９の一部を構成する樹脂膜３１の各ＴＦＴ５ｂの半導体層３５ａと重なる領域に遮光性を保持させて遮光領域３１ａを形成するので、各ＴＦＴ５ｂの半導体層３５ａに透明基板１０側からの光が入射し難くなり、光によるＴＦＴ５ｂのオフ電流の増加を抑制することができる。また、光によるＴＦＴ５ｂのオフ電流の増加を抑制するための樹脂膜３１（の遮光性を保持させた部分）が絶縁性を有し、従来のように導電性を有していないので、ＴＦＴ５ｂの特性のばらつきを抑制することができる。さらに、光によるＴＦＴ５ｂのオフ電流の増加を抑制するための樹脂膜３１の遮光領域３１ａが、透明基板１０に成膜された樹脂膜３１に感光性を保持させ、その樹脂膜３１に半導体層３５ａを介して紫外光Ｕを照射することにより形成され、従来の必要であったフォトリソグラフィ処理、エッチング処理、及び剥離処理が不要になるので、製造工程の増加を抑制することができる。したがって、製造工程の増加を抑制して、光によるＴＦＴ５ｂのオフ電流の増加、及びＴＦＴ５ｂの特性のばらつきを抑制することができる。
　また、本実施形態のＴＦＴ基板５０ｂによれば、ベースコート膜９が樹脂膜３１及び樹脂膜３１を覆うように設けられた無機絶縁膜３２を含んでいるので、透明基板１０や樹脂膜３１から不純物が発生しても、その不純物が無機絶縁膜３２で遮断されることになり、ＴＦＴ５ｂの特性に対する影響を抑制することができる。
　また、本実施形態のＴＦＴ基板５０ｂによれば、半導体層３５ａを遮光する各遮光領域３１ａの外側全域には、同じ膜厚で透光領域３１ｂが設けられ、各遮光領域３１ａに起因する段差が形成されないので、半導体層３５ａなどにおける断切れの発生を抑制することができる。
　また、本実施形態のＴＦＴ基板５０ｂの製造方法によれば、半導体層３５ａを遮光する樹脂膜３１の遮光領域３１ａが半導体層３５ａをマスクとして自己整合的に形成されるので、半導体層３５ａと樹脂膜３１の遮光領域３１ａとの位置ずれを抑制することができる。
　また、本実施形態のＴＦＴ基板５０ｂの製造方法によれば、半導体層３５ａを遮光する遮光領域３１ａが樹脂製であり、従来の金属製の遮光層の形成に用いるスパッタリング装置でなく、低コストな塗布装置を用いて形成されるので、製造コストを抑制することができる。
　《発明の実施形態３》
　図５は、本実施形態のＴＦＴ基板５０ｃの断面図である。
　上記実施形態１及び２では、ボトムゲート型のＴＦＴ５ａ及び５ｂを備えたＴＦＴ基板５０ａ及び５０ｂを例示したが、本実施形態では、トップゲート型のＴＦＴ５ｃを備えたＴＦＴ基板５０ｃを例示する。
　具体的に、ＴＦＴ基板５０ｃは、図５に示すように、透明基板１０と、透明基板１０上に設けられたベースコート膜９と、ベースコート膜９上に各副画素毎に設けられたトップゲート型の複数のＴＦＴ５ｃと、各ＴＦＴ５ｃを覆うように設けられた保護膜４８と、保護膜４８上にマトリクス状に設けられた複数の画素電極４９とを備えている。
　ベースコート膜９は、図５に示すように、透明基板１０上に設けられた樹脂膜４１と、樹脂膜４１を覆うように設けられた無機絶縁膜４２とを備えている。
　樹脂膜４１は、図５に示すように、遮光性を有する遮光領域４１ａと、透光性を有する透光領域４１ｂとを備えている。
　ＴＦＴ５ａは、図５に示すように、ベースコート膜９の一部を構成する無機絶縁膜４２上に樹脂膜４１の遮光領域４１ａに重なり合うように島状に設けられた半導体層４３ａと、半導体層４３ａを覆うように設けられたゲート絶縁膜４４と、ゲート絶縁膜４４上に半導体層４３ａに重なるように設けられたゲート電極４５と、ゲート電極４５を覆うように設けられた層間絶縁膜４６と、層間絶縁膜４６上に設けられ、互いに離間及び対峙するように配置されたソース電極４７ａ及びドレイン電極４７ｂとを備えている。
　半導体層４３ａは、図５に示すように、ゲート電極３３に重なるように設けられたチャネル領域４３ｃ、チャネル領域４３ｃを介して互いに離間及び対峙するように設けられたソース領域４３ｂ及びドレイン領域４３ｄ、並びにチャネル領域４３ｃとソース領域４３ｂ及びドレイン領域４３ｄとの間にそれぞれ設けられた一対のＬＤＤ領域４３ｅを備えている。
　ゲート電極４５は、例えば、ゲート絶縁膜４４上に互いに平行に延びるように設けられた複数のゲート線（不図示）における各副画素毎の一部又は側方への突出部である。
　ソース電極４７ａは、例えば、層間絶縁膜４６上に各ゲート線と直交する方向に互いに平行に延びるように設けられた複数のソース線（不図示）における各副画素毎の一部又は側方への突出部である。また、ソース電極４７ａは、図５に示すように、層間絶縁膜４６に形成されたコンタクトホール４６ａを介して、半導体層４３ａのソース領域４３ｂに接続されている。
　ドレイン電極４７ｂは、図５に示すように、保護膜４８に形成されたコンタクトホール（不図示）を介して画素電極４９に接続されていると共に、層間絶縁膜４６に形成されたコンタクトホール４６ｂを介して、半導体層４３ａのドレイン領域４３ｄに接続されている。
　上記構成のＴＦＴ基板５０ｃは、対向して配置される対向基板と、それらの両基板の間に封入される液晶層と共に、液晶表示パネルを構成するものである。
　次に、本実施形態のＴＦＴ基板５０ｃの製造方法について、図６を用いて説明する。ここで、図６は、ＴＦＴ基板５０ｃの製造工程の一部を断面で示す説明図である。
　まず、ガラス基板や樹脂基板などの透明基板１０上に、例えば、スピンコート法やスリットコート法により、ポジ型の感光性色素を含み、感光により遮光性から透光性に変化するポリイミド系の耐熱樹脂材料などを厚さ３００ｎｍ程度で塗布した後に、乾燥して、樹脂膜４１を形成する。
　続いて、樹脂膜４１が形成された基板全体に、例えば、ＣＶＤ法により、窒化シリコン膜、酸化シリコン膜又はそれらの積層膜などを厚さ２００ｎｍ程度で成膜して、無機絶縁膜４２を形成する。
　さらに、無機絶縁膜４２が形成された基板全体に、例えば、ＣＶＤ法により、真性アモルファスシリコン膜４３を厚さ５０ｎｍ程度で成膜した後に、図６（ａ）に示すように、真性アモルファスシリコン膜４３に対してレーザー光Ｌを照射することにより、真性アモルファスシリコン膜４３を結晶化して、ポリシリコン膜を形成する。
　そして、上記形成されたポリシリコン膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、図６（ｂ）に示すように、半導体層４３ａを形成する。
　その後、図６（ｃ）に示すように、半導体層４３ａが形成された基板上の樹脂膜４１に紫外光Ｕを半導体層４３ａを介して照射することにより、樹脂膜４１の半導体層４３ａに重なる領域に遮光性を保持させて、樹脂膜４１に遮光領域４１ａ及び透光領域４１ｂを形成する。
　続いて、遮光領域４１ａ及び透光領域４１ｂが形成された基板全体に、例えば、ＣＶＤ法により、窒化シリコン膜、酸化シリコン膜又はそれらの積層膜などを厚さ１００ｎｍ程度で成膜して、ゲート絶縁膜４４を形成する。
　さらに、ゲート絶縁膜４４が形成された基板上の半導体層４３ａに対して、レジスト（不図示）を用いて不純物を適宜、注入することにより、チャネル領域４３ｃ、ソース領域４３ｂ、ドレイン領域４３ｄ及びＬＤＤ領域４３ｅを形成する。
　そして、チャネル領域４３ｃ、ソース領域４３ｂ、ドレイン領域４３ｄ及びＬＤＤ領域４３ｅが形成された基板全体に、例えば、スパッタリング法により、モリブデン膜などの金属膜を厚さ３００ｎｍ程度で成膜した後に、その金属膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、ゲート電極４５及びゲート線（不図示）を形成する。
　続いて、ゲート電極４５などが形成された基板全体に、例えば、ＣＶＤ法により、窒化シリコン膜、酸化シリコン膜又はそれらの積層膜などの無機絶縁膜を厚さ７００ｎｍ程度で成膜した後に、その無機絶縁膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、コンタクトホール４６ａ及び４６ｂが設けられた層間絶縁膜４６を形成し、コンタクトホール４６ａ及び４６ｂから露出するゲート絶縁膜４４に対して、エッチング処理を行う。
　そして、層間絶縁膜４６が形成された基板全体に、例えば、スパッタリング法により、チタン膜、アルミニウム膜及びチタン膜などを順に積層した金属膜を厚さ５００ｎｍ程度で成膜した後に、その金属膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、ソース電極４７ａ、ドレイン電極４７ｂ及びソース線（不図示）を形成する。
　さらに、ソース電極４７ａ及びドレイン電極４７ｂなどが形成された基板全体に、例えば、スピンコート法やスリットコート法により、アクリル系の感光性樹脂膜を厚さ２μｍ程度で塗布した後に、その塗布された感光性樹脂に対して、プリベーク、露光、現像及びポストベークを行うことにより、ドレイン電極４７ｂに到達するコンタクトホール（不図示）が設けられた保護膜４８を形成する。
　最後に、保護膜４８が形成された基板全体に、例えば、スパッタリング法により、ＩＴＯ膜などの透明導電膜を厚さ１００ｎｍ程度で成膜した後に、その透明導電膜に対して、フォトリソグラフィ処理、エッチング処理及びレジストの剥離処理を行うことにより、画素電極４９を形成する。
　以上のようにして、本実施形態のＴＦＴ基板５０ｃを製造することができる。
　以上説明したように、本実施形態のＴＦＴ基板５０ｃ及びその製造方法によれば、透明基板１０上に成膜されたベースコート膜９の一部を構成する樹脂膜４１の各ＴＦＴ５ｃの半導体層４３ａと重なる領域に遮光性を保持させて遮光領域４１ａを形成するので、各ＴＦＴ５ｃの半導体層４３ａに透明基板１０側からの光が入射し難くなり、光によるＴＦＴ５ｃのオフ電流の増加を抑制することができる。また、光によるＴＦＴ５ｃのオフ電流の増加を抑制するための樹脂膜４１（の遮光性を保持させた部分）が絶縁性を有し、従来のように導電性を有していないので、ＴＦＴ５ｃの特性のばらつきを抑制することができる。さらに、光によるＴＦＴ５ｃのオフ電流の増加を抑制するための樹脂膜４１の遮光領域４１ａが、透明基板１０に成膜された樹脂膜４１に感光性を保持させ、その樹脂膜４１に半導体層４３ａを介して紫外光Ｕを照射することにより形成され、従来の必要であったフォトリソグラフィ処理、エッチング処理、及び剥離処理が不要になるので、製造工程の増加を抑制することができる。したがって、製造工程の増加を抑制して、光によるＴＦＴ５ｃのオフ電流の増加、及びＴＦＴ５ｃの特性のばらつきを抑制することができる。
　また、本実施形態のＴＦＴ基板５０ｃによれば、ベースコート膜９が樹脂膜４１及び樹脂膜４１を覆うように設けられた無機絶縁膜４２を含んでいるので、透明基板１０や樹脂膜４１から不純物が発生しても、その不純物が無機絶縁膜４２で遮断されることになり、ＴＦＴ５ｃの特性に対する影響を抑制することができる。
　また、本実施形態のＴＦＴ基板５０ｃによれば、半導体層４３ａを遮光する各遮光領域４１ａの外側全域には、同じ膜厚で透光領域４１ｂが設けられ、各遮光領域４１ａに起因する段差が形成されないので、半導体層４３ａなどにおける断切れの発生を抑制することができる。
　また、本実施形態のＴＦＴ基板５０ｃの製造方法によれば、半導体層４３ａを遮光する樹脂膜４１の遮光領域４１ａが半導体層４３ａをマスクとして自己整合的に形成されるので、半導体層４３ａと樹脂膜４１の遮光領域４１ａとの位置ずれを抑制することができる。
　また、本実施形態のＴＦＴ基板５０ｃの製造方法によれば、半導体層４３ａを遮光する遮光領域４１ａが樹脂製であり、従来の金属製の遮光層の形成に用いるスパッタリング装置でなく、低コストな塗布装置を用いて形成されるので、製造コストを抑制することができる。
　なお、上記各実施形態では、樹脂膜及び樹脂膜に積層された無機絶縁膜を有する２層構造のベースコート膜を例示したが、樹脂膜が成膜される透明基板及び樹脂膜から発生する不純物を考慮する必要がない場合には、無機絶縁膜を省略して、樹脂膜だけを有する１層構造のベースコート膜であってもよい。
　また、上記各実施形態では、画素電極に接続されたＴＦＴの電極をドレイン電極としたＴＦＴ基板を例示したが、本発明は、画素電極に接続されたＴＦＴの電極をソース電極と呼ぶＴＦＴ基板にも適用することができる。
　以上説明したように、本発明は、製造工程の増加を抑制して、光によるＴＦＴのオフ電流の増加、及びＴＦＴの特性のばらつきを抑制することができるので、ＴＦＴ基板及びそれを備えた表示装置について有用である。
Ｕ　　　紫外光
５ａ～５ｃ　　　　　ＴＦＴ
９　　　ベースコート膜
１０　　透明基板
１１，３１，４１　　樹脂膜
１２，３２，４２　　無機絶縁膜
１３，３３，４５　　ゲート電極
１４，３４，４４　　ゲート絶縁膜
１７　　半導体層形成層（半導体層）
１７ａ，３５ａ，４３ａ　　半導体層
５０ａ～５０ｃ　　　ＴＦＴ基板

Claims (8)

  1. 　透明基板と、
    　上記透明基板にベースコート膜を介して設けられ、各々、半導体層を有する複数の薄膜トランジスタとを備えた薄膜トランジスタ基板であって、
    　上記ベースコート膜は、上記透明基板上に成膜された樹脂膜を含み、該樹脂膜の上記各半導体層と重なる領域が遮光性を有していることを特徴とする薄膜トランジスタ基板。
  2. 　請求項１に記載された薄膜トランジスタ基板において、
    　上記ベースコート膜は、上記樹脂膜を覆うように設けられた無機絶縁膜を含んでいることを特徴とする薄膜トランジスタ基板。
  3. 　請求項１又は２に記載された薄膜トランジスタ基板において、
    　上記各薄膜トランジスタには、上記半導体層の上記ベースコート膜側にゲート絶縁膜を介してゲート電極が設けられていることを特徴とする薄膜トランジスタ基板。
  4. 　請求項１又は２に記載された薄膜トランジスタ基板において、
    　上記各薄膜トランジスタには、上記半導体層の上記ベースコート膜と反対側にゲート絶縁膜を介してゲート電極が設けられていることを特徴とする薄膜トランジスタ基板。
  5. 　透明基板と、
    　上記透明基板にベースコート膜を介して設けられ、各々、半導体層を有する複数の薄膜トランジスタとを備えた薄膜トランジスタ基板を製造する方法であって、
    　上記透明基板に感光により遮光性から透光性に変化すると共に、上記ベースコート膜の少なくとも一部となる樹脂膜を成膜する工程と、
    　上記樹脂膜が成膜された透明基板に上記半導体層を形成する工程と、
    　上記形成された半導体層を介して上記樹脂膜に光を照射することにより、該樹脂膜の該半導体層と重なる領域に遮光性を保持させる工程とを備えることを特徴とする薄膜トランジスタ基板の製造方法。
  6. 　請求項５に記載された薄膜トランジスタ基板の製造方法において、
    　上記樹脂膜を成膜する工程では、上記樹脂膜を成膜した後に、該樹脂膜を覆うように無機絶縁膜を成膜することを特徴とする薄膜トランジスタ基板の製造方法。
  7. 　請求項６に記載された薄膜トランジスタ基板の製造方法において、
    　上記樹脂膜を成膜する工程と上記半導体層を形成する工程との間には、上記無機絶縁膜上にゲート電極を形成した後に、及び該ゲート電極を覆うようにゲート絶縁膜を形成する工程を備えることを特徴とする薄膜トランジスタ基板の製造方法。
  8. 　請求項６に記載された薄膜トランジスタ基板の製造方法において、
    　上記半導体層を形成する工程では、上記無機絶縁膜上に上記半導体層を形成することを特徴とする薄膜トランジスタ基板の製造方法。
PCT/JP2011/005508 2010-10-06 2011-09-29 薄膜トランジスタ基板及びその製造方法 WO2012046421A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US13/877,714 US8956930B2 (en) 2010-10-06 2011-09-29 Process for production of thin film transistor substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-226375 2010-10-06
JP2010226375 2010-10-06

Publications (1)

Publication Number Publication Date
WO2012046421A1 true WO2012046421A1 (ja) 2012-04-12

Family

ID=45927428

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/005508 WO2012046421A1 (ja) 2010-10-06 2011-09-29 薄膜トランジスタ基板及びその製造方法

Country Status (2)

Country Link
US (1) US8956930B2 (ja)
WO (1) WO2012046421A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10861978B2 (en) 2012-04-02 2020-12-08 Samsung Display Co., Ltd. Display device
US9612492B2 (en) * 2013-11-26 2017-04-04 Apple Inc. Border masking structures for liquid crystal display
TW201523738A (zh) * 2013-12-06 2015-06-16 Chunghwa Picture Tubes Ltd 薄膜電晶體基板及其製造方法
CN103713792B (zh) * 2013-12-23 2016-06-01 京东方科技集团股份有限公司 阵列基板及其制造方法和触摸显示装置
US10564779B2 (en) 2014-04-25 2020-02-18 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and touch display device
KR102340066B1 (ko) * 2016-04-07 2021-12-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법 및 플렉시블 디바이스의 제작 방법
CN106206456B (zh) * 2016-08-10 2019-08-27 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN107248373B (zh) * 2017-06-08 2020-03-06 京东方科技集团股份有限公司 一种显示面板及制作方法、显示装置
CN107464820A (zh) * 2017-09-28 2017-12-12 深圳市华星光电半导体显示技术有限公司 Esl型tft基板及其制作方法
CN111554695A (zh) * 2020-05-13 2020-08-18 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN112599604B (zh) * 2020-12-11 2022-09-27 北海惠科光电技术有限公司 一种薄膜晶体管及其制作方法、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237033A (ja) * 1987-03-26 1988-10-03 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法
JPH0519297A (ja) * 1991-07-15 1993-01-29 Nec Corp 液晶表示パネル，液晶表示装置及びそれらの製造方法
JPH11121758A (ja) * 1997-10-20 1999-04-30 Sharp Corp 半導体装置とその製造方法および液晶表示装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237033A (ja) * 1987-03-26 1988-10-03 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法
JPH0519297A (ja) * 1991-07-15 1993-01-29 Nec Corp 液晶表示パネル，液晶表示装置及びそれらの製造方法
JPH11121758A (ja) * 1997-10-20 1999-04-30 Sharp Corp 半導体装置とその製造方法および液晶表示装置の製造方法

Also Published As

Publication number Publication date
US20130187162A1 (en) 2013-07-25
US8956930B2 (en) 2015-02-17

Similar Documents

Publication Publication Date Title
WO2012046421A1 (ja) 薄膜トランジスタ基板及びその製造方法
KR101621635B1 (ko) 어레이 기판과 그 제조 방법 및 디스플레이 디바이스
US8928044B2 (en) Display device, switching circuit and field effect transistor
US7646442B2 (en) Liquid crystal display device including polycrystalline silicon thin film transistor and method of fabricating the same
TWI579624B (zh) 邊緣電場切換型液晶顯示裝置用陣列基板及其製造方法
CN106802519B (zh) 液晶显示装置及其制造方法
TWI383504B (zh) 形成薄膜電晶體（ｔｆｔ）陣列面板的裝置及其方法
US7462503B2 (en) Liquid crystal display device and fabricating method thereof
EP3200230A1 (en) Thin film transistor component, array substrate and manufacturing method therefor, and display device
US20170090229A1 (en) Semiconductor device, display device and method for manufacturing semiconductor device
US9620646B2 (en) Array substrate, manufacturing method thereof and display device
US7586122B2 (en) Thin film transistor substrate and manufacturing method thereof
US20090147165A1 (en) Display panel and method of manufacturing the same
KR20080077846A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20170329163A1 (en) Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus
JP2019117892A (ja) アレイ基板、アレイ基板の製造方法、表示装置及びスイッチング素子
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
US20170192324A1 (en) Liquid crystal display device
KR100890745B1 (ko) 박막 트랜지스터를 제작하는 방법, 및 액정 디스플레이
TW201022814A (en) Display device
KR101980751B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP2010243741A (ja) 薄膜トランジスタアレイ基板、及びその製造方法、並びに液晶表示装置
WO2011158427A1 (ja) アクティブマトリクス基板
JP4916522B2 (ja) 液晶表示装置
JP5507738B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11830355

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13877714

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11830355

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP