CN102916016A - 薄膜晶体管阵列面板及其制造方法 - Google Patents

薄膜晶体管阵列面板及其制造方法 Download PDF

Info

Publication number
CN102916016A
CN102916016A CN2012102727967A CN201210272796A CN102916016A CN 102916016 A CN102916016 A CN 102916016A CN 2012102727967 A CN2012102727967 A CN 2012102727967A CN 201210272796 A CN201210272796 A CN 201210272796A CN 102916016 A CN102916016 A CN 102916016A
Authority
CN
China
Prior art keywords
layer
metal level
photoresist pattern
film transistor
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102727967A
Other languages
English (en)
Inventor
金度贤
姜闰浩
李东勋
朴常镐
柳世桓
金澈圭
李镕守
赵圣行
张宗燮
金东朝
李政奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102916016A publication Critical patent/CN102916016A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种薄膜晶体管阵列面板。根据本发明示例性实施方式的薄膜晶体管阵列面板包括：设置在基板上的栅极布线层；设置在栅极布线层上的氧化物半导体层；以及设置在氧化物半导体层上的数据布线层，其中数据布线层包括包含铜的主布线层和设置在主布线层上且包含铜合金的盖层。

Description

薄膜晶体管阵列面板及其制造方法
技术领域
本发明的示例性实施方式涉及薄膜晶体管阵列面板及其制造方法。
背景技术
一般地，平板显示器诸如液晶显示器和有机发光二极管显示器可以包括多对场产生电极以及插置在场产生电极之间的电光有源层。液晶显示器可以包括液晶层作为电光有源层，有机发光二极管显示器可以包括有机发射层作为电光有源层。
典型地，一对场产生电极中的其中之一通常连接到开关元件以接收电信号，电光有源层将电信号转换成光信号，由此显示图像。
在平板显示器中，例如薄膜晶体管（TFT）（其是三端元件）用作开关元件，由栅极线和数据线组成的信号线可以包括于平板显示器中，该栅极线传送用于控制薄膜晶体管的扫描信号，该数据线传送施加到像素电极的信号。
然而，因为显示装置的面积变大，制造者面临挑战，为了实现高速驱动，已经采用氧化物半导体技术作为降低信号线中的电阻的方法。
为了减小信号线中的电阻，已经采用了形成由铜和钛制成的双层信号线的方法。然而，薄膜晶体管的特性会由于钛与氧化物半导体之间的界面中所产生的杂质缺陷而劣化。
因此，随着显示器增大，存在降低信号线中的电阻的需要。
在该背景技术部分中公开的以上信息仅用于增强对本发明背景的理解，因此，其可以包含不构成现有技术的、被描述来建立对现存技术内的问题的认识的信息。
发明内容
这些和其它需要通过本发明得以解决，其中已经构思了本发明的示例性实施方式致力于使用氧化物半导体来提供具有改善的薄膜晶体管的特性的优点的一种薄膜晶体管阵列面板及其制造方法。
本发明的示例性实施方式提供一种薄膜晶体管阵列面板。该薄膜晶体管阵列面板包括设置在基板上的栅极布线层。该面板还包括设置在栅极布线层上的氧化物半导体层。该面板还包括设置氧化物半导体层上的数据布线层。数据布线层包括主布线层和设置在主布线层上的盖层，以及其中主布线层包括铜并且盖层包括铜合金。
铜合金可以包括钒（V）、钛（Ti）、锆（Zr）、钽（Ta）、锰（Mn）、镁（Mg）、铬（Cr）、钼（Mo）、钴（Co）、铌（Nb）和镍（Ni）中的至少一种，或者铜、铝和镁的合金
铜合金可以包括铜锰合金。
氧化物半导体层可以包括锌（Zn）、铟（In）、锡（Sn）、镓（Ga）和铪（Hf）中的至少一种。
数据布线层还可以包括设置在所述主布线层下的阻挡层。
阻挡层可以包括由钒（V）、锆（Zr）、钽（Ta）、锰（Mn）、镁（Mg）、铬（Cr）、钼（Mo）、钴（Co）、铌（Nb）和镍（Ni）中的至少一种与铜的合金制成的材料。
与阻挡层中的铜形成合金的材料具有10at%或更高的含量。
数据布线层可以包括交叉栅极线的数据线并且包括源电极和与源电极面对的漏电极。
薄膜晶体管阵列面板还可以包括钝化层和像素电极，该钝化层覆盖数据线和漏电极并且包括暴露漏电极的一部分的接触孔，该像素电极通过接触孔与漏电极电连接。
钝化层可包括硅氧化物。
本发明的示例性实施方式提供一种薄膜晶体管阵列面板的制造方法。该方法包括在基板上形成栅极线。该方法包括在栅极线上形成栅绝缘层。该方法还包括在栅绝缘层上形成氧化物半导体层、第一金属层和第二金属层。该方法还包括在第二金属层上形成第一光致抗蚀剂图案，该第一光致抗蚀剂图案包括第一区和厚度比第一区大的第二区。该方法包括通过使用第一光致抗蚀剂图案作为掩模来一起蚀刻第二金属层和第一金属层。该方法包括通过使用第一光致抗蚀剂图案作为掩模来蚀刻氧化物半导体层。该方法包括通过回蚀第一光致抗蚀剂图案而形成第二光致抗蚀剂图案。该方法还包括通过使用第二光致抗蚀剂图案作为掩模同时湿法蚀刻第一金属层和第二金属层而形成包括阻挡层和设置在阻挡层上的主布线层的数据布线层。
第一金属层可以包括铜合金以及第二金属层可以包括铜。
第一金属层可以由钒（V）、钛（Ti）、锆（Zr）、钽（Ta）、锰（Mn）、镁（Mg）、铬（Cr）、钼（Mo）、钴（Co）、铌（Nb）和镍（Ni）中的至少一种与铜的合金制成。
与第一金属层中的铜形成合金的材料可具有大约25at%或更高的含量。
该制造方法还可包括在栅绝缘层上形成第二金属层之后形成第三金属层。
第三金属层可以包括铜合金。
该制造方法还可以包括当第一金属层和第二金属层通过使用第二光致抗蚀剂图案作为掩模被湿法蚀刻时通过一起蚀刻第三金属层而在主布线层上形成盖层。
本发明的示例性实施方式提供一种薄膜晶体管阵列面板的制造方法。该制造方法包括在包括布线部分和沟道部分的基板上形成栅极线。该方法包括形成覆盖栅极线的栅绝缘层。该方法还包括在栅绝缘层上形成氧化物半导体层、第一金属层和第二金属层。该方法还包括在第二金属层上形成具有开口的第一光致抗蚀剂图案，该开口设置在与沟道部分对应的部分处。该方法包括通过使用第一光致抗蚀剂图案作为掩模来一起蚀刻第一金属层和第二金属层而形成包括阻挡层和设置在阻挡层上的主布线层的数据布线层。该方法包括去除第一光致抗蚀剂图案。该方法包括形成覆盖数据布线层的第二光致抗蚀剂图案。该方法还包括通过使用第二光致抗蚀剂作为掩模来蚀刻氧化物半导体层。
第一金属层可以包括铜合金以及第二金属层可以包括铜。
第一金属层可以由钒（V）、钛（Ti）、锆（Zr）、钽（Ta）、锰（Mn）、镁（Mg）、铬（Cr）、钼（Mo）、钴（Co）、铌（Nb）和镍（Ni）中的至少一种与铜的合金制成。
与第一金属层中的铜形成合金的材料具有大约25at%或更高的含量。
该制造方法还可以包括在栅绝缘层上形成第二金属层之后，形成第三金属层。
第三金属层可以包括铜合金。
该制造方法还可以包括当第一金属层和第二金属层通过使用第一光致抗蚀剂图案作为掩模被湿法蚀刻时通过一起蚀刻第三金属层而在主布线层上形成盖层。
根据本发明的示例性实施方式，有可能通过稳定地接触氧化物半导体和信号线而改善薄膜晶体管的特性。
另外，根据本发明的另一示例性实施方式，有可能通过在薄膜晶体管阵列面板的制造工艺中通过成批蚀刻多层信号线而简化工艺。
此外，根据本发明的另一示例性实施方式，有可能通过减小薄膜晶体管阵列面板的制造工艺中产生的偏斜而控制沟道长度。
将理解，前述一般性描述和以下的详细描述均是示例性和解释性的，旨在提高对本发明的进一步说明。
附图说明
图1是显示根据本发明的示例性实施方式的薄膜晶体管阵列面板的一个像素的布局图；
图2是沿图1的线II-II截取的横截面图；
图3至图9是沿图1的II-II线截取的横截面图，从而描述根据本发明的示例性实施方式的薄膜晶体管阵列面板的制造方法；
图10至图13是沿图1的II-II线截取的横截面图，从而描述根据本发明的示例性实施方式的薄膜晶体管阵列面板的制造方法。
具体实施方式
以下将参考附图更全面地描述本发明，在附图中显示出本发明的实施方式。然而，本发明可以以许多不同的形式实施且不应被理解为限于在此阐述的实施方式。而是，提供这些实施方式使得本公开全面，并且将向本领域的技术人员充分传达本发明的范围。在图中，为了清晰，可以夸大层和区域的尺寸和相对尺寸。图中相同的附图标记表示相同的元件。
在图中，为了清晰，夸大了层、膜、面板和区域的厚度。将理解，当元件或层被称为在另一元件或层“上”或“连接到”另一元件或层时，它可以直接在所述另一元件或层上或者直接连接到所述另一元件或层，或者可以存在中间元件或层。相反，当一元件被称为“直接在”另一元件或层“上”或“直接连接到”到另一元件或层时，则没有中间元件或层存在。将理解，为了本公开的目的，“X、Y和Z的至少之一”可以被理解为仅X、仅Y、仅Z，或者被理解为X、Y和Z的两个或更多项目的任意组合（例如，XYZ、XYY、YZ、ZZ）。
图1是显示根据本发明的示例性实施方式的薄膜晶体管阵列面板的一个像素的布局图。图2是沿图1的线II-II截取的横截面图。
参考图1和图2，例如，多条栅极线121形成在由透明玻璃或塑料制成的绝缘基板110上。
例如，栅极线121传送栅信号且主要沿水平方向延伸。每条栅极线121可以包括从栅极线121伸出的多个栅电极124。
栅极线121和栅电极124可具有由第一层124p（其与栅电极124相应并且未显示与栅极线121相应的第一层）、第二层124q（其与栅电极124相应并且未显示与栅极线121相应的第二层）以及第三层124r（其与栅电极124相应并且未显示与栅极线121相应的第三层）配置的三层结构。第一层（例如，124p）、第二层（例如，124q）和第三层（例如，124r）可以由铝基金属（例如铝（Al）和铝合金）、银基金属（例如，银（Ag）和银合金）、铜基金属（例如，铜（Cu）和铜合金）、钼基金属（例如，钼（Mo）和钼合金）、铬（Cr）、钛（Ti）、钽（Ta）和锰（Mn）制成。
此外，第一层171p（将在下面描述）和124p、第二层171q（将在下面描述）和124q、以及第三层171r（将在下面描述）和124r可以通过组合具有不同物理性能的其它层形成。在示例性实施方式中，考虑形成三层的栅极线121和栅电极124，但是该考虑不限于此并且可以形成单层或双层。
例如，由绝缘材料诸如硅氧化物或硅氮化物制成的栅绝缘层140设置在栅极线121上。
多个氧化物半导体151可以形成在栅绝缘层140上。例如，氧化物半导体151主要沿竖直方向延伸并且可以包括朝向栅电极124突出的多个突出部154。
氧化物半导体151包括锌（Zn）、铟（In）、锡（Sn）、镓（Ga）和铪（Hf）中的至少一种。
多条数据线171和多个漏电极175形成在氧化物半导体151和栅绝缘层140上。
数据线171传送数据信号并且主要沿竖直方向延伸以交叉栅极线121。每条数据线171朝向栅电极124延伸以包括具有U字母形状的多个源电极173。
漏电极175与数据线171分离并且从源电极173的U字母形状的中心朝上侧延伸。
包括源电极173和漏电极175的数据线171具有阻挡层171p、173p和175p、主布线层171q、173q和175q以及盖层171r、173r和175r的三层结构。阻挡层171p、173p和175p由铜合金制成，主布线层171q、173q和175q由铜制成，盖层171r、173r和175r由铜合金制成。
例如，作为一种结构，可以省略盖层171r、173r和175r，并且数据线171和漏电极175可以形成为阻挡层171p、173p和175p和主布线层171q、173q和175q的双层。
根据示例性实施方式，作为一种示例性结构，可以省略阻挡层171p、173p和175p，并且数据线171和漏电极175可以形成为主布线层171q、173q和175q和盖层171r、173r和175r的双层。
例如，阻挡层171p、173p和175p以及盖层171r、173r和175r可以由通过钒（V）、锆（Zr）、钽（Ta）、锰（Mn）、镁（Mg）、铬（Cr）、钼（Mo）、钴（Co）、铌（Nb）和镍（Ni）中的至少一种与铜配置的合金制成。盖层171r、173r和175r可以由铜、镁和铝的合金制成。
阻挡层171p、173p和175p由铜合金制成，从而可以减少通过使用钛作为传统的阻挡层而产生的杂质缺陷。这里，杂质缺陷包括由于钛与氧结合的性能而提取（extract）的氧化物半导体的一部分金属组分，所述部分金属组分在氧化物半导体与阻挡层之间的界面处形成突起。因此，薄膜晶体管的特性可能劣化。
在形成阻挡层171p、173p和175p的材料中与铜形成合金的材料可具有大约10at%或更高的含量。例如，当在阻挡层171p、173p和175p中包括与铜形成合金的大约10at%或更多的锰（Mn）时，氧化物半导体层的电荷迁移率得以提高，从而能实现高分辨率和高速驱动。
我们的试验结果表明铜与锰的合金显著地提高了氧化物半导体的电荷迁移率。作为一种实验结果，例如，当4at%的锰（Mn）用于阻挡层171p、173p和175p中时，电荷迁移率是3.65（cm2/Vs），当10at%的锰（Mn）用于阻挡层171p、173p和175p时，电荷迁移率是6.25（cm2/Vs）。如上所述，该试验结果表示随着用于阻挡层中的锰含量增加，薄膜晶体管的特性改善。
没有被数据线171和漏电极175覆盖的暴露部分设置在源电极173与漏电极175之间且在氧化物半导体层151的突出部154中。氧化物半导体层151除了突出部154的暴露部分之外，具有与数据线171和漏电极175实质相同的平坦图案。
一个栅电极124、一个源电极173和一个漏电极175与氧化物半导体层151的突出部154一起形成一个薄膜晶体管(TFT)，薄膜晶体管的沟道形成在源电极173和漏电极175之间的突出部154处。
钝化层180形成在数据线171、漏电极175以及半导体层的暴露的突出部154上。钝化层180由无机绝缘体诸如硅氮化物或硅氧化物、有机绝缘体以及低介电绝缘体制成。
当设置由硅氧化物制成的钝化层时，会由于由铜制成的主布线层171q、173q和175q与钝化层180直接接触而产生的铜氧化物（CuOx）而出现翘起（lifting），或者当在钝化层180处形成在以下将描述的接触孔185时会发生侵蚀。然而，根据示例性实施方式，盖层171r、173r和175r设置在钝化层180下从而可以防止数据线171和漏电极175中的翘起和侵蚀。
暴露漏电极175一端的多个接触孔185形成在钝化层180处。
多个像素电极191形成在钝化层180上。像素电极191通过接触孔185与漏电极175物理地和电地连接并从漏电极175接收数据电压。数据电压被施加到其的像素电极191与接收公共电压的公共电极（未示出，且可以形成在相对的显示面板上或薄膜晶体管阵列面板上）一起产生电场，由此确定插置在两个电极之间的液晶层（未示出）的液晶分子的方向。像素电极191和公共电极形成电容器（在下文中，称为“液晶电容器”）并且即使在薄膜晶体管截止之后也保持所施加的电压。
像素电极191可以通过与存储电极线（未示出）重叠而形成存储电容器，并且可以通过其增强液晶电容器的电压存储容量。
像素电极191可以由透明导体诸如ITO或IZO制成。
图3至图9是沿图1的II-II线截取的横截面图，从而描述根据本发明的另一示例性实施方式的薄膜晶体管阵列面板的制造方法。
参考图3，例如，在图1和图2中描述的栅布线金属层通过使用溅射方法等等并且然后被图案化从而形成栅极线121和栅电极124而形成在由透明玻璃或塑料制成的绝缘基板110上。
参考图4，例如，在栅极线121和栅电极124上形成栅绝缘层140、氧化物半导体层150、第一金属层170p、第二金属层170q以及第三金属层170r。
氧化物半导体层170可以由包括锌（Zn）、铟（In）、锡（Sn）、镓（Ga）和铪（Hf）中的至少一种的材料制成。第一金属层170p可以由通过钒（V）、锆（Zr）、钽（Ta）、锰（Mn）、镁（Mg）、铬（Cr）、钼（Mo）、钴（Co）、铌（Nb）和镍（Ni）中的至少一种与铜的合金制成。第二金属层170q可以由铜制成，以及第三金属层170r可以由钒（V）、锆（Zr）、钽（Ta）、锰（Mn）、镁（Mg）、铬（Cr）、钼（Mo）、钴（Co）、铌（Nb）和镍（Ni）中的至少一种与铜的合金或者铜、铝和镁的合金制成。
例如，光致抗蚀剂形成在第三金属层170r上并被图案化以形成第一光致抗蚀剂图案50。第一光致抗蚀剂图案50具有厚的第一区50a以及相对薄的第二区50b。第一光致抗蚀剂图案50的厚度差异通过使用掩模控制照射的光量而形成或可以通过使用回流（reflow）方法形成。在控制光量的情形下，可以在掩模上形成缝图案、栅格图案或半透明层。具有薄厚度的第二区50b与形成薄膜晶体管的沟道区的位置对应。
参考图5，例如，通过使用第一光致抗蚀剂图案50作为掩模同时蚀刻第一金属层170p、第二金属层170q、第三金属层170r和氧化物半导体层150。以上使用的蚀刻剂可以使用能同时蚀刻第一金属层170p、第二金属层170q、第三金属层170r和氧化物半导体层150的蚀刻剂。
参考图6，第一光致抗蚀剂图案50的第二区50b能通过回蚀去除。在该情形下，第一区50a被一起蚀刻，宽度和高度减小以形成第二光致抗蚀剂图案51。第二光致抗蚀剂图案51形成在比图5所示的具有第一光致抗蚀剂图案50的区域A、B和C小的区域A'、B'和C'。
参考图7，例如，通过使用第二光致抗蚀剂图案51作为掩模，蚀刻设置在第二光致抗蚀剂图案51的第二区A'的第一金属层170p、第二金属层170q和第三金属层170r。根据示例性实施方式，以上使用的蚀刻剂必须使用与图5中所用的蚀刻剂不同的另一种蚀刻剂。因为不需要蚀刻第二区A'的氧化物半导体层150。
在该情形下，第一金属层170p、第二金属层170q和第三金属层170r利用其间的沟道区154而分离，从而形成数据线171p、171q和171r、源电极173p、173q和173r以及漏电极175p、175q和175r。此外，在暴露氧化物半导体层150的上表面时，形成构成沟道区的氧化物半导体154。
如上所述，如果使用具有不同厚度的光致抗蚀剂图案，则氧化物半导体154除了沟道区之外具有与数据线171、源电极173和漏电极175实质上相同的平坦图案。
参考图8，可以通过灰化去除第二光致抗蚀剂图案51。
参考图9，钝化层180由有机材料或无机材料制成，暴露漏电极175的接触孔185通过使用光致抗蚀剂图案形成。在形成钝化层180之后，可以执行热处理从而改善氧化物半导体154的特性。
其后，如图2所示，形成并图案化透明导体诸如ITO或IZO以形成电接触暴露的漏电极175的像素电极191。
图10至图13是沿图1的II-II线截取的横截面图，从而描述根据本发明的示例性实施方式的薄膜晶体管阵列面板的制造方法。
参考图10，与图3至图9描述的示例性实施方式相似，在形成栅极线121和栅电极124之后，形成栅绝缘层140、氧化物半导体层150、第一金属层170p、第二金属层170q和第三金属层170r。
其后，光致抗蚀剂形成在第三金属层170r上并被图案化以形成第一光致抗蚀剂图案50a。与图3至图9所描述的示例性实施方式的第一光致抗蚀剂图案50不同，第一光致抗蚀剂图案51a形成为具有一开口，该开口暴露第三金属层170r的设置在与沟道区对应的部分处的上表面。
参考图11，例如，通过使用第一光致抗蚀剂图案50a作为掩模蚀刻第一金属层170p、第二金属层170q和第三金属层170r。这里，第三金属层170r的通过开口暴露的部分、第二金属层170q和第一金属层170p也被顺序地蚀刻，然后露出具有沟道区位置处的氧化物半导体层150。
在该情形下，第一金属层170p、第二金属层170q和第三金属层170r利用其间的沟道区CH分离，从而形成包括数据线171p、171q和171r、源电极173p、173q和173r以及漏电极175p、175q和175r的数据布线层。数据线171p、171q和171r、源电极173p、173q和173r以及漏电极175p、175q和175r分别具有设置在氧化物半导体层150上的阻挡层171p、173p和175p、设置在阻挡层171p、173p和175p上的主布线层171q、173q和175q以及设置在主布线层171q、173q和175q上的盖层171r、173r和175r。
参考图12，例如，去除第一光致抗蚀剂图案50a以形成第二光致抗蚀剂图案50b。第二光致抗蚀剂图案50b形成为覆盖数据线171p、171q和171r、源电极173p、173q和173r、漏电极175p、175q和175r以及与沟道区相应的暴露的氧化物半导体层150。
参考图13，例如，除了沟道区之外具有与数据线171p、171q和171r、源电极173p、173q和173r以及漏电极175p、175q和175r实质上相同的平坦图案的氧化物半导体154通过使用第二光致抗蚀剂图案50b作为掩模蚀刻氧化物半导体层150而形成。与沟道区对应的氧化物半导体层150通过用第二光致抗蚀剂图案50b覆盖而受到保护。
去除第二光致抗蚀剂图案50b。
根据图9所述的示例性实施方式，形成具有接触孔的钝化层，像素电极形成在钝化层上从而通过钝化层的接触孔与漏电极电连接。
根据示例性实施方式，数据布线层和氧化物半导体层单独蚀刻，使得有可能最小化氧化物半导体层的侧壁与数据布线层的侧壁由于形成三层的数据布线层时产生的偏斜导致的突出而引起的不一致。
对于本领域的技术人员来说，显然可以在本发明中进行不同的变形和变化而不脱离本发明的精神或范围。因而，预期的是，本发明涵盖本发明的变形和变化，只要其落入权利要求书及其等效物的范围内。

Claims (24)

1.一种薄膜晶体管阵列面板，包括：
栅极布线层，设置在基板上；
氧化物半导体层，设置在所述栅极布线层上；以及
数据布线层，设置在所述氧化物半导体层上，
其中所述数据布线层包括主布线层和设置在所述主布线层上的盖层，以及其中所述主布线层包括铜并且所述盖层包括铜合金。
2.根据权利要求1所述的薄膜晶体管阵列面板，其中
所述铜合金包括钒（V）、钛（Ti）、锆（Zr）、钽（Ta）、锰（Mn）、镁（Mg）、铬（Cr）、钼（Mo）、钴（Co）、铌（Nb）和镍（Ni）中的至少一种，或者铜、铝和镁的合金。
3.根据权利要求2所述的薄膜晶体管阵列面板，其中
所述铜合金包括铜锰合金。
4.根据权利要求3所述的薄膜晶体管阵列面板，其中
所述氧化物半导体层包括锌（Zn）、铟（In）、锡（Sn）、镓（Ga）和铪（Hf）中的至少一种。
5.根据权利要求1所述的薄膜晶体管阵列面板，其中
所述数据布线层还包括设置在所述主布线层下的阻挡层。
6.根据权利要求5所述的薄膜晶体管阵列面板，其中
所述阻挡层包括由钒（V）、锆（Zr）、钽（Ta）、锰（Mn）、镁（Mg）、铬（Cr）、钼（Mo）、钴（Co）、铌（Nb）和镍（Ni）中的至少一种与铜的合金制成的材料。
7.根据权利要求6所述的薄膜晶体管阵列面板，其中
与所述阻挡层中的铜形成所述合金的材料具有大约10at%或更高的含量。
8.根据权利要求1所述的薄膜晶体管阵列面板，其中
所述数据布线层包括数据线、源电极、以及面对所述源电极的漏电极，所述数据线交叉所述栅极线。
9.根据权利要求8所述的薄膜晶体管阵列面板，还包括
钝化层，覆盖所述数据线和所述漏电极并且包括暴露所述漏电极的一部分的接触孔；以及
像素电极，通过所述接触孔与所述漏电极电连接。
10.根据权利要求9所述的薄膜晶体管阵列面板，其中
所述钝化层包括硅氧化物。
11.一种薄膜晶体管阵列面板的制造方法，该方法包括：
在基板上形成栅极线；
在所述栅极线上形成栅绝缘层；
在所述栅绝缘层上形成氧化物半导体层、第一金属层和第二金属层；
在所述第二金属层上形成第一光致抗蚀剂图案，该第一光致抗蚀剂图案包括第一区和厚度比所述第一区厚的第二区；
通过使用所述第一光致抗蚀剂图案作为掩模，一起蚀刻所述第二金属层和所述第一金属层；
通过使用所述第一光致抗蚀剂图案作为掩模，蚀刻所述氧化物半导体层；
通过回蚀所述第一光致抗蚀剂图案，形成第二光致抗蚀剂图案；以及
通过使用所述第二光致抗蚀剂图案作为掩模同时湿法蚀刻所述第一金属层和所述第二金属层，形成包括阻挡层和设置在所述阻挡层上的主布线层的数据布线层。
12.根据权利要求11所述的方法，其中
所述第一金属层包括铜合金以及所述第二金属层包括铜。
13.根据权利要求12所述的方法，其中
所述第一金属层由钒（V）、钛（Ti）、锆（Zr）、钽（Ta）、锰（Mn）、镁（Mg）、铬（Cr）、钼（Mo）、钴（Co）、铌（Nb）和镍（Ni）中的至少一种与铜的合金制成。
14.根据权利要求13所述的方法，其中
与所述第一金属层中的铜形成合金的材料具有大约25at%或更高的含量。
15.根据权利要求11所述的方法，还包括：
在所述栅绝缘层上形成所述第二金属层之后，形成第三金属层。
16.根据权利要求15所述的方法，其中
所述第三金属层包括铜合金。
17.根据权利要求16所述的方法，还包括：
当所述第一金属层和所述第二金属层通过使用所述第二光致抗蚀剂图案作为掩模被湿法蚀刻时，通过一起蚀刻所述第三金属层，在所述主布线层上形成盖层。
18.一种薄膜晶体管阵列面板的制造方法，包括：
在基板上形成包括布线部分和沟道部分的栅极线；
形成覆盖所述栅极线的栅绝缘层；
在所述栅绝缘层上形成氧化物半导体层、第一金属层和第二金属层；
在所述第二金属层上形成具有开口的第一光致抗蚀剂图案，所述开口设置在与所述沟道部分对应的部分处；
通过使用所述第一光致抗蚀剂图案作为掩模来一起蚀刻所述第一金属层和所述第二金属层，形成包括阻挡层和设置在所述阻挡层上的主布线层的数据布线层；
去除所述第一光致抗蚀剂图案；
形成覆盖所述数据布线层的第二光致抗蚀剂图案；以及
通过使用所述第二光致抗蚀剂图案作为掩模，蚀刻所述氧化物半导体层。
19.根据权利要求18所述的方法，其中
所述第一金属层包括铜合金以及所述第二金属层包括铜。
20.根据权利要求19所述的方法，其中
所述第一金属层由钒（V）、钛（Ti）、锆（Zr）、钽（Ta）、锰（Mn）、镁（Mg）、铬（Cr）、钼（Mo）、钴（Co）、铌（Nb）和镍（Ni）中的至少一种与铜的合金制成。
21.根据权利要求20所述的方法，其中
与所述第一金属层中的铜形成合金的材料具有大约25at%或更高的含量。
22.根据权利要求21所述的方法，还包括：
在所述栅绝缘层上形成所述第二金属层之后，形成第三金属层。
23.根据权利要求22所述的方法，其中
所述第三金属层包括铜合金。
24.根据权利要求23所述的方法，还包括：
当所述第一金属层和所述第二金属层通过使用所述第一光致抗蚀剂图案作为掩模被湿法蚀刻时，通过一起蚀刻所述第三金属层，在所述主布线层上形成盖层。
CN2012102727967A 2011-08-02 2012-08-02 薄膜晶体管阵列面板及其制造方法 Pending CN102916016A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0077021 2011-08-02
KR1020110077021A KR101934977B1 (ko) 2011-08-02 2011-08-02 박막 트랜지스터 표시판 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN102916016A true CN102916016A (zh) 2013-02-06

Family

ID=47614324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102727967A Pending CN102916016A (zh) 2011-08-02 2012-08-02 薄膜晶体管阵列面板及其制造方法

Country Status (4)

Country Link
US (3) US9252226B2 (zh)
JP (1) JP6261845B2 (zh)
KR (1) KR101934977B1 (zh)
CN (1) CN102916016A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730414A (zh) * 2013-12-31 2014-04-16 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法
CN105264669A (zh) * 2013-06-06 2016-01-20 H·C·施塔克公司 用于在电子装置中金属化的铜合金阻挡层和覆盖层
CN106997892A (zh) * 2015-10-23 2017-08-01 三星显示有限公司 显示装置以及该显示装置的制造方法
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板
CN107634002A (zh) * 2017-09-26 2018-01-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN108666325A (zh) * 2018-05-24 2018-10-16 京东方科技集团股份有限公司 一种tft基板的制备方法、tft基板及显示装置
CN108695394A (zh) * 2017-04-06 2018-10-23 京东方科技集团股份有限公司 薄膜晶体管、其制备方法、阵列基板及显示装置
CN110729238A (zh) * 2019-10-23 2020-01-24 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
CN111742397A (zh) * 2018-03-02 2020-10-02 株式会社半导体能源研究所 半导体装置及其制造方法
CN112309847A (zh) * 2020-10-16 2021-02-02 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
WO2021077674A1 (zh) * 2019-10-23 2021-04-29 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
WO2021227154A1 (zh) * 2020-05-14 2021-11-18 深圳市华星光电半导体显示技术有限公司 一种显示面板的制备方法、显示面板及显示装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6068748B2 (ja) * 2013-03-13 2017-01-25 株式会社半導体エネルギー研究所 半導体装置
KR102123529B1 (ko) * 2013-03-28 2020-06-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US10566455B2 (en) 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN103915444B (zh) * 2013-04-10 2016-10-19 上海天马微电子有限公司 一种阵列基板及其制备方法、液晶显示面板
KR102094841B1 (ko) * 2013-05-16 2020-03-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102290801B1 (ko) 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6311900B2 (ja) * 2014-06-03 2018-04-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板の製造方法
KR20160017795A (ko) * 2014-08-05 2016-02-17 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치
KR102324491B1 (ko) * 2014-08-05 2021-11-12 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치
CN104409516A (zh) * 2014-11-28 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104392991B (zh) * 2014-12-04 2018-09-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104701384A (zh) * 2015-04-09 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
CN105789218A (zh) * 2016-03-10 2016-07-20 京东方科技集团股份有限公司 一种基板、其制作方法及显示装置
CN105914183B (zh) * 2016-06-22 2019-04-30 深圳市华星光电技术有限公司 Tft基板的制造方法
CN106653772B (zh) * 2016-12-30 2019-10-01 惠科股份有限公司 一种显示面板及制程
CN108417583B (zh) * 2018-03-09 2021-10-29 惠科股份有限公司 一种阵列基板的制造方法和阵列基板
JP2021027199A (ja) * 2019-08-06 2021-02-22 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN111244034A (zh) * 2020-01-17 2020-06-05 Tcl华星光电技术有限公司 阵列基板及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101090123A (zh) * 2006-06-16 2007-12-19 台湾薄膜电晶体液晶显示器产业协会 具铜导线结构的薄膜晶体管及其制造方法
CN101243201A (zh) * 2005-08-19 2008-08-13 三菱麻铁里亚尔株式会社 微粒发生少的含Mn铜合金溅射靶
CN101330102A (zh) * 2007-06-20 2008-12-24 株式会社神户制钢所 薄膜晶体管基板和显示器件
CN101473059A (zh) * 2006-10-03 2009-07-01 日矿金属株式会社 Cu-Mn合金溅射靶及半导体布线
CN102034745A (zh) * 2009-10-07 2011-04-27 三星电子株式会社 显示装置及制造该显示装置的方法
US20110114940A1 (en) * 2009-11-16 2011-05-19 Do-Hyun Kim Thin film display panel and method of manufacturing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465019A (ja) 1990-07-02 1992-03-02 Hitachi Ferrite Ltd 誘電体磁器組成物
JPH0465959A (ja) 1990-07-03 1992-03-02 Nippon Telegr & Teleph Corp <Ntt> 遠隔監視装置
WO2006025347A1 (ja) 2004-08-31 2006-03-09 National University Corporation Tohoku University 銅合金及び液晶表示装置
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
EP1990432B1 (en) 2006-02-28 2012-04-11 Advanced Interconnect Materials, LLC Semiconductor device, its manufacturing method, and sputtering target material for use in the method
US7633164B2 (en) 2007-04-10 2009-12-15 Tohoku University Liquid crystal display device and manufacturing method therefor
TWI637444B (zh) 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101499239B1 (ko) * 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101579453B1 (ko) * 2009-04-29 2015-12-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP2011091364A (ja) * 2009-07-27 2011-05-06 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2011049542A (ja) 2009-07-27 2011-03-10 Kobe Steel Ltd 配線構造およびその製造方法、並びに配線構造を備えた表示装置
KR101175085B1 (ko) 2009-08-26 2012-08-21 가부시키가이샤 알박 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
DE102009038589B4 (de) 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
KR101628254B1 (ko) * 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101506304B1 (ko) 2009-11-27 2015-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
JP2011119467A (ja) 2009-12-03 2011-06-16 Hitachi Displays Ltd 表示装置及び表示装置の製造方法
JP2012222171A (ja) * 2011-04-11 2012-11-12 Hitachi Ltd 表示装置およびその製造方法
JP6004308B2 (ja) * 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101243201A (zh) * 2005-08-19 2008-08-13 三菱麻铁里亚尔株式会社 微粒发生少的含Mn铜合金溅射靶
CN101090123A (zh) * 2006-06-16 2007-12-19 台湾薄膜电晶体液晶显示器产业协会 具铜导线结构的薄膜晶体管及其制造方法
CN101473059A (zh) * 2006-10-03 2009-07-01 日矿金属株式会社 Cu-Mn合金溅射靶及半导体布线
CN101330102A (zh) * 2007-06-20 2008-12-24 株式会社神户制钢所 薄膜晶体管基板和显示器件
CN102034745A (zh) * 2009-10-07 2011-04-27 三星电子株式会社 显示装置及制造该显示装置的方法
US20110114940A1 (en) * 2009-11-16 2011-05-19 Do-Hyun Kim Thin film display panel and method of manufacturing the same

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105264669A (zh) * 2013-06-06 2016-01-20 H·C·施塔克公司 用于在电子装置中金属化的铜合金阻挡层和覆盖层
CN103730414B (zh) * 2013-12-31 2016-02-24 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法
CN103730414A (zh) * 2013-12-31 2014-04-16 深圳市华星光电技术有限公司 薄膜晶体管基板的制造方法
CN106997892A (zh) * 2015-10-23 2017-08-01 三星显示有限公司 显示装置以及该显示装置的制造方法
CN108695394A (zh) * 2017-04-06 2018-10-23 京东方科技集团股份有限公司 薄膜晶体管、其制备方法、阵列基板及显示装置
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板
CN107634002A (zh) * 2017-09-26 2018-01-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN111742397A (zh) * 2018-03-02 2020-10-02 株式会社半导体能源研究所 半导体装置及其制造方法
US11349006B2 (en) 2018-03-02 2022-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US11205667B2 (en) 2018-05-24 2021-12-21 HEFEI BOE OPTOELECTRONICS TECHNOLOGY, Co., Ltd. Method of preparing thin film transistor substrate
CN108666325A (zh) * 2018-05-24 2018-10-16 京东方科技集团股份有限公司 一种tft基板的制备方法、tft基板及显示装置
CN110729238A (zh) * 2019-10-23 2020-01-24 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
WO2021077674A1 (zh) * 2019-10-23 2021-04-29 成都中电熊猫显示科技有限公司 阵列基板的制作方法及阵列基板
WO2021227154A1 (zh) * 2020-05-14 2021-11-18 深圳市华星光电半导体显示技术有限公司 一种显示面板的制备方法、显示面板及显示装置
US11916086B2 (en) 2020-05-14 2024-02-27 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method of display panel, display panel, and display device
WO2022077708A1 (zh) * 2020-10-16 2022-04-21 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN112309847B (zh) * 2020-10-16 2022-04-26 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN112309847A (zh) * 2020-10-16 2021-02-02 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法

Also Published As

Publication number Publication date
US9837446B2 (en) 2017-12-05
KR101934977B1 (ko) 2019-03-19
JP6261845B2 (ja) 2018-01-17
US20160148958A1 (en) 2016-05-26
US20170154897A1 (en) 2017-06-01
US9252226B2 (en) 2016-02-02
JP2013033927A (ja) 2013-02-14
US20130032793A1 (en) 2013-02-07
KR20130015170A (ko) 2013-02-13
US9589998B2 (en) 2017-03-07

Similar Documents

Publication Publication Date Title
CN102916016A (zh) 薄膜晶体管阵列面板及其制造方法
CN102270644B (zh) 薄膜晶体管显示面板及其制造方法
CN103872061B (zh) 阵列基板及其制造方法
CN106409845B (zh) 开关元件及其制备方法、阵列基板以及显示装置
JP5149464B2 (ja) コンタクト構造、基板、表示装置、並びに前記コンタクト構造及び前記基板の製造方法
US9935163B2 (en) Display device and method for manufacturing the same
CN102468341B (zh) 氧化物半导体薄膜晶体管及其制造方法
KR101675113B1 (ko) 트랜지스터 및 그 제조방법
CN100363830C (zh) 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法
CN102456696B (zh) 显示装置及其制造方法
CN100488328C (zh) 有机电致发光器件及其制造方法
US8367448B2 (en) Capacitor and organic light emitting display device
CN102916050A (zh) 薄膜晶体管和薄膜晶体管阵列面板
KR101454190B1 (ko) 어레이 기판 및 이의 제조방법
KR101619158B1 (ko) 박막 트랜지스터 기판 및 그를 이용한 유기 발광장치
KR20110010275A (ko) 어레이 기판 및 이의 제조방법
CN110783490A (zh) 显示面板及其制备方法
KR20160085402A (ko) 박막 트랜지스터 기판 및 이의 제조방법
CN104733470A (zh) 一种平板显示装置及其制备方法
CN102110693A (zh) 薄膜晶体管阵列面板
CN109427820A (zh) 一种基板及其制备方法、显示面板
CN113345924A (zh) 显示面板及其制作方法和显示装置
CN104752437B (zh) 制造薄膜晶体管阵列基板的方法
US20080048191A1 (en) Organic light emitting display device and method of fabricating the same
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130206