KR102094841B1 - 표시 장치 및 이의 제조 방법 - Google Patents

표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR102094841B1
KR102094841B1 KR1020130055843A KR20130055843A KR102094841B1 KR 102094841 B1 KR102094841 B1 KR 102094841B1 KR 1020130055843 A KR1020130055843 A KR 1020130055843A KR 20130055843 A KR20130055843 A KR 20130055843A KR 102094841 B1 KR102094841 B1 KR 102094841B1
Authority
KR
South Korea
Prior art keywords
conductive layer
data line
display device
intermediate conductive
base substrate
Prior art date
Application number
KR1020130055843A
Other languages
English (en)
Other versions
KR20140135491A (ko
Inventor
최성환
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130055843A priority Critical patent/KR102094841B1/ko
Priority to US14/041,969 priority patent/US9093410B2/en
Publication of KR20140135491A publication Critical patent/KR20140135491A/ko
Application granted granted Critical
Publication of KR102094841B1 publication Critical patent/KR102094841B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
    • H10K59/1275—Electrical connections of the two substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

표시 장치는, 베이스 기판, 데이터 라인 및 화소를 포함한다. 상기 데이터 라인은 상기 베이스 기판 위에 배치되어 데이터 신호를 전송하고, 상기 데이터 라인은 적어도 세 개의 도전층들이 적층된 다중 적층 구조를 갖는다. 상기 화소는 상기 데이터 라인으로부터 상기 데이터 신호를 제공받아 구동된다. 또한, 상기 데이터 라인은 하부 도전층, 중간 도전층 및 상부 도전층을 포함한다. 상기 하부 도전층은 상기 베이스 기판 위에 배치된다. 상기 중간 도전층은 상기 하부 도전층 위에 배치되고, 상기 중간 도전층은 구리 및 알루미늄을 포함한다. 상기 상부 도전층은 상기 중간 도전층 위에 배치되고, 상기 상부 도전층은 구리를 포함한다.

Description

표시 장치 및 이의 제조 방법{DISPLAY APPARATUS AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 기판 위에 배치되어 낮은 저항 특성을 갖는 데이터 배선들을 이용하여 화소가 구동되는 표시 장치 및 이의 제조 방법을 제공하는 데 있다.
액정표시장치 및 유기전계발광 표시장치와 같은 표시 장치는 기판, 상기 기판 위에 배치되어 구동 신호들을 전송하는 구동 신호 라인들 및 상기 구동 신호 라인들과 전기적으로 접속되는 화소들을 포함한다. 일반적으로, 상기 구동 신호 라인들은 금속 재료로 형성되고, 상기 구동 신호 라인들은 외부로부터 입력된 상기 구동 신호들을 상기 화소들 측으로 전달한다.
한편, 상기 표시 장치의 표시 영역이 증가할수록, 상기 구동 신호 라인들의 길이가 증가되고, 이에 따라, 상기 구동 신호 라인들의 전기 저항이 증가될 수 있다. 상기 구동 신호 라인들의 전기 저항이 증가되는 경우에, 상기 구동 신호들은 상기 구동 신호 라인들을 통해 원활하게 전송되지 않을 수 있다. 따라서, 최근에 값이 싸고 비저항이 낮은 구리가 상기 구동 신호 라인들의 재료로 사용되고 있다.
본 발명의 일 목적은 낮은 저항 특성을 갖는 데이터 라인을 갖는 표시 장치를 제공하는 데 있다.
본 발명의 다른 목적은 낮은 특성을 갖는 데이터 라인을 갖는 표시 장치의 제조 수율을 향상시킬 수 있는 표시 장치의 제조 방법을 제공하는 데 있다.
상술한 본 발명의 일 목적을 달성하기 위해서, 본 발명에 따른 표시 장치는, 베이스 기판, 데이터 라인 및 화소를 포함한다. 상기 데이터 라인은 상기 베이스 기판 위에 배치되어 데이터 신호를 전송하고, 상기 데이터 라인은 적어도 세 개의 도전층들이 적층된 다중 적층 구조를 갖는다. 상기 화소는 상기 데이터 라인으로부터 상기 데이터 신호를 제공받아 구동된다.
또한, 상기 데이터 라인은 하부 도전층, 중간 도전층 및 상부 도전층을 포함한다. 상기 하부 도전층은 상기 베이스 기판 위에 배치된다. 상기 중간 도전층은 상기 하부 도전층 위에 배치되고, 상기 중간 도전층은 구리 및 알루미늄을 포함한다. 상기 상부 도전층은 상기 중간 도전층 위에 배치되고, 상기 상부 도전층은 구리를 포함한다.
상술한 본 발명의 다른 목적을 달성하기 위해서, 본 발명에 따른 표시 장치의 제조 방법은 다음과 같다. 베이스 기판 위에 데이터 라인을 형성하고, 상기 데이터 라인과 전기적으로 연결되는 화소를 형성한다.
또한, 상기 데이터 라인을 형성하는 방법은 다음과 같다. 상기 베이스 기판 위에 하부 도전층을 형성하고, 상기 하부 도전층 위에 구리 및 알루미늄을 포함하는 중간 도전층을 형성하고, 그리고, 상기 중간 도전층 위에 구리를 포함하는 상부 도전층을 형성한다.
본 발명에 따르면, 데이터 라인이 포함하는 중간 도전층에 의해 구리를 포함하는 상부 도전막의 결정들의 평균 직경이 감소된다. 또한, 상기 중간 도전층에 의해 상기 상부 도전층의 상기 결정들이 성장하는 방향들이 다양해지는 효과가 발생된다. 따라서, 상기 데이터 라인을 형성할 때 이물이 유입되더라도, 상기 상부 도전막은 상기 이물에 의해 발생되는 단차를 피복하는 특성이 향상되어 상기 데이터 라인에 결함이 발생되는 것이 방지될 수 있다.
그 결과, 낮은 저항 특성을 갖는 데이터 라인 및 상기 데이터 라인과 동일한 방법으로 형성되는 게이트 라인 및 박막 트랜지스터의 전극들이 용이하게 제조될 수 있고, 이에 따라 상기 게이트 라인, 상기 데이터 라인 및 상기 박막 트랜지스터를 포함하는 표시 장치의 제조 수율이 향상될 수 있다.
도 1은 본 발명의 실시예에 따른 표시 장치의 평면도이다.
도 2는 도 1에 도시된 I-I`를 따라 절취된 단면을 나타내는 단면도이다.
도 3a 및 도 3b는 본 발명의 효과들을 보여주는 그래프 및 도표이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다.
도 6a 내지 도 6d들은 도 2에 도시된 표시 장치의 제조 방법을 나타내는 도면들이다.
도 7a는 및 도 7b는 본 발명의 비교예 및 본 발명의 실시예에 따라 이물이 유입된 상태에서 형성된 데이터 라인의 단면들을 나타내는 사진들이다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 살펴보기로 한다. 상기한 본 발명의 목적, 특징 및 효과는 도면과 관련된 실시예들을 통해서 용이하게 이해될 수 있을 것이다. 다만, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고, 다양한 형태로 응용되어 변형될 수도 있다. 오히려 후술될 본 발명의 실시예들은 본 발명에 의해 개시된 기술 사상을 보다 명확히 하고, 나아가 본 발명이 속하는 분야에서 평균적인 지식을 가진 당업자에게 본 발명의 기술 사상이 충분히 전달될 수 있도록 제공되는 것이다. 따라서, 본 발명의 범위가 후술될 실시예들에 의해 한정되는 것으로 해석되어서는 안 될 것이다. 한편, 하기 실시예와 도면 상에 동일한 참조 번호들은 동일한 구성 요소를 나타낸다.
또한, 본 명세서에서 `제1`, `제2` 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한, 막, 영역, 구성 요소 등의 부분이 다른 부분 `위에` 또는 `상에` 있다고 할 때, 다른 부분 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도 1은 본 발명의 실시예에 따른 표시 장치의 평면도이고, 도 2는 도 1에 도시된 I-I`를 따라 절취된 단면을 나타내는 단면도이다.
도 1 및 도 2를 참조하면, 이 실시예에서 표시 장치(500)는 액정표시장치일 수 있고, 이 경우에, 상기 표시 장치(500)는 제1 기판(200), 제2 기판(400) 및 액정층(LC)을 포함한다. 상기 제1 및 제2 기판들(200, 400)은 서로 마주하고, 상기 제1 및 제2 기판들(200, 400) 사이에는 상기 액정층(LC)이 개재된다. 또한, 도 1 및 도 2에서 도시되지는 않았으나, 상기 표시 장치(500)는 상기 표시 장치(500) 측으로 광을 출력하는 백라이트 어셈블리(미도시)를 더 포함할 수 있고, 상기 표시 장치(500)는 상기 광을 제공받아 영상을 표시할 수 있다.
상기 제1 기판(200)은 베이스 기판(S1), 다수의 화소들, 다수의 게이트 라인들, 다수의 데이터 라인들 및 다수의 박막 트랜지스터들을 포함하고, 이 실시예에서는 상기 다수의 화소들은 다수의 화소 전극들을 포함할 수 있다. 상기 다수의 화소 전극들, 상기 다수의 게이트 라인들, 상기 다수의 데이터 라인들 및 상기 다수의 박막 트랜지스터들 중 하나의 화소 전극(PE), 하나의 게이트 라인(GL), 하나의 데이터 라인(DL) 및 하나의 박막 트랜지스터(TR)를 예를 들어 설명하면 다음과 같다.
상기 베이스 기판(S1)은 유리 기판 및 플라스틱 기판과 같은 광 투과도를 갖는 절연 기판일 수 있다. 상기 베이스 기판(S1)이 상기 플라스틱 기판인 경우에, 상기 베이스 기판(S1)은 플렉서블(flexible)한 특성을 가질 수 있다.
상기 게이트 라인(GL)은 상기 베이스 기판(S1) 위에 배치되고, 상기 게이트 라인(GL)은 상기 박막 트랜지스터(TR)를 턴-온 시키는 게이트 신호를 전송한다. 이 실시예에서, 상기 게이트 라인(GL)은 평면상에서 제1 방향(D1)으로 연장될 수 있으나, 다른 실시예에서는 상기 게이트 라인(GL)은 평면상에서 상기 제1 방향(D1)과 다른 방향으로 연장될 수도 있다.
제1 절연막(L1)은 규소 산화물 또는 규소 질화물을 포함하여 상기 게이트 라인(GL)을 커버하고, 상기 데이터 라인(DL)은 상기 제1 절연막(L1) 위에 배치되어 상기 게이트 라인(GL)과 절연된다. 상기 데이터 라인(DL)은 데이터 신호를 전송한다. 이 실시예에서, 상기 데이터 라인(DL)은 평면상에서 상기 제1 방향(D1)과 상이한 제2 방향(D2)으로 연장되어 상기 게이트 라인(GL)과 교차할 수 있다.
상기 박막 트랜지스터(TR)는 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 화소 전극(PE)과 전기적으로 연결된다. 상기 박막 트랜지스터(TR)는 게이트 전극(GE), 액티브 패턴(AP), 소오스 전극(SE) 및 드레인 전극(DE)을 포함한다.
상기 게이트 전극(GE)은 상기 게이트 라인(GL)으로부터 분기될 수 있고, 상기 액티브 패턴(AP)은 상기 제1 절연막(L1)을 사이에 두고 상기 게이트 전극(GE) 위에 배치될 수 있다. 이 실시예에서는, 상기 액티브 패턴(AP)은 비정질 실리콘 및 결정질 실리콘과 같은 반도체 물질을 포함할 수 있다. 하지만, 본 발명이 상기 반도체 물질의 종류에 한정되지는 않는다. 예를 들면, 다른 실시예에서는 상기 액티브 패턴(AP)은 IGZO, ZnO, SnO2, In2O3, Zn2SnO4, Ge2O3 및 HfO2와 같은 산화물 반도체(oxide semiconductor)를 포함할 수도 있고, GsAs, GaP 및 InP와 같은 화합물 반도체(compound semiconductor)를 포함할 수도 있다.
상기 소오스 전극(SE)은 상기 데이터 라인(DL)으로부터 분기되어 상기 액티브 패턴(AP) 위에 배치된다. 상기 드레인 전극(DE)은 상기 소오스 전극(SE)과 이격되어 상기 액티브 패턴(AP) 위에 배치되고, 상기 드레인 전극(DE)은 제2 절연막(L2) 및 제3 절연막(L3)에 형성된 콘택홀(CH)을 통해 상기 화소 전극(PE)과 전기적으로 연결된다.
상술한 상기 박막 트랜지스터(TR)의 구조에 따르면, 상기 게이트 신호가 상기 게이트 라인(GL)을 통해 상기 게이트 전극(GE) 측으로 제공되어 상기 박막 트랜지스터(TR)가 턴-온 되고, 이에 따라 상기 데이터 라인(DL)을 통해 전송되는 상기 데이터 신호는 상기 소오스 전극(SE), 상기 액티브 패턴(AP), 및 상기 드레인 전극(DE)을 순차적으로 통하여 상기 화소 전극(PE) 측으로 제공될 수 있다.
상기 제3 절연막(L3)은 규소 산화물 또는 규소 질화물을 포함하여 상기 박막 트랜지스터(TR)를 커버하고, 상기 제2 절연막(L2)은 상기 제3 절연막(L3) 위에 배치된다. 상기 화소 전극(PE)은 상기 제2 절연막(L2) 위에 배치되고, 앞서 상술한 바와 같이, 상기 화소 전극(PE)은 상기 콘택홀(CH)을 통해 상기 드레인 전극(DE)과 전기적으로 연결된다.
상기 제2 기판(400)은 대향기판(S2), 컬러필터(CF), 차광층(BM) 및 공통 전극(CE)을 포함한다. 상기 대향기판(S2)은 광 투과도를 갖는 절연기판일 수 있고, 상기 차광층(BM)은 상기 게이트 라인(GL), 상기 데이터 라인(DL) 및 상기 박막 트랜지스터(TR)이 배치된 위치에 대응하여 상기 대향 기판(S2) 위에 배치된다. 또한, 상기 컬러 필터(CF)는 상기 차광층(BM)을 커버하도록 상기 대향기판(S2) 위에 배치되고, 상기 공통 전극(CE)은 상기 컬러 필터(CF) 위에 배치되어 상기 화소 전극(PE)과 함께 상기 액정층(LC)의 액정분자들의 방향자를 조절하는 전계를 발생한다.
다른 실시예에서는, 상기 공통 전극(CE)은 상기 화소 전극(PE)과 이격되어 상기 베이스 기판(S1) 위에 배치될 수도 있고, 상기 컬러 필터(CF)는 상기 화소 전극(PE)의 위치에 대응하여 상기 베이스 기판(S1) 위에 배치될 수도 있다.
한편, 이 실시예에서는 상기 데이터 라인(DL)은 다수의 도전층들이 적층된 다중 적층 구조를 가질 수 있다. 보다 상세하게는, 상기 데이터 라인(DL)은 하부 도전층(10), 중간 도전층(20) 및 상부 도전층(30)을 포함하고, 상기 하부 도전층(10)은 상기 제1 절연막(L1) 위에 배치되고, 상기 중간 도전층(20)은 상기 하부 도전층(10) 위에 배치되고, 상기 상부 도전층(30)은 상기 중간 도전층(20) 위에 배치된다.
상기 상부 도전층(30)은 구리를 포함할 수 있다. 이 실시예에서는, 상기 하부 도전층(10), 상기 중간 도전층(20) 및 상기 상부 도전층(30) 중 상기 상부 도전층(30)의 두께가 가장 클 수 있다. 예를 들면, 상기 상부 도전층(30)의 두께는 대략적으로 200nm 내지 1200nm일 수 있고, 상기 하부 도전층(10) 및 상기 중간 도전층(20) 각각의 두께는 10nm 내지 50nm일 수 있다. 따라서, 상기 데이터 라인(DL)에서 상기 상부 도전층(30)이 차지하는 비중은 상기 하부 도전층(10) 또는 상기 중간 도전층(20) 보다 크고, 상기 상부 도전층(30)은 비저항이 낮은 구리를 포함하므로, 상기 상부 도전층(30)에 의해 상기 데이터 라인(DL)의 전기 저항이 감소될 수 있다.
상기 중간 도전층(20)은 구리 및 알루미늄을 포함할 수 있다. 상기 중간 도전층(20)은 제1 효과 및 제2 효과를 발생시키기 위해 상기 상부 도전층(30) 및 상기 하부 도전층(10) 사이에 개재되고, 상기 제1 효과는 상기 상부 도전층(30)의 결정들의 평균 직경이 감소되는 효과로 정의될 수 있다. 또한, 상기 제2 효과는 상기 상부 도전층(30)의 상기 결정들이 성장하는 방향이 다양해지는 효과로 정의될 수 있고, 보다 상세하게는, 상기 제2 효과는 상기 상부 도전층(30)에서 (111) 방향과 상이한 방향으로 성장된 결정들의 개수가 증가되는 효과로 정의될 수 있다. 이에 대해서는 도 3a 및 도 3b를 참조하여 보다 상세히 설명된다.
이 실시예에서, 상기 중간 도전층(20)에서 구리 및 알루미늄이 중량비는 95:5 내지 85:15일 수 있다. 이 실시예와 달리, 상기 중간 도전층(20)에서 알루미늄의 중량비가 5중량% 미만인 경우에, 상기 제1 효과 및 상기 제2 효과가 발생되기가 용이하지 않을 수 있고, 알루미늄의 중량비가 15%를 초과하는 경우에 상기 데이터 라인(DL)의 전기 저항이 증가될 수 있다.
또한, 이 실시예에서, 상기 중간 도전층(20)이 산화되는 것을 방지하기 위하여 상기 중간 도전층(20)은 구리 및 알루미늄 외에 마그네슘, 니켈, 및 코발트와 같은 금속을 더 포함할 수 있다.
한편, 앞서 상술한 바와 같이, 이 실시예에서 상기 중간 도전층(20)의 두께는 10nm 내지 50nm일 수 있다. 상기 중간 도전층(20)의 두께를 10nm미만으로 균일하게 제조하기는 용이하지 않으므로, 상기 중간 도전층(20)의 두께의 최소 값은 약 10nm일 수 있다. 또한, 상기 중간 도전층(20)의 두께가 50nm를 초과하는 경우에, 상기 제1 효과 및 상기 제2 효과가 발생될 수는 있으나, 상기 데이터 라인(DL)의 면저항이 증가할 수 있다.
보다 상세하게는, 상기 중간 도전층(20)의 두께가 10nm 내지 50nm인 경우에, 상기 데이터 라인(DL)의 면저항은 대략적으로 45mΩ/cm2 내지 55mΩ/cm2일 수 있다. 하지만, 상기 중간 도전층(20)의 두께가 50nm를 초과하여 증가될수록, 상기 데이터 라인(DL)의 면저항 값은 증가되어 구리보다 비저항이 약 1.6배 큰 알루미늄으로 형성된 알루미늄계 데이터 라인의 면저항 값인 70mΩ/cm2과 가까워진다. 따라서, 상기 중간 도전층(20)의 두께가 50nm를 초과하는 경우에, 일반적으로 알루미늄보다 식각 특성이 나쁜 구리를 이용하여 상기 데이터 라인(DL)을 형성하더라도, 상기 알루미늄계 데이터 라인 대비 상기 데이터 라인(DL)의 면저항이 감소된 효과가 크지 않을 수 있다
상기 하부 도전층(10)은 상기 중간 도전층(21) 및 상기 상부 도전층(31) 보다 규소를 포함하는 물질과 접착력이 큰 특성을 갖고, 이를 위해 상기 하부 도전층(10)은 타이타늄, 탄탈륨 및 몰리브데늄 중 적어도 어느 하나를 포함할 수 있다. 따라서, 상기 제1 절연막(L1)이 규소 산화물 또는 규소 질화물을 포함하고, 상기 제1 절연막(L1) 위에 상기 데이터 라인(DL)이 형성될 때, 상기 하부 도전층(10) 및 상기 제1 절연막(L1) 간의 접착력에 의해 상기 데이터 라인(DL) 및 상기 제1 절연막(L1) 사이에 공극이 발생되는 것이 방지될 수 있다.
이하, 상기 제1 효과 및 상기 제2 효과를 도 3a 및 도 3b를 참조하여 설명하면 다음과 같다.
도 3a 및 도 3b는 본 발명의 효과들을 보여주는 그래프 및 도표이다. 보다 상세하게는, 도 3a는 앞서 상술한 본 발명의 제1 효과를 보여주는 그래프이고, 도 3b는 앞서 상술한 본 발명의 제2 효과를 보여주는 도표이다.
도 3a를 참조하면, 제1 그래프(G1)는 X선 회절 분석을 이용하여 아래 표 1에 제1 시료에 해당되는 구리를 포함하는 도전층이 갖는 결정들의 성장 방향을 보여주고, 제2 그래프(G2)는 제2 시료에 해당되는 구리를 포함하는 상부 도전층이 갖는 결정들의 성장 방향을 보여주고, 제3 그래프(G3)는 제3 시료에 해당되는 구리를 포함하는 상부 도전층이 갖는 결정들의 성장 방향을 보여준다.
시료 번호
 데이터라인의 형상 데이터 라인의 적층구조 비고
1
 단일층 Cu(500nm) 본 발명의
제1비교예
2
 이중층 Ti(20nm) / Cu(500nm)
(하부 도전층/ 상부 도전층)		 본 발명의
제2비교예
3
 삼중층 Ti(20nm)/ CuMgAl(20nm)/ Cu(500nm)
(하부 도전층/중간 도전층/상부 도전층)
 본 발명의
실시예
한편, 상기 제1 시료는 본 발명의 제1 비교예에 따른 데이터 라인의 구조를 가지며, 상기 제1 시료에 해당하는 데이터 라인은 구리를 포함하는 단일층의 형상을 갖는다. 상기 제2 시료는 본 발명의 제2 비교예에 따른 것으로, 상기 제2 시료에 해당하는 데이터 라인은 타이타늄을 포함하는 하부 도전층 및 그 위에 구리를 포함하는 상부 도전층이 적층된 이중층 형상을 갖는다. 상기 제3 시료는 본 발명의 실시예에 따른 것으로, 상기 제3 시료에 해당하는 데이터 라인은 타이타늄을 포함하는 하부 도전층, 상기 하부 도전층 위에 적층되어 알루미늄, 마그네슘 및 구리를 포함하는 중간 도전층, 상기 중간 도전층 위에 적층되어 구리를 포함하는 상부 도전층을 포함하는 삼중층의 형상을 갖는다. 상기 제3 시료에 해당하는 상기 데이터 라인의 구조는 앞서 도 1 및 도 2를 참조하여 설명한 데이터 라인(도 2의 DL)의 구조와 동일하다.
상기 제1 내지 제3 그래프들(G1, G2, G3)에서, 가로축은 상기 X선 회절 분석에서 2쎄타(theta)에 대응되는 각도로, 상기 2쎄타는 시료에 입사되는 X선의 입사각 및 시료에서 반사되는 X선의 반사각의 합과 대략적으로 일치하고, 세로축은 검출된 피크의 상대적인 강도를 나타낸다. 상기 X선 회절 분석에서, 상기 2쎄타 값이 약 43도 내지 약 44도로 정의되는 제1 구간(A1) 내에 있을 때, 검출되는 피크의 강도가 강할수록 (111) 방향으로 성장된 결정들이 개수가 많음을 의미한다. 또한, 상기 X선 회절 분석에서, 상기 2쎄타 값이 약 45.5도 내지 약 46.5도로 정의되는 제2 구간(A2) 내에 있을 때, 검출되는 피크의 강도가 강할수록 (200) 방향으로 성장된 결정들의 개수가 많음을 의미한다. 상기 2쎄타 값이 약 50도 내지 약 51도로 정의되는 제3 구간(A3) 내에 있을 때, 검출되는 피크의 강도가 강할수록 (220) 방향으로 성장된 결정들의 개수가 많음을 의미한다.
상기 제1 구간(A1)에서 상기 제1 내지 제3 그래프들(G1, G2, G3)의 피크들의 세기를 비교하면, 상기 제2 그래프(G2)의 피크가 가장 강하고, 그 다음으로 상기 제1 그래프(G1)의 피크가 강하고, 상기 제3 그래프(G3)의 피크가 가장 약하다. 상기 제2 구간(A2)에서는, 상기 제2 및 제3 그래프들(G2, G3)의 피크들이 상기 제1 그래프(G1)의 피크보다 상대적으로 강하게 나타난다. 상기 제3 구간(A3)에서는 상기 제3 그래프(G3)의 피크가 가장 강하게 나타나고, 상기 제1 및 제2 그래프들(G1, G2)의 피크들은 상대적으로 약하게 나타난다.
상기 제1 내지 제3 그래프들(G1, G2, G3)의 피크들의 세기를 참조하면, 상기 제1 구간(A1)에서 상기 제3 그래프(G3)의 피크의 세기는 상기 제1 및 제2 그래프들(G1, G2)의 피크들 각각의 세기보다 약하게 나타나나, 상기 제3 구간(A3)에서 상기 제3 그래프(G3)의 피크의 세기는 상기 제1 및 제2 그래프들(G1, G2)의 피크들 각각의 세기보다 강하게 나타난다. 이는 곧, 도 2에 도시된 본 발명의 실시예와 같이, 데이터 라인(도 2의 DL)이 하부도전층(도 2의 10), 중간 도전층(도 2의 20) 및 상부 도전층(도 2의 30)을 포함하고, 상기 중간 도전층이 구리, 마그네슘 및 알루미늄을 포함하는 경우에, 상기 중간 도전층에 의해 상기 상부 도전층의 구리 결정들 일부의 성장 방향이 (111) 방향에서 (200) 방향 및 (220) 방향으로 변경됨으로 해석될 수 있다.
도 3b를 참조하면, EBSD(electron backscatter diffraction)를 이용하여 아래 표 2에 나타난 제1 시료 및 제2 시료의 결정들의 직경 및 성장 방향에 대한 분석 결과가 도식된다.
시료 번호 데이터 라인의 형상 데이터 라인의 적층 구조 비고
1 이중층 Ti(20nm) / Cu(500nm)
(하부 도전층/ 상부 도전층)
 본 발명의 비교예
2 삼중층 Ti(20nm)/ CuMgAl(20nm)/ Cu(500nm)
(하부 도전층/중간 도전층/상부 도전층
 본 발명의 실시예
표 2에 나타난 제1 시료는 본 발명의 비교예에 따른 것으로, 상기 제1 시료에 해당하는 데이터 라인은 타이타늄을 포함하는 하부 도전층 및 그 위에 구리를 포함하는 상부 도전층이 적층된 이중층 형상을 갖는다. 상기 제2 시료는 본 발명의 실시예에 따른 것으로, 상기 제2 시료에 해당하는 데이터 라인은 타이타늄을 포함하는 하부 도전층, 그 위에 알루미늄, 마그네슘 및 구리를 포함하여 적층된 중간 도전층, 및 그 위에 구리를 포함하여 적층된 상부 도전층을 포함하는 삼중층의 형상을 갖고, 상기 제2 시료에 해당하는 상기 데이터 라인의 구조는 도 1 및 도 2를 참조하여 설명한 데이터 라인(도 2의 DL)의 구조와 동일하다.
도 3b에서 상기 제1 시료의 분석 결과를 참조하면, 상기 제1 시료의 결정들 대다수는 (111) 방향으로 성장함을 알 수 있고, 상기 제1 시료의 상기 결정들의 평균 직경은 약 463.6nm로 분석된다. 반면에, 도 3b에서 상기 제2 시료의 분석 결과를 참조하면, 상기 제1 시료의 경우보다, 상기 제2 시료의 결정들의 성장방향이 (111) 방향으로부터 (001) 방향 및 (101) 방향으로 분산됨을 알 수 있고, 상기 제2 시료의 결정들의 평균 직경은 약 268.7nm로 분석된다.
도 3b에 도시된 분석 결과를 종합하면, 본 발명의 실시예와 같이 데이터 라인이 마그네슘 및 알루미늄을 포함하는 중간 도전층을 포함하는 경우에, 상기 중간 도전층 위에 배치되는 상기 상부 도전층에서 (111) 방향 외에 (001) 방향 및 (101) 방향으로 성장한 구리 결정들의 개수가 증가할 뿐만 아니라, 상기 구리 결정들의 평균 직경이 작아짐을 알 수 있다. 따라서, 본 발명의 실시예에 따라 데이터 라인을 구현하는 경우에, 상기 상부 도전층이 형성되는 영역이 평평하지 않고 단차를 갖더라도, 상기 상부 도전층은 상기 단차를 피복하는 특성이 향상될 수 있다. 특히, 상기 단차가 이물에 의해 발생되는 경우에, 상기 상부 도전층이 상기 이물에 의해 발생된 상기 단차를 피복하는 특성이 향상되므로, 상기 이물이 외부에서 유입되더라도, 상기 이물에 의해 상기 상부 도전층에 크랙이 발생되는 것이 방지될 수 있다. 이에 대해서는 도 7a 및 도 7b 를 참조하여 보다 상세히 후술된다.
다시 도 2를 참조하면, 데이터 라인(DL)이 하부 도전층(10), 중간 도전층(20) 및 상부 도전층(30)이 순차적으로 적층된 다중 적층 구조를 갖는다고 정의하면, 이 실시예에서는 게이트 전극(GE), 소오스 전극(SE), 드레인 전극(DE), 게이트 라인(GL) 각각은 상기 다중 적층 구조를 가질 수 있다.
보다 상세하게는, 상기 게이트 라인(GL) 및 상기 게이트 전극(GE)은 서로 동일한 패터닝 공정에서 형성되어 상기 게이트 라인(GL) 및 상기 게이트 전극(GE) 각각은 순차적으로 적층된 제1 하부 도전층(11), 제2 중간 도전층(21) 및 제3 상부 도전층(31)을 포함한다. 이 실시예에서는, 상기 제1 하부 도전층(11)은 상기 하부 도전층(10)과 동일한 물질을 포함할 수 있고, 상기 제2 중간 도전층(21)은 상기 중간 도전층(20)과 동일한 물질을 포함할 수 있고, 상기 제3 상부 도전층(31)은 상기 상부 도전층(30)과 동일한 물질을 포함할 수 있다.
또한, 상기 소오스 전극(SE) 및 상기 드레인 전극(DE) 각각은 서로 동일한 패터닝 공정에서 형성되어 상기 소오스 전극(SE) 및 상기 드레인 전극(DE) 각각은 순차적으로 적층된 제2 하부 도전층(12), 제2 중간 도전층(22) 및 제2 상부 도전층(32)을 포함한다. 이 실시예에서는, 상기 제2 하부 도전층(12)은 상기 하부 도전층(10)과 동일한 물질을 포함할 수 있고, 상기 제2 중간 도전층(22)은 상기 중간 도전층(20)과 동일한 물질을 포함할 수 있고, 상기 제2 상부 도전층(32)은 상기 상부 도전층(30)과 동일한 물질을 포함할 수 있다. 따라서, 상기 게이트 전극(GE), 상기 소오스 전극(SE), 상기 드레인 전극(DE) 및 상기 게이트 라인(GL)을 형성할 때에도, 앞서 상술한 제1 효과 및 제2 효과가 발생될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 4를 설명함에 있어서, 앞서 도 1, 도 2, 도 3a 및 도 3b를 참조하여 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들의 구조 및 기능과 관련된 중복된 설명은 생략된다.
도 4를 참조하면, 이 실시예에서 표시 장치(501)는 액정표시장치로, 상기 표시장치(501)는 제1 기판(201), 제2 기판(400) 및 액정층(LC)을 포함한다. 도 4에 도시된 상기 제1 기판(201) 및 도 1 및 도 2에 도시된 제1 기판(도 2의 200)의 구조를 비교하면, 상기 제1 기판(201)이 갖는 박막 트랜지스터(TR`)는 각각이 단일막 구조를 갖는 게이트 전극(GE`), 소오스 전극(SE`) 및 드레인 전극(DE`)을 갖는다.
다중 적층 구조를 가져 낮은 저항 특성이 요구되는 데이터 라인(DL) 및 게이트 라인(GL)과 달리, 상기 게이트 전극(GE`), 상기 소오스 전극(SE`) 및 상기 드레인 전극(DE`)은 상기 데이터라인(DL) 및 상기 게이트 라인(GL) 보다 낮은 저항 특성이 덜 요구될 수 있다. 따라서, 이 실시예에서는, 상기 게이트 전극(GE`), 상기 소오스 전극(SE`) 및 상기 드레인 전극(DE`) 각각은 단일층 구조를 가질 수 있고, 이에 따라 상기 게이트 전극(GE`), 상기 소오스 전극(SE`) 및 상기 드레인 전극(DE`) 각각의 두께는 도 2에 도시된 실시예의 경우보다 감소될 수 있다.
따라서, 상기 박막 트랜지스터(TR`)의 전극들 각각의 감소되는 두께에 대응하여 상기 전극들을 커버하는 제1 및 제3 절연막들(L1, L3)의 두께가 감소될 수 있고, 그 결과 상기 제1 및 제3 절연막들(L1, L3)의 두께가 감소되더라도 상기 제1 및 제3 절연막들(L1, L3)에 의해 상기 박막 트랜지스터(TR`)의 전극들이 충분히 커버될 수 있으므로, 상기 제1 및 제3 절연막들(L1, L3)을 형성하는 시간이 단축될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시 장치의 단면도이다. 도 5를 설명함에 있어서, 앞서 상술된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략된다.
도 5를 참조하면, 이 실시예에서는 표시 장치(502)는 유기전계발광 표시 장치로, 상기 표시 장치(502)는 제1 기판(202) 및 제2 기판(400)을 포함한다.
상기 제1 기판(202)은 화소(PXL)를 포함하고, 상기 화소(PXL)는 박막 트랜지스터(TR)와 전기적으로 연결되는 제1 전극(E1), 상기 제1 전극(E1) 위에 배치되는 유기발광층(EML) 및 상기 유기 발광층(EML) 위에 배치되는 제2 전극(E2)를 포함할 수 있다.
이 실시예에서, 상기 제1 기판(202)은 화소 정의막(PDL)을 더 포함할 수 있고, 상기 화소 정의막(PDL)은 제2 절연막(L2) 위에 배치되고, 상기 화소 정의막(PDL)에 개구부가 형성되어 상기 유기 발광층(EML)은 상기 개구부를 통해 상기 제1 전극(E1)과 접촉될 수 있다.
이 실시예에서, 상기 유기발광층(EML)은 단일층 형상을 가질 수 있고, 상기 유기발광층(EML)은 백색광을 발광할 수 있다. 다른 실시예에서는, 상기 유기발광층(EML)은 서로 이격되어 컬러광을 발광하는 다수의 서브 유기발광층들(미도시)을 포함할 수도 있다.
도 6a 내지 도 6d들은 도 2에 도시된 표시 장치의 제조 방법을 나타내는 도면들이다. 도 6a 내지 도 6d들을 설명함에 있어서, 앞서 설명된 구성 요소들에 대해서는 도면 부호를 병기하고, 상기 구성 요소들에 대한 중복된 설명은 생략된다.
도 6a 및 도 6b를 참조하면, 베이스 기판(S1) 위에 제1 예비 도전막(11-1), 제2 예비 도전막(21-1) 및 제3 예비 도전막(31-1)을 형성한다. 이 실시예에서는, 스퍼터링법을 이용하여 상기 제1 내지 제3 예비 도전막들(11-1, 21-1, 31-1)을 연속적으로 형성할 수 있고, 상기 제1 예비 도전막(11-1)은 타이타늄, 탄탈륨 및 니켈 중 적어도 어느 하나를 포함하도록 형성될 수 있고, 상기 제2 예비 도전막(21-1)은 구리, 알루미늄 및 마그네슘을 포함하도록 형성될 수 있고, 상기 제3 예비 도전막(31-1)은 구리를 포함하도록 형성될 수 있다.
그 이후에, 식각 물질을 이용하여 상기 제1 내지 제3 예비 도전막들(11-1, 21-1, 31-1)을 패터닝하여 제1 하부 도전층(11), 제1 중간 도전층(21), 및 제1 상부 도전층(31)이 형성되고, 그 결과, 게이트 라인(GL) 및 게이트 전극(GE)이 형성된다.
한편, 상기 제1 내지 제3 예비 도전막들(11-1, 21-1, 31-1)을 형성하는 동안에, 상기 제1 내지 제3 예비 도전막들(11-1, 21-1, 31-1) 중 서로 인접한 두 막들 사이에 이물이 유입될 수 있다. 예를 들면, 상기 제1 및 제2 예비 도전막들(11-1, 21-1)을 형성한 이후에 상기 제2 예비 도전막(21-1) 위에 상기 이물이 유입될 수 있다. 이 경우에, 상기 제3 예비 도전막(31-1) 또는 상기 제1 상부 도전층 (31)은 상기 이물에 의해 발생되는 단차를 피복할 필요가 있다.
본 발명의 실시예에서는, 상기 제1 상부 도전층(31)의 하부에 상기 제1 중간 도전층 (21)이 배치되고, 상기 제1 중간 도전층은 구리, 알루미늄 및 마그네슘으로 형성되므로 상기 제1 상부 도전층(31)이 갖는 결정들에 대해 앞서 상술한 제1 효과 및 제2 효과를 발생시킬 수 있다. 따라서, 상기 이물은 상기 제3 예비 도전막(31-1) 또는 상기 제1 상부 도전층(31)에 의해 완전히 피복될 수 있다. 이에 대해, 도 7a 및 도 7b에 나타난 사진들을 참조하여 보다 상세히 후술된다.
도 6c 및 도 6d를 참조하면, 게이트 라인(GL) 및 게이트 전극(GE)을 커버하는 제1 절연막(L1)을 형성하고, 상기 게이트 전극(GE)과 중첩되도록 상기 제1 절연막(L1) 위에 액티브 패턴(AP)을 형성한다.
그 이후에, 제4 예비 도전막(10-1), 제5 예비 도전막(20-1) 및 제6 예비 도전막(30-1)을 순차적으로 형성한다. 이 실시예에서는, 스퍼터링법을 이용하여 상기 제4 내지 제6 예비 도전막들(10-1, 20-1, 30-1)을 연속적으로 형성할 수 있고, 상기 제4 예비 도전막(10-1)은 타이타늄, 탄탈륨 및 니켈 중 적어도 어느 하나를 포함하도록 형성될 수 있고, 상기 제5 예비 도전막(20-1)은 구리, 알루미늄 및 마그네슘을 포함하도록 형성될 수 있고, 상기 제6 예비 도전막(30-1)은 구리를 포함하도록 형성될 수 있다.
그 이후에, 식각 물질을 이용하여 상기 제4 내지 제6 예비 도전막들(10-1, 20-1, 30-1)을 패터닝하여 하부 도전막(10), 중간 도전막(20), 및 상부 도전막(30)을 형성한다. 그 결과, 데이터 라인(DL), 소오스 전극(SE) 및 드레인 전극(DE)이 형성된다.
한편, 상기 제4 내지 제6 예비 도전막들(10-1, 20-1, 30-1)을 형성하는 동안에, 상기 제4 내지 제6 예비 도전막들(10-1, 20-1, 30-1) 중 서로 인접한 두 막들 사이에 이물이 유입될 수 있고, 예를 들면, 상기 제4 및 제5 예비 도전막들(10-1, 20-1)을 형성한 이후에 상기 제5 예비 도전막(20-1) 위에 상기 이물이 유입될 수 있다. 이 경우에, 상기 제6 예비 도전막(30-1) 또는 상기 상부 도전층 (30)은 상기 이물에 의해 발생되는 단차를 피복할 필요가 있다.
본 발명의 실시예에서는, 상기 상부 도전막(30)의 하부에 상기 중간 도전막(20)이 배치되므로, 상기 상부 도전막(30)이 갖는 결정들에 대해 앞서 상술한 제1 효과 및 제2 효과가 발생될 수 있다. 따라서, 상기 제5 예비 도전막(20-1) 상에 상기 이물이 유입되더라도, 상기 이물은 상기 제3 예비 도전막(30-1) 또는 상기 상부 도전층(30)에 의해 완전히 피복될 수 있다. 이에 대해 도 7a 및 도 7b를 참조하여 보다 상세히 설명하면 다음과 같다.
도 7a는 및 도 7b는 본 발명의 비교예 및 본 발명의 실시예에 따라 이물이 유입된 상태에서 형성된 데이터 라인의 단면들을 나타내는 사진들이다. 보다 상세하게는, 도 4a의 사진은 본 발명의 비교예와 관련된 것으로, 도 4a에서는 표 2의 제1 시료에 해당하는 구조를 갖는 데이터 라인의 단면이 보여진다. 또한, 도 4b의 사진은 본 발명의 실시예와 관련된 것으로, 도 4b에서는 표 2의 제2 시료에 해당하는 구조를 갖는 데이터 라인의 단면이 보여진다.
도 7a를 참조하면, 데이터 라인(DL`)은 하부 도전막(10`) 및 상부 도전막(30`)을 포함하고, 상기 하부 도전막(10`) 및 상기 상부 도전막(30`) 사이에 이물(PT)이 개재된다. 상기 상부 도전막(30`)에서 상기 이물(PT)을 커버하는 부분을 커버부(31`)로 정의하면, 상기상기 커버부(31`) 및 상기 상부 도전막(30`) 간에 크랙(CK)이 발생될 수 있다. 이 경우에, 상기 데이터 라인(DL`) 위에 다른 도전 패턴을 형성할 때 사용되는 식각 물질이 상기 크랙(CK)에 침투될 수 있고, 이에 따라 상기 이물(PT) 및 상기 커버부(31`)가 상기 데이터 라인(DL`)으로부터 박리되어 상기 데이터 라인(DL`) 및 상기 도전패턴 간의 단락이 발생될 수 있다.
도 7b를 참조하면, 데이터 라인(DL)은 하부 도전막(10), 중간 도전막(20) 및 상부 도전막(30)을 포함하고, 상기 중간 도전막(20) 및 상기 상부 도전막(30) 사이에 이물(PT)이 개재된다. 이 경우에는, 앞서 상술한 바와 같이, 상기 중간 도전막(20)에 의해 상기 상부 도전막(30)이 갖는 결정들에 대해 제1 효과 및 제2 효과, 즉, 상기 결정들의 결정 방향이 다양해질 뿐만 아니라, 상기 결정들의 평균 직경이 감소되는 효과가 발생되므로, 상기 상부 도전막(30)이 상기 이물(PT)을 피복하는 특성이 향상된다.
따라서, 상기 상부 도전막(30)의 커버부(31) 및 상기 상부 도전막(30)의 다른 부분 간의 연결이 끊어지지 않는다. 따라서, 상기 이물(PT)이 유입되더라도, 앞서 상술한 상기 데이터 라인(DL)에 결함이 발생되는 것이 방지될 수 있다.
다시 도 2를 참조하면, 상기 데이터 라인(DL), 상기 소오스 전극(SE), 및 상기 드레인 전극(DE)을 형성한 이후에, 제3 절연막(L3)을 형성하고, 상기 제3 절연막(L3) 위에 제2 절연막(L2)을 형성한다. 그 이후에, 상기 제2 및 제3 절연막들(L2, L3)에 상기 드레인 전극(DE)을 노출시키는 콘택홀(CH)을 형성하고, 상기 콘택홀(CH)을 통해 상기 드레인 전극(DE)과 접촉되는 화소 전극(PE)을 형성하여 제1 기판(200)의 제조가 완성된다.
그 이후에, 제2 기판(400)을 제조하고, 상기 제1 기판(200) 및 상기 제2 기판(400) 사이에 액정층(LC)이 개재되도록 상기 제1 및 제2 기판들(200, 400)을 결합하여 표시 장치(500)의 제조를 완성한다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
200: 제1 기판 400: 제2 기판
500: 표시 장치 PE: 화소 전극
TR: 박막 트랜지스터 DL: 데이터 라인
GL: 게이트 라인 SE: 소오스 전극
DE: 드레인 전극 AP: 액티브 패턴
10: 하부 도전층 20: 중간 도전층
30: 상부 도전층

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판 위에 배치되어 데이터 신호를 전송하고, 적어도 세 개의 도전층들이 적층된 다중 적층 구조를 갖는 데이터 라인; 및
    상기 데이터 라인으로부터 상기 데이터 신호를 제공받아 구동되는 화소를 포함하고,
    상기 데이터 라인은,
    상기 베이스 기판 위에 배치되는 하부 도전층;
    상기 하부 도전층 위에 배치되고, 구리 및 알루미늄을 포함하는 중간 도전층; 및
    상기 중간 도전층 위에 배치되고, 구리를 포함하는 상부 도전층을 포함하고,
    상기 중간 도전층에서 상기 알루미늄의 중량비가 증가할수록 상기 상부 도전층의 결정들의 평균 직경이 감소하는 표시 장치.
  2. 제 1 항에 있어서, 상기 중간 도전층은 마그네슘, 니켈 및 코발트 중 적어도 어느 하나를 더 포함하는 것을 특징으로 하는 표시 장치.
  3. 제 1 항에 있어서, 상기 중간 도전층에서 상기 구리 및 상기 알루미늄의 중량비는 95:5 내지 85:15인 것을 특징으로 하는 표시 장치.
  4. 삭제
  5. 제 1 항에 있어서, 상기 평균 직경은 250나노미터 내지 350나노미터인 것을 특징으로 하는 표시 장치.
  6. 제 1 항에 있어서, 상기 하부 도전층은 상기 중간 도전층 또는 상기 상부 도전층보다 규소를 포함하는 물질과 접착력이 큰 것을 특징으로 하는 표시 장치.
  7. 제 6 항에 있어서, 상기 하부 도전층은 타이타늄, 탄탈륨, 및 몰리브데늄 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 표시 장치.
  8. 제 1 항에 있어서, 상기 중간 도전층의 두께는 10나노미터 내지 50나노미터인 것을 특징으로 하는 표시 장치.
  9. 제 8 항에 있어서, 상기 데이터 라인의 면저항은 45mΩ/cm2 내지 55mΩ/cm2 인 것을 특징으로 하는 표시 장치.
  10. 제 1 항에 있어서,
    상기 데이터 라인과 절연되어 상기 베이스 기판 위에 배치되고, 게이트 신호를 전송하는 게이트 라인; 및
    상기 게이트 라인, 상기 데이터 라인 및 상기 화소와 전기적으로 연결되고, 상기 게이트 라인으로부터 제공되는 상기 게이트 신호를 이용하여 상기 화소 측으로 제공되는 상기 데이터 신호를 스위칭하는 박막 트랜지스터를 더 포함하고,
    상기 박막 트랜지스터들이 갖는 전극들 각각과 상기 게이트 라인은 상기 다중 적층 구조를 갖는 것을 특징으로 하는 표시 장치.
  11. 제 10 항에 있어서,
    상기 베이스 기판과 대향하는 대향 기판;
    상기 베이스 기판 또는 상기 대향 기판 위에 배치되는 공통전극; 및
    상기 베이스 기판 및 상기 대향 기판 사이에 개재되는 액정층을 더 포함하고,
    상기 화소는, 상기 베이스 기판 상에 배치되고 상기 공통전극과 전계를 형성하는 화소 전극을 포함하는 것을 특징으로 하는 표시 장치.
  12. 제 10 항에 있어서, 상기 화소는,
    상기 박막 트랜지스터와 전기적으로 연결되는 제1 전극;
    상기 제1 전극 위에 배치되는 유기발광층; 및
    상기 유기발광층 위에 배치되는 제2 전극을 더 포함하는 것을 특징으로 하는 표시 장치.
  13. 베이스 기판 위에 데이터 라인을 형성하는 단계; 및
    상기 데이터 라인과 전기적으로 연결되는 화소를 형성하는 단계를 포함하고,
    상기 데이터 라인을 형성하는 단계는,
    상기 베이스 기판 위에 하부 도전층을 형성하는 단계;
    상기 하부 도전층 위에 구리 및 알루미늄을 포함하는 중간 도전층을 형성하는 단계; 및
    상기 중간 도전층 위에 구리를 포함하는 상부 도전층을 형성하는 단계를 포함하고,
    상기 중간 도전층 위에 상기 상부 도전층이 형성될 때, 상기 중간 도전층에 의해 상기 상부 도전층의 결정들의 평균 직경이 감소되는 표시 장치의 제조 방법.
  14. 제 13 항에 있어서, 상기 중간 도전층에서 상기 구리 및 상기 알루미늄의 중량비는 95:5 내지 85:15인 것을 특징으로 하는 표시 장치의 제조 방법.
  15. 제 14 항에 있어서, 상기 중간 도전층은 마그네슘, 니켈 및 코발트 중 적어도 어느 하나가 더 포함되어 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  16. 삭제
  17. 제 13 항에 있어서, 상기 중간 도전층 위에 상기 상부 도전층이 형성될 때, 상기 중간 도전층에 의해 상기 상부 도전층에서 (111) 방향과 상이한 방향으로 성장된 결정들의 개수가 증가하는 것을 특징으로 하는 표시 장치의 제조 방법.
  18. 제 13 항에 있어서, 상기 하부 도전층은 타이타늄, 탄탈륨, 및 몰리브데늄 중 적어도 어느 하나를 포함하도록 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  19. 제 13 항에 있어서, 상기 중간 도전층은 10나노미터 내지 50나노미터의 두께로 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
  20. 제 13 항에 있어서,
    상기 베이스 기판 위에 상기 데이터 라인과 절연되는 게이트 라인을 형성하는 단계; 및
    상기 게이트 라인, 상기 데이터 라인 및 상기 화소와 전기적으로 연결되는 박막 트랜지스터를 형성하는 단계를 더 포함하고,
    상기 데이터 라인은 상기 하부 도전층, 상기 중간 도전층 및 상기 상부 도전층이 순차적으로 적층된 다중 적층 구조로 형성되고, 상기 박막 트랜지스터가 갖는 전극들 각각과 상기 게이트 라인은 상기 다중 적층 구조로 형성되는 것을 특징으로 하는 표시 장치의 제조 방법.
KR1020130055843A 2013-05-16 2013-05-16 표시 장치 및 이의 제조 방법 KR102094841B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130055843A KR102094841B1 (ko) 2013-05-16 2013-05-16 표시 장치 및 이의 제조 방법
US14/041,969 US9093410B2 (en) 2013-05-16 2013-09-30 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130055843A KR102094841B1 (ko) 2013-05-16 2013-05-16 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140135491A KR20140135491A (ko) 2014-11-26
KR102094841B1 true KR102094841B1 (ko) 2020-03-31

Family

ID=51896085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130055843A KR102094841B1 (ko) 2013-05-16 2013-05-16 표시 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US9093410B2 (ko)
KR (1) KR102094841B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102181238B1 (ko) * 2014-02-12 2020-11-23 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN104409462B (zh) * 2014-12-18 2017-07-04 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104536226B (zh) 2014-12-29 2018-03-30 上海天马微电子有限公司 一种显示面板及显示装置
KR102409454B1 (ko) * 2015-02-02 2022-06-15 삼성디스플레이 주식회사 표시 패널
US10600363B2 (en) 2016-02-04 2020-03-24 Shanghai Tianma AM-OLED Co., Ltd. Method for driving an array substrate having a plurality of light emitting components
KR102606279B1 (ko) * 2016-04-04 2023-11-27 삼성디스플레이 주식회사 디스플레이 장치
US10347667B2 (en) * 2017-07-26 2019-07-09 International Business Machines Corporation Thin-film negative differential resistance and neuronal circuit
KR20200093100A (ko) * 2019-01-25 2020-08-05 삼성디스플레이 주식회사 표시 장치용 도전선, 이를 포함하는 표시 장치, 및 이를 포함하는 표시 장치의 제조 방법
KR20220016373A (ko) * 2020-07-30 2022-02-09 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
KR20220068299A (ko) 2020-11-18 2022-05-26 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100883769B1 (ko) 2002-11-08 2009-02-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
KR100960687B1 (ko) 2003-06-24 2010-06-01 엘지디스플레이 주식회사 구리(또는 구리합금층)를 포함하는 이중금속층을 일괄식각하기위한 식각액
KR100905662B1 (ko) 2003-06-26 2009-06-30 엘지디스플레이 주식회사 액정표시장치 제조 방법 및 배선 구조
KR101122228B1 (ko) 2004-10-26 2012-03-19 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2008010440A (ja) 2006-06-27 2008-01-17 Mitsubishi Electric Corp アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法
JP5234483B2 (ja) 2007-06-12 2013-07-10 三菱マテリアル株式会社 密着性に優れた配線下地膜およびこの配線下地膜を形成するためのスパッタリングターゲット
KR101058461B1 (ko) * 2007-10-17 2011-08-24 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
KR101175085B1 (ko) 2009-08-26 2012-08-21 가부시키가이샤 알박 반도체 장치, 반도체 장치를 갖는 액정 표시 장치, 반도체 장치의 제조 방법
KR101175970B1 (ko) 2009-08-28 2012-08-22 가부시키가이샤 알박 배선층, 반도체 장치, 액정 표시 장치
US8373832B2 (en) 2009-10-27 2013-02-12 Ulvac, Inc. Wiring layer, semiconductor device, and liquid crystal display device using semiconductor device
KR20110090408A (ko) 2010-02-03 2011-08-10 삼성전자주식회사 박막 형성 방법, 표시판용 금속 배선 및 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP5491947B2 (ja) 2010-04-28 2014-05-14 株式会社神戸製鋼所 表示装置用Ａｌ合金膜
KR101415684B1 (ko) * 2011-07-07 2014-08-07 엘지디스플레이 주식회사 유기전계 발광소자용 기판 및 그 제조 방법
KR101934977B1 (ko) * 2011-08-02 2019-03-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법

Also Published As

Publication number Publication date
US9093410B2 (en) 2015-07-28
US20140342478A1 (en) 2014-11-20
KR20140135491A (ko) 2014-11-26

Similar Documents

Publication Publication Date Title
KR102094841B1 (ko) 표시 장치 및 이의 제조 방법
US11991918B2 (en) Flexible display device
CN107403806B (zh) 显示装置
JP3913756B2 (ja) 半導体装置およびそれを用いる表示装置
KR101218090B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
US9620577B2 (en) Organic light emitting display device and method of manufacturing the same
US10879339B2 (en) Display panel having pad disposed on bottom surface of substrate and manufacturing method thereof
CN108682682B (zh) 有机发光显示装置及其制造方法
TWI519879B (zh) 顯示面板及包含該顯示面板的顯示裝置
US20160020230A1 (en) Film transistor array panel and manufacturing method thereof
US20150206982A1 (en) Thin film transistor for a display device, display device and method of manufacturing a display device
KR101697588B1 (ko) 액정표시장치 및 그 제조방법
JP6121149B2 (ja) 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
KR20160137129A (ko) 박막트랜지스터, 그를 포함하는 표시 장치 및 그 박막트랜지스터의 제조 방법
KR102583815B1 (ko) 플렉서블 표시장치 및 이의 제조 방법
KR101298611B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101375853B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102025103B1 (ko) 표시 장치 및 이의 제조 방법
KR20120075110A (ko) 산화물 박막 트랜지스터의 제조방법
TWI331804B (en) Thin film transistor substrate and manufacturing method thereof and display panel incorporating the same
KR20170122360A (ko) 유기 발광 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant