CN113345924A - 显示面板及其制作方法和显示装置 - Google Patents

显示面板及其制作方法和显示装置 Download PDF

Info

Publication number
CN113345924A
CN113345924A CN202110620847.XA CN202110620847A CN113345924A CN 113345924 A CN113345924 A CN 113345924A CN 202110620847 A CN202110620847 A CN 202110620847A CN 113345924 A CN113345924 A CN 113345924A
Authority
CN
China
Prior art keywords
layer
active layer
substrate
electrode
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110620847.XA
Other languages
English (en)
Other versions
CN113345924B (zh
Inventor
周天民
史鲁斌
杨维
王利忠
宁策
黄杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110620847.XA priority Critical patent/CN113345924B/zh
Publication of CN113345924A publication Critical patent/CN113345924A/zh
Application granted granted Critical
Publication of CN113345924B publication Critical patent/CN113345924B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明实施例公开了一种显示面板及其制作方法和显示装置，涉及显示技术领域，为了在简化显示面板制造工艺的同时，保证氧化物薄膜晶体管的性能。该显示面板，包括基底；位于基底一侧的像素电路结构层，像素电路结构层包括第一晶体管和第二晶体管，第二晶体管包括第二有源层和与第二有源层电连接的至少一个刻蚀阻挡结构；第二有源层的材料包含氧化物，且第二有源层与第一有源层不同层设置。本发明提供的显示面板，通过在第二有源层的两端设置刻蚀阻挡结构，从而阻挡氟化氢对氧化物薄膜晶体管的有源层的刻蚀损伤，因此可以保证金属氧化物薄膜晶体管的特性。

Description

显示面板及其制作方法和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种OLED显示装置中的显示面板及其制作方法和显示装置。
背景技术
随着显示技术的不断发展，人们对显示产品的分辨率、功耗和画质的要求越来越高。为了满足这些要求，目前经常采用低温多晶氧化物(英文：Low TemperaturePolycrystalline Oxide，简称：LTPO)技术，来制作显示产品的驱动背板中的像素驱动电路，这种LTPO技术即：同时利用低温多晶硅薄膜晶体管(Low Temperature Poly-siliconTFT，简称LTPS TFT)和金属氧化物薄膜晶体管(Oxide TFT)作为像素驱动电路中的功能管，由于低温多晶硅薄膜晶体管迁移率高，可以加快对像素电容的充电速度，金属氧化物薄膜晶体管具有更低的泄漏电流，将这两种晶体管的优势相结合，有助于高分辨率、低功耗、高画质的显示产品的开发。
但是在制作低温多晶硅薄膜晶体管时，需要对其有源层进行氟化氢(HF)清洗，以使有源层与源漏极形成良好的欧姆接触。然而，此时会对金属氧化物薄膜晶体管的有源层产生影响，严重的话甚至会把金属氧化物薄膜晶体管的有源层完全刻掉，从而影响金属氧化物薄膜晶体管的性能。
发明内容
本发明的目的在于提供一种显示面板及其制作方法和显示装置，用于解决解决现有技术中采用LTPO技术制作像素电路结构层，通过一道工艺来形成低温多晶硅薄膜晶体管和金属氧化物薄膜晶体管的过孔时，在对低温多晶硅薄膜晶体管的有源层进行氟化氢清洗时，会对金属氧化物薄膜晶体管的有源层产生刻蚀损伤，而影响金属氧化物薄膜晶体管的特性的问题。
为了实现上述目的，本发明提供如下技术方案：
一方面，本发明的一些实施例提供了一种显示面板，包括：基底；位于所述基底一侧的像素电路结构层，所述像素电路结构层包括：第一晶体管，包括第一有源层，所述第一有源层的材料包含硅；第二晶体管，包括第二有源层、与所述第二有源层电连接的至少一个刻蚀阻挡结构；所述第二有源层的材料包含氧化物，且所述第二有源层与所述第一有源层不同层设置。
在一些实施例中，所述刻蚀阻挡结构包括靠近所述第二有源层的第一部分和远离所述第二有源层的第二部分，所述第二有源层与每个所述第一部分的远离所述基底的表面电连接。
在一些实施例中，所述像素电路结构层还包括：至少一层第一绝缘层，位于所述第二有源层及所述刻蚀阻挡结构远离所述基底的一侧；第一过孔，所述第一过孔贯穿所述第一绝缘层，暴露出所述第二部分；第一源极和第一漏极，位于所述第一绝缘层远离所述基底的一侧，所述第一源极通过一个所述第一过孔连接至一个所述第二部分，所述第一漏极通过另一个所述第一过孔连接至另一个所述第二部分。
在一些实施例中，所述像素电路结构层还包括：至少一层第二绝缘层，位于所述第一有源层与所述第二有源层之间；第二过孔，所述第二过孔贯穿所述第一绝缘层和所述第二绝缘层，以使所述第二过孔暴露出所述第一有源层的源极区和所述第一有源层的漏极区；第二源极和第二漏极，位于所述第一绝缘层远离所述基底的一侧，所述第一源极通过一个所述第二过孔连接至所述第一有源层的源极区，所述第一漏极通过另一个所述第二过孔连接至所述第一有源层的漏极区。
在一些实施例中，所述显示面板包括显示区和位于所述显示区一侧的弯折区；所述像素电路结构层还包括：弯折槽，贯穿所述第一绝缘层和所述第二绝缘层。
在一些实施例中，所述像素电路结构层还包括：至少一层第三绝缘层，位于所述第一源极、所述第一漏极、所述第二源极和所述第二漏极远离所述基底的一侧；多个第三过孔，所述第三过孔贯穿所述第三绝缘层，以使所述第三过孔分别暴露出所述第一源极、所述第一漏极、所述第二源极和所述第二漏极。连接电极，位于所述第三绝缘层远离所述基底的一侧，所述连接电极分别通过所述第三过孔连接至所述第一源极、所述第一漏极、所述第二源极和所述第二漏极。
在一些实施例中，所述第二晶体管还包括：位于所述第二有源层靠近所述基底一侧的第一栅极；和/或，位于所述第二有源层远离所述基底一侧的第二栅极。
在一些实施例中，所述第一晶体管还包括：位于所述第一有源层远离所述基底一侧的第三栅极；位于所述第三栅极远离所述第一有源层一侧的导电层；其中，所述第三栅极与所述第一栅极同层设置，所述导电层与所述刻蚀阻挡结构同层设置，所述导电层与所述第三栅极构成第一电容。
在一些实施例中，所述像素电路结构层还包括：第二电容，所述第二电容包括与所述导电层同层设置的第一电容电极、以及与所述第二栅极同层设置的第二电容电极。
在一些实施例中，所述第二电容还包括位于所述第二电容电极远离所述基底一侧的第三电容电极，所述第三电容电极与所述第一晶体管的第一源极和第一漏极同层设置。
在一些实施例中，所述第一晶体管还包括：位于所述第一有源层远离所述基底一侧的第三栅极；位于所述第三栅极远离所述第一有源层一侧的导电层；其中，所述导电层与所述第一栅极同层设置，所述导电层与所述第三栅极构成第一电容。
在一些实施例中，所述像素电路结构层还包括：第二电容，所述第二电容包括与所述第三栅极同层设置的第一电容电极、以及与所述导电层同层设置的第二电容电极。
在一些实施例中，所述第二电容还包括：位于所述第一电容电极靠近所述基底一侧的第三电容电极，所述第三电容电极与遮光金属层同层设置。
在一些实施例中，所述像素电路结构层还包括：遮光金属层，位于所述第一有源层与所述基底之间；其中，所述第一有源层在所述基底上的正投影位于所述遮光金属层在所述基底上的正投影之内。
再一方面，提供一种显示装置，包括上述的显示面板。
另一方面，提供一种显示面板的制备方法，包括，提供基底；在所述基底的一侧形成像素电路结构层；所述像素电路结构层包括第一晶体管和第二晶体管；所述第一晶体管包括第一有源层，所述第一有源层的材料包含硅；所述第二晶体管包括第二有源层、与所述第二有源层电连接的至少一个刻蚀阻挡结构；所述第二有源层的材料包含金属氧化物，且所述第二有源层与所述第一有源层不同层设置。
在一些实施例中，所述刻蚀阻挡结构包括靠近所述第二有源层的第一部分和远离所述第二有源层的第二部分，所述第二有源层与每个所述第一部分的远离所述基底的表面搭电连接；所述像素电路结构层还包括：至少一层第一绝缘层，位于所述第二有源层及所述刻蚀阻挡结构远离所述基底的一侧；至少一层第二绝缘层，位于所述第一有源层与所述第二有源层之间；所述制作方法还包括：通过一次构图工艺同时形成第一过孔和第二过孔；其中，所述第一过孔贯穿所述第一绝缘层，暴露出所述第二部分；所述第二过孔贯穿所述第一绝缘层和所述第二绝缘层，以使所述第二过孔分别暴露出所述第一有源层的源极区和漏极区。
本发明提供的显示面板及其制作方法和显示装置具有如下有益效果：
本发明提供的显示面板，由于第二晶体管，包括至少一个刻蚀阻挡结构，在对第一晶体管的有源层进行氟化氢清洗时，由于设置有刻蚀阻挡结构，可阻挡氟化氢对第二晶体管的有源层的刻蚀损伤，从而可以通过一次构图同时形成两个第一过孔和两个第二过孔，即保证了第二晶体管的特性，又简化了显示面板的制造工艺。
本公开提供的显示面板的制作方法和显示装置所能实现的有益效果，与上述技术方案提供的显示面板所能达到的有益效果相同，在此不做赘述。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程等的限制。
图1为根据本发明一些实施例中的一种显示面板的结构图；
图2为根据本发明一些实施例中的另一种显示面板的结构图；
图3为根据本发明一些实施例中的又一种显示面板的结构图；
图4为根据本发明一些实施例中的又一种显示面板的结构图；
图5为根据本发明一些实施例中的又一种显示面板的结构图；
图6为根据本发明一些实施例中的一种制作方法的流程图；
图7为根据本发明一些实施例中的一种通过一道工艺同时形成第一过孔和第二过孔的结构示意图；
图8为根据本发明一些实施例中的一种显示装置的结构图。
具体实施方式
下面将结合附图，对本发明一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本发明的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
参见图1，本发明的一些实施例提供了一种显示面板10，显示面板10可以是有机电致发光显示面板(Organic Light-Emitting Diode，简称OLED)或量子点电致发光显示面板(Quantum Dot Light Emitting Diodes，简称QLED)等。
该显示面板10包括：基底01；位于基底01一侧的像素电路结构层002，像素电路结构层002包括：第一晶体管100和第二晶体管200。
第一晶体管100包括第一有源层101，第一有源层101的材料包含硅，例如该第一晶体管可以为低温多晶硅薄膜晶体管。
第二晶体管200包括第二有源层202和与所述第二有源层202电连接的至少一个刻蚀阻挡结构203。第二有源层202的材料包含氧化物，且第二有源层202与第一有源层101不同层设置。其中，第二晶体管可以为金属氧化物薄膜晶体管。
上述基底01的结构包括多种，可以根据实际情况选择设置。例如，基底01可以形成为单层、双层或多层。
上述基底01的类型包括多种，具体可以根据实际需要选择设置。
例如，基底01可以为刚性衬底基板。该刚性衬底基板例如可以为玻璃衬底基板或PMMA(Polymethyl methacrylate，聚甲基丙烯酸甲酯)衬底基板。
又如，基底01可以为柔性衬底基板。该柔性衬底基板可以形成为单层、双层或多层。
示例性的，如图2所示，该柔性衬底基板包括依次重叠设置的PI(Polyimide，聚酰亚胺)层011、无机阻隔层012、和PI(Polyimide，聚酰亚胺)层013。在此情况下，上述显示面板10为柔性显示面板。
其中PI层011的厚度可以是5um～10um。PI层013可以与PI层011的厚度相同，或者PI层013也可以与PI层011的厚度不同，在此不做限制。
其中，无机阻隔层012的材料可以为SiO2、SiNx中的一种，厚度可以为500nm～1000nm。
其中，第二有源层202的材料所包含的氧化物可以为IGZO(Indium Gallium ZincOxide，铟镓锌氧化物)或其他金属氧化物半导体材料。例如，金属氧化物可以包括ZnO、SnO2、In2O3、Zn2SnO4、Ga2O3和HfO2中至少之一。而且，第二有源层202可以利用透明氧化物半导体形成。例如，透明氧化物半导体可以包括氧化锌、氧化锡、氧化镓铟锌、氧化铟锌和/或氧化铟锡，但不限于此。第二有源层202可以通过利用作为物理沉积的溅射方法形成。第二有源层202可以通过根据与TFT相对应的电阻值而控制氧的量来形成。
其中，该刻蚀阻挡结构203的材料可以利用从Au、Ag、Cu、Ni、Pt、Pd、Al、Mo、W和Ti所组成的组中选择的金属形成，或者可以利用诸如Al-Nd合金和Mo-W合金等的金属合金形成，但不限于此。
可以理解的是，第二有源层202与第一有源层101不同层设置，可以是先制作低温多晶硅薄膜晶体管的有源层，并在低温多晶硅薄膜晶体管的有源层上覆盖至少一层第二绝缘层03，然后再制作金属氧化物薄膜晶体管的有源层，基于此，可避免，在相关技术中，在制作低温多晶硅薄膜晶体管时，用到的气体中硅烷含量较高，从而使得在制作显示基板中的像素驱动电路时，会引入大量的氢，而在像素驱动电路的制作过程中，会经历退火和化学气相沉积等高温工艺，在经历这些高温工艺的过程中，氢会发生扩散，进而容易扩散至金属氧化物薄膜晶体管中的有源层，导致驱动背板的可靠性降低，甚至导致生产出的驱动背板直接失效的问题。
如图1所示，本发明提供的刻蚀阻挡结构203可以为两个，两个刻蚀阻挡结构203间隔设置，即，两个刻蚀阻挡结构203之间有间隙，该第二有源层202沉积在两个刻蚀阻挡结构203之间并与两个刻蚀阻挡结构203连接。
本发明一些实施例提供的显示面板10，由于金属氧化物薄膜晶体管设置有刻蚀阻挡结构203，在制作低温多晶硅薄膜晶体管的过程中，对其有源层进行HF清洗时，刻蚀阻挡结构203可以阻挡HF对金属氧化物薄膜晶体的有源层的刻蚀损伤，因此可以保证金属氧化物薄膜晶体管的特性。
在一些实施例中，如图2所示，刻蚀阻挡结构203包括靠近第二有源层202的第一部分2031和远离第二有源层202的第二部分2032，第二有源层202与第一部分2031的远离基底01的表面电连接。
这些实施例中，由于刻蚀阻挡结构203分为靠近第二有源层202的第一部分2031和远离第二有源层202的第二部分2032，第二有源层202的两端与每个第一部分2031的远离基底01的表面搭接，因此可以在保证金属氧化物薄膜晶体管的性能的同时，使得第二有源层202与刻蚀阻挡结构203更好地接触。
在一些实施例中，如图1和图2所示，驱动电路结构002还包括：至少一层第一绝缘层02、第一源极204和第一漏极205。
所述第一绝缘层02位于第二有源层202及刻蚀阻挡结构203远离基底01的一侧。
所述第一绝缘层02上至少具有两个第一过孔207，第一过孔207贯穿第一绝缘层02，暴露出一个第二部分2032。
第一源极204和第一漏极205均位于第一绝缘层02远离基底01的一侧，第一源极204通过一个第一过孔207连接至一个第二部分2032，第一漏极205通过另一个第一过孔207连接至另一个第二部分2032。
上述第一绝缘层02的结构包括多种，可以根据实际情况选择设置。而且第一绝缘层02的层数可以为一层，也可以为多层。
例如，如图2所示，第一绝缘层02的结构可以包括完全覆盖第二有源层202和刻蚀阻挡结构203的第一栅极绝缘层021，和第一层间介质层022。第一栅极绝缘层021和第一层间介质层022在第一有源层202和刻蚀阻挡结构203远离基底01的一侧层叠设置。
其中，第一栅极绝缘层021的材料可以为二氧化硅(SiO2)，厚度可以为100nm～200nm。第一层间介质层022的材料可以为氧化硅、氮化硅、氮氧化硅等绝缘材料中的一种，或者可以利用绝缘有机材料形成。
第一源极204和第一漏极205可以利用导电材料，例如，包括铬(Cr)、铂(Pt)、钌(Ru)、金(Au)、银(Ag)、钼(Mo)、铝(Al)、钨(W)、铜(Cu)和/或钕(Nd)的金属，或包括铟锡氧化物(ITO)、镓铟锌氧化物(GIZO)、镓锌氧化物(GZO)、铟锌氧化物(IZO)或铝锌氧化物(AZO)的导电氧化物形成。
在上述一些实施例中，第一过孔207，分别贯穿第一绝缘层02，分别暴露出一个刻蚀阻挡结构203的第二部分2032。第一源极204通过一个第一过孔207连接至一个刻蚀阻挡结构203的第二部分2032，第一漏极205通过另一个第一过孔207连接至另一个刻蚀阻挡结构203的第二部分2032，也即，第一源极204和第一漏极205分别经由其中一个第一过孔207和其中一个刻蚀阻挡结构203与第二有源层202接触。
由于第一过孔207贯穿第一绝缘层02，暴露出刻蚀阻挡结构203远离第二有源层202的第二部分2032，第二部分2032与第二有源层202不直接接触，可以避免相关技术中，通过一道工艺来形成低温多晶硅薄膜晶体管和金属氧化物薄膜晶体管的过孔时，在对低温多晶硅薄膜晶体管的有源层进行HF清洗时，HF会对金属氧化物薄膜晶体管的有源层产生刻蚀损伤，而影响金属氧化物薄膜晶体管的特性的问题，由此在简化显示面板的制作工艺的同时，保证了氧化物薄膜晶体管的性能。
在一些实施例中，如图1～图5所示，像素电路结构层002还包括：至少一层第二绝缘层03、第二源极104和第二漏极105。
所述第二绝缘层03位于第一有源层101与第二有源层202之间。所述至少一层第二绝缘层03和所述至少一层第一绝缘层02上至少具有两个第二过孔107，每个第二过孔107贯穿所有第一绝缘层02和所有第二绝缘层03，以使两个第二过孔107分别暴露出第一有源层101的源极区和第一有源层101的漏极区。
第二源极104和第二漏极105均位于第一绝缘层02远离基底01的一侧，第二源极104通过一个第二过孔107连接至第一有源层101的源极区，第二漏极105通过另一个第二过孔107连接至第一有源层101的漏极区。
上述第二绝缘层03的结构包括多种，可以根据实际情况选择设置。而且第二绝缘层03的层数可以为一层，也可以为多层。
例如，如图1～图4所示，所述第二绝缘层03的结构可以包括完全覆盖第一有源层101的第二栅极绝缘层031、第二层间介质层032和第二缓冲层033，第二栅极绝缘层031、第二层间介质层032和第二缓冲层033在第一有源层101远离基底01的一侧层叠设置。
其中，第二栅极绝缘层031与上述第一栅极绝缘层021的材料和厚度可以相同也可以不同。示例性的，第二栅极绝缘层031与第一栅极绝缘层021的材料和厚度均相同。
第二层间介质层032与上述第一层间介质层022材料和厚度可以相同也可以不同。示例性的，第二层间介质层17与上述第一层间介质层20材料和厚度均相同。
第二缓冲层033的材料可以为二氧化硅(SiO2)、氮化硅(SiNx)中的任意一种，厚度可以为100nm～300nm。
又例如，如图5所示，第二绝缘层03的结构可以包括完全覆盖第一有源层101的第二栅极绝缘层031、第三栅极绝缘层034、第二层间介质层032和第二缓冲层033；第二栅极绝缘层031、第三栅极绝缘层034、第二层间介质层032和第二缓冲层033在第一有源层101远离基底01的一侧层叠设置。
其中，第三栅极绝缘层034与第二栅极绝缘层031的材料和厚度可以相同也可以不同。示例性的，第三栅极绝缘层034与第二栅极绝缘层031的材料和厚度均相同。
在本公开一些实施例中的显示面板中，第二过孔107分别贯穿第一绝缘层02和第二绝缘层03，以使第二过孔107分别暴露出第一有源层101的源极区和第一有源层101的漏极区。第二源极104和第二漏极105均位于第一绝缘层02远离基底01的一侧，第二源极104通过一个第二过孔107连接至第一有源层101的源极区，第二漏极105通过另一个第二过孔107连接至第一有源层101的漏极区。也即，第二源极104通过一个第二过孔107与第一有源层101接触，第二漏极105通过另一个第二过孔107与第一有源层101接触。
在一些实施例中，如图1～图5所示，显示面板10包括显示区AA和位于显示区一侧的弯折区S；像素电路结构层002还包括：弯折槽400，贯穿第一绝缘层02和第二绝缘层03。
其中，弯折槽400可以包括过孔区域401和过孔区域402，过孔区域401贯穿第一绝缘层02，过孔区域402贯穿所有第二绝缘层03。过孔区域401和过孔区域402形成连通的过孔。弯折槽的设置使得显示面板中位于该弯折槽两侧的区域容易彼此弯折，且弯折时不容易发生断裂。
在一些实施例中，如图3所示，显示面板10还包括：至少一层第三绝缘层04和四个连接电极09。
所述至少一层第三绝缘层04位于第一源极204、第一漏极205、第二源极104和第二漏极105整体远离基底01的一侧。所述至少一层第三绝缘层04上至少具有四个第三过孔08，每个第三过孔08贯穿所有第三绝缘层04，以使第三过孔08分别暴露出第一源极204、第一漏极205、第二源极104和第二漏极106。
连接电极09均位于所有第三绝缘层04远离基底01的一侧，连接电极09分别通过第三过孔08连接至第一源极204、第一漏极205、第二源极104和第二漏极106。
上述第三绝缘层04的结构包括多种，可以根据实际情况选择设置。
例如，第三绝缘层04的结构可以包括完全覆盖第一源极204、第一漏极205、第二源极104和第二漏极106的钝化层(未在图中显示)，和第一平坦层041。钝化层和第一平坦层041在第一源极204、第一漏极205、第二源极104和第二漏极106远离基底01的一侧层叠设置。其中钝化层的材料可以是二氧化硅(SiO2)、氮化硅(SiNx)中的任意一种，厚度可以为100nm～300nm；第一平坦层041的材料可以选择聚酰亚胺，厚度可以为1um～2um。
又如，第三绝缘层04的结构可以只包括完全覆盖第一源极204、第一漏极205、第二源极104和第二漏极106的第一平坦层041，第一平坦层041设置在第一源极204、第一漏极205、第二源极104和第二漏极106远离基底01的一侧。
第一平坦化层041用于保护在其下面或下方的第一晶体管100和第二晶体管200。第一平坦化层041可以通过利用各种方法形成，并且可以利用包括苯并环丁烯(BCB)或丙烯酸的有机材料或者包括氮化硅(SiNx)的无机材料形成。例如：第一平坦层的材料可以选择聚酰亚胺，厚度1um～2um。
在一些实施例中，如图1～图5所示，第二晶体管200还包括：位于第二有源层202靠近基底01一侧的第一栅极201；和/或，位于第二有源层202远离基底01一侧的第二栅极206。
示例性的，如图1所示，第二晶体管200，只包括设置在第二有源层202靠近基底01一侧的第一栅极201。
或者，第二晶体管200，只包括设置在第二有源层202远离基底01一侧的第二栅极206；
又或者，如图2～图5所示，第二晶体管200，同时包括设置在第二有源层202靠近基底01一侧的第一栅极201和设置在第二有源层202远离基底01一侧的第二栅极206。
第一栅极201和第二栅极206可以利用例如从金(Au)、银(Ag)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、铝(Al)、钼(Mo)、钨(W)和钛(Ti)所组成的组中选择的金属形成，或者可以利用诸如铝钕合金(Al-Nd合金)和钼钨合金(Mo-W合金)等的金属合金形成，但不限于此。
其中当第二晶体管200，同时包括第一栅极201和第二栅极206时，即第一栅极201为底栅，第二栅极206为顶栅。
本发明一些实施例提供的显示面板10，由于同时设置有第一栅极201和第二栅极206，因此在向第一栅极201和第二栅极206施加电压时，第二有源层202的上下表面处形成两电流沟道，且会降低第二晶体管200的临界电压，由此，第二晶体管200具有更高的电流导通能力。
在一些实施例中，如图1～图5所示，第一晶体管100还包括：位于第一有源层101远离基底01一侧的第三栅极102和位于第三栅极102远离第一有源层101一侧的导电层103，导电层103与第三栅极102构成第一电容。
第三栅极102和导电层103可以利用例如从金(Au)、银(Ag)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、铝(Al)、钼(Mo)、钨(W)和钛(Ti)所组成的组中选择的金属形成，或者可以利用诸如铝钕合金(Al-Nd合金)和钼钨合金(Mo-W合金)等的金属合金形成，但不限于此。
其中，如图1～图4所示，第三栅极102可以与第一栅极201同层设置，当第三栅极102与第一栅极201同层设置时，导电层103可以与刻蚀阻挡结构203同层设置。
“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩模板通过一次构图工艺形成的层结构。
第三栅极102与第一栅极201同层设置，也即第三栅极102与第一栅极201可以通过一次构图工艺形成。导电层103与刻蚀阻挡结构203同层设置，也即，导电层103与刻蚀阻挡结构203可以通过一次构图工艺形成，由此简化了显示面板的制造工艺。
又如，如图5所示，导电层103与第一栅极201同层设置，即导电层103与第一栅极201通过一次构图工艺形成，由此简化了显示面板的制造工艺。示例性的，如图4和图5所示，像素电路结构层002还包括：第二电容300。
在一些实施例中，如图5所示，第二电容300包括第一电容电极301和第二电容电极302。
其中，第一电容电极301可以与第三栅极102同层设置，第二电容电极302与导电层103同层设置。
第一电容电极301与第三栅极102同层设置，也即第一电容电极301与第三栅极102通过一次构图工艺形成，从而简化显示面板的制造工艺。第二电容电极302与导电层103同层设置，也即，第二电容302与导电层103通过一次构图工艺形成，从而简化显示面板的制造工艺。在另一些实施例中，如图4所示，第一电容电极301可以与导电层103同层设置，第二电容电极302可以与第二栅极206同层设置。
第一电容电极301可以与导电层103同层设置，也即第一电容电极301可以与导电层103通过一次构图工艺形成，从而简化显示面板的制造工艺。第二电容电极302可以与第二栅极206同层设置，也即第二电容电极302与第二栅极206通过一次构图工艺形成，从而简化显示面板的制造工艺。
在第一电容电极301与第三栅极102同层设置，第二电容电极302与导电层103同层设置的情况下，电容300还可以包括第三电容电极303。第三电容电极303位于第一电容电极301靠近基底01的一侧。
在第一电容电极301与导电层103同层设置，第二电容电极302与第二栅极206同层设置的情况下，电容300还可以包括第三电容电极303。第三电容电极303位于第二电容电极302远离基底01的一侧，且第三电容电极303可以与第一源极204和第一漏极205同层设置。
第三电容电极303与第一源极204和第一漏极205同层设置，也即第三电容电极303与第一源极204和第一漏极205通过一次构图工艺形成，从而简化显示面板的制造工艺。
示例性的，第一电容和第二电容300分别为存储电容的一部分，以整体构成存储电容。
在一些实施例中，如图4和图5所示，像素电路结构层002还包括：遮光金属层110，位于第一有源层102与基底01之间；其中，第一有源层102在基底01上的正投影位于遮光金属层110在基底01上的正投影之内。
在第二电容300包括与第三栅极102同层设置的第一电容电极301、与导电层103同层设置的第二电容电极302和第三电容电极303时，第三电容电极303可以与遮光金属层110同层设置。
第三电容电极303可以与遮光金属层110同层设置，也即第三电容电极303与遮光金属层110通过一次构图工艺形成，从而简化显示面板的制造工艺。
示例性的，显示面板10还可以包括无机阻隔层014。无机阻挡层014设置在遮光金属层110远离基底01的一侧。无机阻隔层014的材料和厚度可以与无机阻隔层012的材料和厚度相同，或者无机阻隔层014的材料和厚度也可以与无机阻隔层012的材料和厚度不同，在此不做限制。
遮光金属层110的材料可为任何一种不透光金属。例如：钼金属、铬金属、钛金属或其他耐高温金属。
在一些实施例中，如图3～图5所示，像素电路结构层002还包括：完全覆盖四个连接电极09的第二平坦层05，在第二平坦层05远离基底01一侧设置有像素界定层23(PDL)，及发光器件(图中仅显示阳极24，其它未在图中显示)。
其中，像素界定层23限定单元像素部分。像素界定层23可以根据旋涂方法利用包括从聚酰亚胺、聚酰胺、丙烯酸树脂、BCB和酚醛树脂所组成的组中选择的至少一种材料的有机绝缘材料形成。像素界定层23还可以利用从二氧化硅(SiO2)、氮化硅(SiNx)、氧化铝(Al2O3)、氧化铜(CuOx)、氧化铽(Tb4O7)、氧化钇(Y2O3)、氧化铌(Nb2O5)和氧化镨(Pr2O3)所组成的组中选择的无机绝缘材料形成。像素界定层23可以具有有机绝缘材料和无机绝缘材料交替形成的多层结构。
发光器件可以包括阳极24、阴极和发光层。阳极24通过过孔与其中一个连接电极09连接。
本公开一些实施例提供了一种显示装置40，如图8所示，显示装置40包括上述实施例所提供的显示面板10。
上述显示装置可以是电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的部件。本公开提供的显示装置所能实现的有益效果，与上述技术方案提供的阵列基板、显示面板所能达到的有益效果相同，在此不做赘述。
本发明还提供了一种显示面板10的制备方法，参见图1，该显示面板10至少包括第一晶体管100和第二晶体管200，第一晶体管100包括第一有源层101，第一有源层101的材料包含硅；第二晶体管200包括第二有源层202和与所述第二有源层电连接的至少刻蚀阻挡结构203；第二有源层202的材料包含氧化物，且第二有源层202与第一有源层101不同层设置。
在此基础上，参见图6，该驱动方法包括S1和S2。
S1：提供基底01。
可选的，基底01的结构可以参照上述一些实施例中的说明，此处不再赘述。
S2：在基底上制作像素电路结构层002。像素电路结构层002包括第一晶体管100和第二晶体管200；第一晶体管100包括第一有源层101，第一有源层101的材料包含硅；第二晶体管200包括第二有源层202和与所述第二有源层电连接的至少一个刻蚀阻挡结构203；第二有源层202的材料包含氧化物，且第二有源层202与第一有源层101不同层设置。
可以理解的是，第二有源层202与第一有源层101不同层设置，可以是先制作低温多晶硅薄膜晶体管的有源层，并在低温多晶硅薄膜晶体管的有源层上覆盖至少一层第二绝缘层03，然后再制作金属氧化物薄膜晶体管的有源层，基于此，可避免，在相关技术中，在制作低温多晶硅薄膜晶体管时，用到的气体中硅烷含量较高，从而使得在制作显示基板中的像素驱动电路时，会引入大量的氢，而在像素驱动电路的制作过程中，会经历退火和化学气相沉积等高温工艺，在经历这些高温工艺的过程中，氢会发生扩散，进而容易扩散至金属氧化物薄膜晶体管中的有源层，导致驱动背板的可靠性降低，甚至导致生产出的驱动背板直接失效的问题。
示例性的，在形成第一有源层101的过程中，例如可以采用沉积工艺形成有源薄膜，然后采用光刻工艺对该有源薄膜进行图案化处理，形成上述第一有源层101。
根据上述制作方法的具体过程可知，本发明实施例提供的显示面板10的制作方法中，由于金属氧化物薄膜晶体管设置有刻蚀阻挡结构203，在制作低温多晶硅薄膜晶体管的过程中，对其有源层进行HF清洗时，刻蚀阻挡结构203可以阻挡HF对金属氧化物薄膜晶体的有源层的刻蚀损伤，因此保证金属氧化物薄膜晶体管的特性。
在一些实施例中，如图7所示，上述刻蚀阻挡结构203，包括靠近第二有源层202的第一部分2031和远离第二有源层202的第二部分2032，第二有源层202与每个第一部分2031的远离基底01的表面电连接；
像素电路结构层002还包括：第一绝缘层02，第一绝缘层02设置于所述第二有源层202及刻蚀阻挡结构203远离基底01的一侧；
通过一次构图工艺同时形成第一过孔207和第二过孔107；
其中，第一过孔207贯穿所有第一绝缘层02，暴露出第二部分2032；
第二过孔107贯穿第一绝缘层02和第二绝缘层03，以使第二过孔107分别暴露出第一有源层101的源极区和漏极区。
根据上述制作方法的具体过程可知，本发明实施例提供的显示面板10的制作方法中，由于第一过孔207贯穿第一绝缘层02，暴露出刻蚀阻挡结构203远离第二有源层202的第二部分2032，第二部分2032与第二有源层202不直接接触，可以避免现有技术中，通过一道工艺来形成低温多晶硅薄膜晶体管和金属氧化物薄膜晶体管的过孔时，在对低温多晶硅薄膜晶体管的有源层进行HF清洗时，HF会对金属氧化物薄膜晶体管的有源层产生刻蚀损伤，而影响金属氧化物薄膜晶体管的特性的问题，由此在简化显示面板的制作工艺的同时，保证了氧化物薄膜晶体管的性能。
示例性的，如图1所示，在显示面板10的制作方法，像素电路结构层002还包括在第一有源层02远离基底01的一侧的第一源极204、第一漏极205、第二源极104和第二漏极106；
示例性的，如图1所示，在显示面板10的制作方法，像素电路结构层002还包括，在第一源极204、第一漏极205、第二源极104和第二漏极106远离基底01的一侧形成的第一平坦层04；
示例性的，如图1所示，在显示面板10的制作方法，像素电路结构层002还包括，在第一平坦层04远离基底01的一侧形成有像素界定层23(PDL)，及发光器件。发光器件包括阳极24、阴极和发光层(图中仅显示阳极24，其它未在图中显示)。阳极24通过过孔241与其中一个连接电极09连接。
采用上述实施例提供的制作方法制作显示面板时，能够通过一道工艺形成第一过孔和第二过孔，从而有效简化显示面板的制作工艺流程，降低显示面板的制作成本。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何在本发明揭露的技术范围内的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (17)

1.一种显示面板，其特征在于，包括：
基底；
位于所述基底一侧的像素电路结构层，所述像素电路结构层包括：
第一晶体管，包括第一有源层，所述第一有源层的材料包含硅；
第二晶体管，包括第二有源层、与所述第二有源层电连接的至少一个刻蚀阻挡结构；所述第二有源层的材料包含氧化物，且所述第二有源层与所述第一有源层不同层设置。
2.根据权利要求1所述的显示面板，其特征在于，
所述刻蚀阻挡结构包括靠近所述第二有源层的第一部分和远离所述第二有源层的第二部分，所述第二有源层与所述第一部分的远离所述基底的表面电连接。
3.根据权利要求2所述的显示面板，其特征在于，所述像素电路结构层还包括：
至少一层第一绝缘层，位于所述第二有源层及所述刻蚀阻挡结构远离所述基底的一侧；
第一过孔，所述第一过孔贯穿所述第一绝缘层，暴露出所述第二部分；
第一源极和第一漏极，位于所述第一绝缘层远离所述基底的一侧，所述第一源极通过一个所述第一过孔连接至一个所述第二部分，所述第一漏极通过另一个所述第一过孔连接至另一个所述第二部分。
4.根据权利要求3所述的显示面板，其特征在于，所述像素电路结构层还包括：
至少一层第二绝缘层，位于所述第一有源层与所述第二有源层之间；
第二过孔，所述第二过孔贯穿所述第一绝缘层和所述第二绝缘层，以使所述第二过孔暴露出所述第一有源层的源极区和所述第一有源层的漏极区；
第二源极和第二漏极，位于所述第一绝缘层远离所述基底的一侧，所述第二源极通过一个所述第二过孔连接至所述第一有源层的源极区，所述第二漏极通过另一个所述第二过孔连接至所述第一有源层的漏极区。
5.根据权利要求4所述的显示面板，其特征在于，所述显示面板包括显示区和位于所述显示区一侧的弯折区；所述像素电路结构层还包括：
弯折槽，贯穿所述第一绝缘层和所述第二绝缘层。
6.根据权利要求5所述的显示面板，其特征在于，还包括：
至少一层第三绝缘层，位于所述第一源极、所述第一漏极、所述第二源极和所述第二漏极远离所述基底的一侧；
多个第三过孔，所述第三过孔贯穿所述第三绝缘层，以使所述第三过孔分别暴露出所述第一源极、所述第一漏极、所述第二源极和所述第二漏极；
连接电极，位于所述第三绝缘层远离所述基底的一侧，所述连接电极分别通过所述第三过孔连接至所述第一源极、所述第一漏极、所述第二源极和所述第二漏极。
7.根据权利要求1～6中任一项所述的显示面板，其特征在于，所述第二晶体管还包括：
位于所述第二有源层靠近所述基底一侧的第一栅极；和/或，
位于所述第二有源层远离所述基底一侧的第二栅极。
8.根据权利要求7所述的显示面板，其特征在于，所述第一晶体管还包括：
位于所述第一有源层远离所述基底一侧的第三栅极；
位于所述第三栅极远离所述第一有源层一侧的导电层；
其中，所述第三栅极与所述第一栅极同层设置，所述导电层与所述刻蚀阻挡结构同层设置，所述导电层与所述第三栅极构成第一电容。
9.根据权利要求8所述的显示面板，其特征在于，所述像素电路结构层还包括：
第二电容，所述第二电容包括与所述导电层同层设置的第一电容电极、以及与所述第二栅极同层设置的第二电容电极。
10.根据权利要求9所述的显示面板，其特征在于，所述第二电容还包括：
位于所述第二电容电极远离所述基底一侧的第三电容电极，所述第三电容电极与所述第一晶体管的第一源极和第一漏极同层设置。
11.根据权利要求7所述的显示面板，其特征在于，所述第一晶体管还包括：
位于所述第一有源层远离所述基底一侧的第三栅极；
位于所述第三栅极远离所述第一有源层一侧的导电层；
其中，所述导电层与所述第一栅极同层设置，所述导电层与所述第三栅极构成第一电容。
12.根据权利要求11所述的显示面板，其特征在于，所述像素电路结构层还包括：
第二电容，所述第二电容包括与所述第三栅极同层设置的第一电容电极、以及与所述导电层同层设置的第二电容电极。
13.根据权利要求12所述的显示面板，其特征在于，所述第二电容还包括：
位于所述第一电容电极靠近所述基底一侧的第三电容电极，所述第三电容电极与遮光金属层同层设置。
14.根据权利要求1～6中任一项所述的显示面板，其特征在于，所述像素电路结构层还包括：
遮光金属层，位于所述第一有源层与所述基底之间；
其中，所述第一有源层在所述基底上的正投影位于所述遮光金属层在所述基底上的正投影之内。
15.一种显示装置，其特征在于，包括：
如权利要求1-14中任一项所述的显示面板。
16.一种显示面板的制作方法，其特征在于，包括
提供基底；
在所述基底的一侧形成像素电路结构层；所述像素电路结构层包括第一晶体管和第二晶体管；所述第一晶体管包括第一有源层，所述第一有源层的材料包含硅；所述第二晶体管包括第二有源层、与所述第二有源层电连接的至少一个刻蚀阻挡结构；所述第二有源层的材料包含金属氧化物，且所述第二有源层与所述第一有源层不同层设置。
17.根据权利要求16所述的显示面板的制作方法，其特征在于，所述刻蚀阻挡结构包括靠近所述第二有源层的第一部分和远离所述第二有源层的第二部分，所述第二有源层与所述第一部分的远离所述基底的表面电连接；所述像素电路结构层还包括：
至少一层第一绝缘层，位于所述第二有源层及所述刻蚀阻挡结构远离所述基底的一侧；
至少一层第二绝缘层，位于所述第一有源层与所述第二有源层之间；
所述制作方法还包括：
通过一次构图工艺同时形成第一过孔和第二过孔；
其中，所述第一过孔贯穿所述第一绝缘层，暴露出所述第二部分；
所述第二过孔贯穿所述第一绝缘层和所述第二绝缘层，以使所述第二过孔分别暴露出所述第一有源层的源极区和漏极区。
CN202110620847.XA 2021-06-03 2021-06-03 显示面板及其制作方法和显示装置 Active CN113345924B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110620847.XA CN113345924B (zh) 2021-06-03 2021-06-03 显示面板及其制作方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110620847.XA CN113345924B (zh) 2021-06-03 2021-06-03 显示面板及其制作方法和显示装置

Publications (2)

Publication Number Publication Date
CN113345924A true CN113345924A (zh) 2021-09-03
CN113345924B CN113345924B (zh) 2024-06-11

Family

ID=77473487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110620847.XA Active CN113345924B (zh) 2021-06-03 2021-06-03 显示面板及其制作方法和显示装置

Country Status (1)

Country Link
CN (1) CN113345924B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122016A (zh) * 2021-11-15 2022-03-01 昆山国显光电有限公司 阵列基板及其制备方法和显示面板
CN114823808A (zh) * 2022-03-07 2022-07-29 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法
WO2024011947A1 (zh) * 2022-07-15 2024-01-18 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543754A (zh) * 2010-12-13 2012-07-04 乐金显示有限公司 氧化物薄膜晶体管及其制造方法
KR20130067201A (ko) * 2011-12-13 2013-06-21 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조방법
CN104867985A (zh) * 2015-05-18 2015-08-26 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
KR20160002584A (ko) * 2014-06-30 2016-01-08 엘지디스플레이 주식회사 산화물 반도체를 포함하는 박막 트랜지스터 기판
US20160300955A1 (en) * 2014-04-28 2016-10-13 Boe Technology Group Co., Ltd. Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
US20190027511A1 (en) * 2017-07-19 2019-01-24 Boe Technology Group Co., Ltd. Array substrate, fabricating method therefor and display device
US20190244980A1 (en) * 2018-02-05 2019-08-08 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin-film transistor array substrate and manufacturing method for the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543754A (zh) * 2010-12-13 2012-07-04 乐金显示有限公司 氧化物薄膜晶体管及其制造方法
KR20130067201A (ko) * 2011-12-13 2013-06-21 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조방법
US20160300955A1 (en) * 2014-04-28 2016-10-13 Boe Technology Group Co., Ltd. Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
KR20160002584A (ko) * 2014-06-30 2016-01-08 엘지디스플레이 주식회사 산화물 반도체를 포함하는 박막 트랜지스터 기판
CN104867985A (zh) * 2015-05-18 2015-08-26 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
US20190027511A1 (en) * 2017-07-19 2019-01-24 Boe Technology Group Co., Ltd. Array substrate, fabricating method therefor and display device
US20190244980A1 (en) * 2018-02-05 2019-08-08 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin-film transistor array substrate and manufacturing method for the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114122016A (zh) * 2021-11-15 2022-03-01 昆山国显光电有限公司 阵列基板及其制备方法和显示面板
CN114823808A (zh) * 2022-03-07 2022-07-29 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法
WO2024011947A1 (zh) * 2022-07-15 2024-01-18 武汉华星光电半导体显示技术有限公司 一种显示面板及显示装置

Also Published As

Publication number Publication date
CN113345924B (zh) 2024-06-11

Similar Documents

Publication Publication Date Title
US10446711B2 (en) Thin film transistor array substrate and method for manufacturing the same
CN107680993B (zh) Oled面板及其制作方法
JP4752925B2 (ja) 薄膜トランジスタおよび表示装置
US10797124B2 (en) Organic light emitting display substrate and manufacturing method thereof
KR101213708B1 (ko) 어레이 기판 및 이의 제조방법
CN113345924B (zh) 显示面板及其制作方法和显示装置
US10043679B2 (en) Method of fabricating array substrate
JP6019507B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP2010182819A (ja) 薄膜トランジスタおよび表示装置
CN103715267A (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
KR101454190B1 (ko) 어레이 기판 및 이의 제조방법
CN102820319A (zh) 氧化物薄膜晶体管及其制造方法
KR102188690B1 (ko) 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
CN112713179A (zh) 显示面板及显示装置
CN111739910A (zh) 一种阵列基板及其制备方法、显示装置
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
CN113629073B (zh) Tft背板与显示面板
CN113421886B (zh) 显示面板及其制备方法
JP2014107453A (ja) 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置及びイメージセンサ
US20240072063A1 (en) Drive substrate, manufacturing method thereof and display panel
CN115274693A (zh) 显示面板及其制作方法、移动终端
US11522031B2 (en) Display panel, display device, and manufacturing method of display panel
US12022686B2 (en) Manufacturing method of OLED panel and OLED panel
CN112420944B (zh) 一种显示面板、制程方法及显示装置
US20240008317A1 (en) Display panel, method for manufacturing display panel, and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant