KR20130067201A - 산화물 박막트랜지스터 및 그 제조방법 - Google Patents

산화물 박막트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR20130067201A
KR20130067201A KR1020120054425A KR20120054425A KR20130067201A KR 20130067201 A KR20130067201 A KR 20130067201A KR 1020120054425 A KR1020120054425 A KR 1020120054425A KR 20120054425 A KR20120054425 A KR 20120054425A KR 20130067201 A KR20130067201 A KR 20130067201A
Authority
KR
South Korea
Prior art keywords
source
layer
drain electrodes
active layer
gate electrode
Prior art date
Application number
KR1020120054425A
Other languages
English (en)
Inventor
양희정
한규원
이재민
호원준
김아라
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20130067201A publication Critical patent/KR20130067201A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물 박막트랜지스터 및 이의 제조방법에 관한 것이다.
본 발명에 따른 산화물 박막트랜지스터의 제조방법은, 기판 상에 제1금속물질로 게이트 전극을 형성하는 제1단계와, 상기 게이트 전극이 형성된 상기 기판 위에 게이트 절연막을 형성하는 제2단계와, 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 액티브층을 형성하는 제3단계와, 상기 액티브층 위로 제2금속물질로 서로 이격하는 소스 및 드레인 전극을 형성하는 제4단계를 포함하고, 상기 제4단계는 상기 소스 및 드레인 전극이 형성된 상기 기판을 화학기상증착법 또는 열처리함으로써 상기 제2금속물질이 산화 또는 질화되어 상기 게이트 절연막과 상기 소스 및 드레인 전극 사이와, 상기 액티브층과 상기 소스 및 드레인 전극 사이, 그리고 상기 소스 및 드레인 전극의 표면에 확산방지막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.

Description

산화물 박막트랜지스터 및 그 제조방법{OXIDE THIN FILM TRANSITOR AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 공정을 단순화할 수 있는 산화물 박막트랜지스터 및 그 제조방법에 관한 것이다.
정보화 사회가 발전함에 따라 음극관(Cathode Ray Tube:CRT) 표시장치에서 플라즈마 표시패널(plasma display panel:PDP), 액정표시장치(liquid crystal display device:LCD), 유기발광다이오드 표시장치(organic light emitting diode display device:OLED)와 같은 평판표시장치가 널리 연구되며 사용되고 있는 추세이다.
이러한 평판표시장치 중에서 액정표시장치는 동화상 표시에 유리하고 콘트라스트비(contrast ratio)가 큰 특징을 보여 TV, 모니터 등에 활발하게 이용되고 있는데, 액정의 광학적이방성(optical anisotropy)과 분극성질(polarization)에 의해 화상을 구현한다.
또한, 유기발광다이오드 표시장치는 자발광소자로서, 비발광소자인 액정표시장치에 사용되는 백라이트가 필요하지 않기 때문에 경량 박형이 가능한 특징을 가진다.
또한, 액정표시장치에 비해 시야각 및 대비비가 우수하며, 소비전력 측면에서도 유리하며, 직류 저전압 구동이 가능하고, 응답속도가 빠르며, 내부 구성요소가 고체이기 때문에 외부충격에 강하고, 사용 온도범위도 넓은 장점을 가지며 주목받고 있다.
전술한 바와 같은 액정표시장치와 유기발광다이오드 표시장치에는, 공통적으로 다수의 화소영역 각각을 온(on) 또는 오프(off) 제어하기 위한 스위칭 소자인 박막트랜지스터를 필요로 한다.
한편, 최근 평판표시장치가 대면적화 및 고해상도로 구현됨에 따라 보다 빠른 신호처리속도와 함께 안정된 작동 및 내구성이 확보된 박막트랜지스터가 요구되고 있다.
이에 따라 뛰어난 이동도 특성을 가지는 산화물 반도체 물질로 액티브층을 형성하는 산화물 박막트랜지스터를 이용하려는 연구가 활발히 진행되고 있다.
그러나 산화물 반도체 물질로 액티브층을 적용한 산화물 박막트랜지스터의 경우, 각 층간의 접착력 약화와 확산문제, 특히 실리콘 산화막으로 이루어지는 게이트 절연막과 금속물질로 이루어지는 소스 및 게이트 전극 간에 계면 특성이 좋지 않은 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위한 본 발명은 산화물 박막트랜지스터의 각 층간의 접착력 약화와 확산문제를 해결할 수 있는 산화물 박막트랜지스터 및 이의 제조방법을 제공하는데 목적이 있다.
또한, 본 발명은 공정을 단순화시켜 공정비용 및 공정시간을 절감할 수 산화물 박막트랜지스터 및 이의 제조방법을 제공하는데 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 바람직한 제1실시예에 따른 산화물 박막트랜지스터의 제조방법은, 기판 상에 제1금속물질로 게이트 전극을 형성하는 제1단계와; 상기 게이트 전극이 형성된 상기 기판 위에 게이트 절연막을 형성하는 제2단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 액티브층을 형성하는 제3단계와; 상기 액티브층 위로 제2금속물질로 서로 이격하는 소스 및 드레인 전극을 형성하는 제4단계를 포함하고, 상기 제4단계는 상기 소스 및 드레인 전극이 형성된 상기 기판을 화학기상증착법 또는 열처리함으로써 상기 제2금속물질이 산화 또는 질화되어 상기 게이트 절연막과 상기 소스 및 드레인 전극 사이와, 상기 액티브층과 상기 소스 및 드레인 전극 사이, 그리고 상기 소스 및 드레인 전극의 표면에 확산방지막을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
이때, 상기 제 1 및 제2금속물질은 구리(Cu), 알루미늄(Al), 은(Ag) 및 티타늄(Ti)으로 구성된 금속그룹으로부터 선택된 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금금속인 것을 특징으로 한다.
그리고, 상기 제1단계의 상기 게이트 전극을 형성하는 단계는 상기 제1금속물질의 제1산화막 또는 제1질화막을 증착하는 단계와, 상기 제1산화막 또는 제1질화막의 상부에 상기 제1금속층을 증착하는 단계로 이루어지고, 상기 제4단계의 상기 소스 및 드레인 전극을 형성하는 단계는 상기 제2금속물질의 제2산화막 또는 제2질화막을 증착하는 단계와, 상기 제2산화막 또는 제2질화막의 상부에 상기 제2금속층을 증착하는 단계로 이루어지는 것을 특징으로 한다.
또한, 상기 액티브층 위로 산화 실리콘과 같은 무기절연물질로 이루어지는 에치스토퍼층을 형성하는 단계를 더 포함하고, 상기 확산방지막은 상기 화학기상증착법 또는 열처리 단계에서 상기 에치스토퍼층과 상기 소스 및 드레인 전극 사이에도 형성되는 것을 특징으로 한다.
또한, 상기 소스 및 드레인 전극이 형성된 상기 기판의 전면에 드레인 콘택홀을 포함하는 보호막을 형성하는 단계와, 상기 드레인 콘택홀을 통해 상기 드레인 전극과 전기적으로 접촉하는 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
한편, 본 발명의 제1실시예에 따른 산화물 박막트랜지스터의 제조방법의 다른 방법으로서, 기판 상에 제1금속물질로 게이트 전극을 형성하는 제1단계와; 상기 게이트 전극이 형성된 상기 기판 위에 제1화학기상증착법을 통해 게이트 절연막을 형성하는 제2단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 액티브층을 형성하는 제3단계와; 상기 액티브층 위로 산화 실리콘과 같은 무기절연물질로 이루어지는 에치스토퍼층을 형성하는 제4단계와; 상기 액티브층 위로 제2금속물질로 서로 이격하는 소스 및 드레인 전극을 형성하는 제5단계와; 상기 소스 및 드레인 전극이 형성된 상기 기판의 전면에 제2화학기상증착법을 통해 보호막을 형성하는 제6단계를 포함하고, 상기 제2단계의 상기 제1화학기상증착법에 의해 상기 제1금속물질이 산화 또는 질화되어 상기 게이트 전극의 표면에 제1확산방지막이 자가 형성(self-formation)되고, 상기 제6단계의 상기 제2화학기상증착법에 의해 상기 제2금속물질이 산화 또는 질화되어 상기 상기 게이트 절연막과 상기 소스 및 드레인 전극 간, 상기 액티브층과 상기 소스 및 드레인 전극 간, 상기 에치스토퍼층과 상기 소스 및 드레인 전극 간 그리고 상기 소스 및 드레인 전극과 상기 보호막 간에 제2확산방지막이 자가 형성(self-formation)되는 것을 특징으로 한다 .
본 발명의 제1실시예에 따른 산화물 박막트랜지스터는, 기판 상에 형성된 게이트 전극과; 상기 게이트 전극이 형성된 상기 기판 위에 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 형성된 액티브층과; 상기 액티브층의 위로 서로 이격되어 형성된 소스 및 드레인 전극과; 상기 게이트 절연막과 상기 소스 및 드레인 전극 간, 상기 액티브층과 상기 소스 및 드레인 전극 간 그리고 상기 소스 및 드레인 전극의 표면에 형성된 확산방지막을 포함하고, 상기 소스 및 드레인 전극은 구리(Cu), 알루미늄(Al), 은(Ag) 및 티타늄(Ti)으로 구성된 금속그룹으로부터 선택된 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금금속으로 이루어지는 것을 특징으로 한다.
상기 액티브층의 위로 상기 액티브층과 중첩되어 형성되는 에치스토퍼층을 더 포함하고, 상기 확산방지막은 상기 에치스토퍼층과 상기 소스 및 드레인 전극 사이에 더 형성되는 것을 특징으로 한다.
상기 액티브층은 a-IGZO(amorphous-Indium Gallium Zinc Oxide) 또는 비정질 산화물 반도체(amorphous oxide semiconductor:AOS)로 형성된 것을 특징으로 한다.
다른 한편, 본 발명의 제2실시예에 따른 산화물 박막트랜지스터는, 기판 상에 형성된 게이트 전극과; 상기 게이트 전극이 형성된 상기 기판 위에 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 형성된 액티브층과; 상기 액티브층이 형성된 기판 위에 형성된 확산방지막과; 상기 확산방지막을 통해 상기 액티브층의 소스 및 드레인 영역과 전기적으로 접속하는 소스 및 드레인 전극과; 상기 확산방지막은 적어도 상기 게이트 절연막의 일부 표면 및 액티브층의 일부 표면에 형성되며, 상기 액티브층과 동일 물질로 이루어지는 것을 특징으로 한다.
이러한 산화물 박막트랜지스터는, 상기 액티브층의 위로 상기 액티브층과 중첩되어 형성되는 에치스토퍼층을 포함하고, 상기 확산방지막은 상기 에치스토퍼층과 상기 소스 및 드레인 전극 사이에 더 형성되는 것을 특징으로 한다.
이때, 상기 제 1 및 제2금속물질은 구리(Cu), 알루미늄(Al), 은(Ag) 및 티타늄(Ti)으로 구성된 금속그룹으로부터 선택된 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금금속인 것을 특징으로 한다.
그리고, 상기 액티브층은 a-IGZO(amorphous-Indium Gallium Zinc Oxide) 또는 비정질 산화물 반도체(amorphous oxide semiconductor:AOS)로 형성된 것을 특징으로 한다.
이에 따라 본 발명에 따른 산화물 박막트랜지스터 및 이의 제조방법에 따르면, 합금(alloy)금속을 이용한 확산방지막을 적용함으로써 각 층간의 접착력 약화 및 확산문제를 해결할 수 있게 된다.
특히, 확산방지막이 자가(self) 형성되도록 함으로써 공정을 단순화시키고 공정시간 및 공정비용을 절감하며 나아가 평판표시장치의 전체 제작비용을 절감할 수 있게 된다.
도 1은 본 발명의 바람직한 실시예에 따른 액정표시장치를 보여주는 분해 사시도.
도 2는 본 발명의 바람직한 제1실시예에 따른 산화물 박막트랜지스터를 보여주는 단면도.
도 3a 내지 도 3g는 본 발명의 바람직한 제1실시예에 따른 산화물 박막트랜지스터에 대한 공정 단면도.
도 4는 본 발명의 바람직한 제2실시예에 따른 산화물 박막트랜지스터를 보여주는 단면도.
도 5a 내지 도 5f는 본 발명의 바람직한 제2실시예에 따른 산화물 박막트랜지스터에 대한 공정 단면도.
도 6a는 본 발명의 제2실시예와 비교예의 온도별 면저항 값을 보여주는 그래프.
도 6b는 비교예에 따른 산화물 박막트랜지스터에서의 확산 반응을 설명하기 위한 그래프.
이하, 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 액정표시장치를 보여주는 분해 사시도이다.
도 1에 도시된 바와 같이, 액정표시장치(100)는 화상표현의 핵심적인 역할을 담당하는 부분인 액정패널(110)을 포함한다.
상기 액정패널(110)은 액정층(190)을 사이에 두고 서로 대면 합착된 제1 및 제2기판(112, 114)로 구성된다.
이때 제1기판(112)과 제2기판(114)의 이격된 사이 공간에 개재된 액정층(190)의 유출을 방지하기 위해 제1기판(112)과 제2기판(114) 사이의 최외곽 가장자리를 따라 인쇄된 씰 패턴(미도시)을 포함함으로써 제1기판(112)과 제2기판(114)이 합착된다.
여기서, 능동행렬 방식이라는 전제 하에 통상 하부기판 또는 어레이기판이라 불리는 제1기판(112)은 제1투명절연기판(112a) 상에 제1방향으로 연장되는 다수의 게이트 배선(113)과, 제1방향과 교차하는 제2방향으로 연장되는 다수의 데이터 배선(115)이 형성되어 다수의 게이트 배선(113)과 데이터 배선(115)은 서로 교차되며 다수의 화소영역(P)을 정의한다.
그리고, 다수의 화소영역(P) 마다 박막트랜지스터(Thin Film Transistor:TFT)(Tr)와, 화소전극(117)이 구성되는데, 상기 박막트랜지스터(Tr)는 다수의 게이트 배선(113)과 데이터 배선(115)의 교차지점에 형성되어 상기 각 화소영역(P)에 마련된 화소전극(117)과 일대일 대응 접속되게 된다.
여기서, 상기 박막트랜지스터(Tr)는 산화물 반도체를 적용한 산화물 박막트랜지스터에 해당된다. 이에 대해서는 차후에 상세히 서술한다.
상기 게이트 배선(113) 및 데이터 배선(115)은 전기 전도도가 우수하고 비교적 비저항이 작은 특성을 가지는 금속을 주로 사용한다.
이와 같은 구성을 가지는 제1기판(112)과 마주보며 상부기판 또는 컬러기판이라 불리는 제2기판(114)은, 제 2 투명절연기판(114a)의 하부로 상기 게이트 배선(113)과 데이터 배선(115) 그리고 박막트랜지스터(Tr) 등에 대응되는 비표시요소를 가리기 위해 각 화소영역(P)을 두르는 블랙매트릭스(122)가 형성되어 있으며, 이러한 블랙매트릭스(122)의 상부로 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터 패턴으로 이루어지는 컬러필터층(126)이 형성되어 있다.
이러한 컬러필터층(126)의 전면에 투명한 공통전극(128)을 형성함으로써 제2기판(114) 상의 공통전극(128)과 제1기판(112) 상의 화소전극(117) 간에는 수직 전계가 발생된다.
이러한 제1기판(112)과 제2기판(114) 각각의 외면으로는 특정 빛만을 선택적으로 투과시키는 제1 및 제2편광판(130, 140)이 구비될 수 있다.
또한, 이 같은 액정패널(110)의 적어도 일 가장자리를 따라서는 연성회로기판이나 테이프케리어패키지(Tape Carrier Package:TCP) 같은 연결부재(미도시)를 매개로 인쇄회로기판(미도시)이 연결되어 모듈화 과정에서 서포트메인(미도시)의 측면 내지는 커버버툼(미도시) 배면으로 적절하게 젖혀 밀착된다.
이에 상술한 구조의 액정패널(110)은, 상기 인쇄회로기판(미도시)을 통해 전달되는 게이트 구동회로의 온 또는 오프 신호에 의해 각 게이트 배선(113) 별로 선택된 박막트랜지스터(Tr)가 온(on) 되면 데이터 구동회로의 신호전압이 데이터 배선(115)을 통해서 해당 화소전극(117)으로 전달되고, 이에 따른 화소전극(117)과 공통전극(128) 사이의 전기장에 의해 액정분자의 배열방향이 변화되어 투과율 차이를 나타낸다.
이러한 액정패널(110)의 배면에는 투과율의 차이를 화상으로 표시할 수 있도록 빛을 공급하는 백라이트 유닛(미도시)이 구비된다.
한편 도면에는 기판 간에 형성되는 수직 전기장을 통해 액정분자들을 구동시키는 수직전계 방식의 액정표시장치를 일 실시예로 설명하였지만, 이에 한정되지 않고 수직배열(vertical alignment:VA) 방식의 액정표시장치, 티엔(twisted-nematic:TN) 방식의 액정표시장치, 공통전극과 화소전극이 제1기판에 형성되며 액정분자들이 동일 평면 내에서 구동되는 수평전계(in-plane-switching:IPS) 방식의 액정표시장치 또는 공통전극과 화소전극이 서로 다른 층에 형성되는 프린지 필드 스위칭(fringe field switching:FFS) 모드 액정표시장치 등 박막트랜지스터가 포함되는 다양한 모드의 액정표시장치 모두가 다른 실시예로서 모두 적용될 수 있다. 또한, 유기발광다이오드 표시장치에도 적용될 수 있다.
도 2는 본 발명의 바람직한 실시예에 따른 산화물 박막트랜지스터를 보여주는 단면도이다.
도 2에 도시된 바와 같이, 산화물 박막트랜지스터는 절연기판(112a) 상에 형성된 게이트 배선(도 1의 113)에서 연장된 게이트 전극(131)과, 이의 계면에 형성된 제1확산방지막(131a)과, 게이트 전극(131) 및 게이트 배선(도 1의 113) 상부에 형성된 게이트 절연막(132)과, 게이트 절연막(132) 상부에 형성된 액티브층(133)과, 액티브층(133) 상부에 에치스토퍼층(134)과, 에치스토퍼층(134) 상부에 서로 이격된 상태로 형성된 제2확산방지막(135a, 135b) 및 제2확산방지막(135a, 135b)의 바로 위 상부에 형성된 소스 및 드레인 전극(137, 138)으로 구성된다.
이때, 도면에 도시된 바와 같이 산화물 박막트랜지스터의 소스 및 드레인 전극(137, 138)의 상부에는 드레인 전극(138)을 일부 노출시키는 드레인콘택홀(152)을 포함하는 보호막(150)과, 이러한 보호막(150)의 상부로 드레인콘택홀(152)을 통해 드레인전극(138)과 연결되는 화소전극(117)이 더 구비될 수 있다. 또한 도시하지는 않았지만, 소스 전극(137)은 데이터 배선(도 1의 115)과 연결될 수 있다.
이러한 산화물 박막트랜지스터는 일예로, 비정질 아연 산화물(ZnO) 반도체를 이용하여 액티브층(133)을 형성함에 따라 높은 이동도와 균일한 정전류 특성을 가지며 대면적 디스플레이에 적용 가능한 장점을 가진다.
상기 비정질 아연 산화물은 산소 함량에 따라 전도성, 반도체성 및 저항성의 3가지 성질을 모두 구현할 수 있는 물질로, 비정질 아연 산화물 반도체 물질을 액티브층(133)으로 적용한 산화물 박막트랜지스터(Tr)는 액정표시장치와 유기발광다이오드 표시장치를 포함한 대면적 디스플레이 표시장치에 적용될 수 있다.
또한, 비정질 아연산화물 반도체에 인듐(indium:In), 갈륨(gallium:Ga) 등의 중금속이 함유된 a-InGaZnO4와 같은 a-IGZO반도체로 액티브층(133)을 형성할 수 있다. 상기 a-IGZO반도체는 가시광선을 통과시킬 수 있어 투명하며, 또한 a-IGZO반도체로 제작된 산화물 박막트랜지스터는 1 내지 100 cm2/V의 이동도를 가지며 비정질 실리콘 박막트랜지스터에 비해 높은 이동도 특성을 가진다.
특히, 본 발명의 제1실시예에 따른 산화물 박막트랜지스터는 금속 합금으로 게이트 전극 및 소스 및 드레인 전극을 형성함으로써 게이트 전극과 소스 및 드레인 전극의 계면에 화학기상증착법 또는 열 처리법에 의해 확산방지막이 자가 형성(self-formation)된 것을 특징으로 한다.
이러한 산화물 박막트랜지스터의 제조방법을 도면을 참고하여 설명한다. 여기서 도면에서는 게이트 전극(131)의 계면에 형성된 제1확산방지막(131a)은 게이트절연막(132) 형성 공정에서 실시되는 화학기상증착법을 통해 형성되고, 소스 및 드레인 전극(137, 138)의 계면에 형성되는 제2확산방지막(135a, 135b)은 열 처리를 통해 형성되는 것으로 도시하였다.
도 3a 내지 도 3g는 본 발명의 바람직한 실시예에 따른 산화물 박막트랜지스터에 대한 공정 단면도로, 도 1 및 도 2를 참조한다.
우선 도 3a에 도시된 바와 같이 투명한 절연기판(112a) 상의 전면에 제1금속층을 형성하고, 제1금속층을 선택적으로 식각함으로써 게이트 전극(131)을 형성한다.
여기서 상기 절연기판(112a)으로는, 유연성(flexibility)을 가지는 플라스틱(plastic) 기판 또는 글라스기판이 적용될 수 있다. 상기 플라스틱 기판은 절연성 유기물로 이루어질 수 있는데, 일예로 폴리에테르술폰(polyethersulphone:PES), 폴리아크릴레이트(polyacrylate:PAR), 폴리에테르 이미드(polyetherimide:PEI), 폴리에틸렌 나프탈레이트(polyethyelenennapthalate:PEB), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate:PET), 폴리페닐렌 설파이드(polyphenylene sulfide:PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC),셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate:CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있다.
또한, 제1금속층으로는 도전성 제1금속물질로 이루어질 수 있다.
이때, 제1금속물질은 합금물질로, 구리 합금(Cu alloy)을 적용함이 가장 바람직하지만, 이에 한정되지 않고, 구리(Cu), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 티타늄(Ti)과 같은 금속 중에 하나로 형성되거나, 구리(Cu), 알루미늄(Al), 은(Ag), 티타늄(Ti)과 같은 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금으로 이루어질 수 있다.
이후 게이트 전극(131)이 형성된 절연기판(112a)을 열 처리함으로써 도 3b에 도시된 바와 같이 게이트 전극(131)의 표면에 게이트 전극(131)의 금속 이온이 산소 또는 질소와 반응하여 게이트 전극(131)의 계면에 금속산화막 또는 금속질화막의 제1확산방지막(131a)이 자가 형성(self-formation)되도록 할 수 있다. 상기 열 처리는 진공 열처리, O2 분위기, N2 분위기 또는 NH3분위기에서 이루어질 수 있다.
한편, 게이트 전극(131)은 이중 구조로 형성될 수도 있는데, 절연기판(112a) 상에 제1금속물질의 산화층 또는 질화층을 형성하고, 제1금속물질로 형성된 제1금속층을 형성하고 제1금속층 상부에 마스크패턴을 형성한 후, 상기 제1금속층과 산화층(질화층)을 선택적으로 식각함으로써 산화층(질화층)과 이의 상부에 게이트막으로 이루어지는 게이트 전극을 형성할 수 있다. 이후 상기 열 처리를 함으로써 게이트 전극(131)의 계면 전체(제1절연기판과 게이트 전극 사이와 게이트 전극과 게이트 절연막의 사이)에 제1확산방지막이 형성되도록 할 수 있다. 여기서, 산화층(질화층)과 게이트층으로 이루어진 이중층 구조의 게이트 전극(131)은 서로 동일한 하나의 마스크공정을 통해 형성하거나, 또는 서로 다른 마스크공정을 통해 형성할 수 있다.
이어 도 3b에 도시된 바와 같이, 게이트 전극(131)이 형성된 절연기판(112a) 전면에 실리콘질화막(SiNx), 실리콘산화막(SiO2)과 같은 무기절연막 또는 하프늄(hafnium:HF) 옥사이드, 알루미늄 옥사이드와 같은 고유전성 산화막으로 이루어진 게이트 절연막(132)을 형성한다.
이러한 게이트 절연막(132)은 화학기상증착장치를 통한 화학기상증착법(chemical vapor deposition:CVD)을 통해 형성될 수 있다.
이에 따라 상기 제1확산방지막(131a)은, 도면에 도시된 바와 같이 화학기상증착법이 진행될 시에 형성될 수도 있다. 이 경우 전술한 열 처리 공정은 생략되고, 화학기상증착법에 의해 게이트 전극(131)의 금속 이온이 산소 또는 질소와 반응하여 자기산화(self oxidation)됨으로써 계면에 전도성의 제1확산방지막(131a)이 형성된다. 이와 같은 제1확산방지막(131a)은 계면 특성을 향상시켜 게이트 절연막(132)과의 접착력(adhesion)을 향상시키고, 금속, 일예로 구리(Cu)의 확산을 효과적으로 차단함으로써 산화물 박막트랜지스터의 소자 특성을 향상시키는 역할을 한다.
그리고 게이트 절연막(132)이 형성된 절연기판(112a) 전면에 산화물 반도체로 이루어진 산화물 반도체막을 형성하고, 마스크공정을 통해 상기 산화물 반도체막을 선택적으로 식각함으로써 액티브층(133)을 형성한다.
이때 액티브층(133)은 비정질 아연 산화물(ZnO)에 인듐(indium:In), 갈륨(gallium:Ga) 등의 중금속이 함유된 a-IGZO반도체로 형성할 수 있다.
이어, 도 3c에 도시된 바와 같이, 액티브층(133)이 형성된 절연기판(112) 전면에 질화 실리콘(SiNx), 산화 실리콘(SiO2)과 같은 무기절연물질로 형성된 에치스토퍼막(etch stopper layer:ESL)을 형성하고, 마스크공정을 통해 에치스토퍼막을 선택적으로 식각함으로써 에치스토퍼층(134)을 형성한다.
상기 에치스토퍼층(134)은 후속공정의 플라즈마 처리에 의해 채널영역의 캐리어 농도가 변화하는 것을 방지하는 역할을 하는 것으로, 생략될 수도 있다.
한편, 도 3b 및 도 3c는 하나의 마스크 공정을 통해 형성될 수도 있다. 이 경우, 게이트 절연막(132)이 형성된 절연기판(112a) 전면에 산화물 반도체로 이루어진 산화물 반도체막과 절연물질로 형성된 에치스토퍼막(etch stopper layer:ESL)을 형성하고, 마스크공정을 통해 선택적으로 식각함으로써 액티브층(133)과 이의 상부에 에치스토퍼층(134)을 한번에 형성한다.
이어서 도 3d에 도시된 바와 같이, 에치스토퍼층(134)이 형성된 절연기판(112a)의 전면에 제2금속층을 형성하고, 마스크패턴을 통해 제2금속층을 선택적으로 식각함으로써 일정간격 서로 이격된 소스 및 드레인 전극(137, 138)을 형성한다. 이때 소스 및 드레인 전극(137, 138)은, 게이트 전극(131)과 마찬가지로 이중 구조로 형성할 수 있다.
여기서 제2금속층은 도전성 제2금속물질로 형성되는 것을 특징으로 한다.
상기 제2금속물질은 합금금속 물질로, 구리 합금(Cu alloy)이 가장 바람직하나, 구리(Cu), 알루미늄(Al), 은(Ag), 티타늄(Ti)과 같은 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금일 수 있다. 이어 상기 소스 및 드레인 전극(137, 138)이 형성된 절연기판(112a)을 열 처리함으로써, 도 3e에 도시된 바와 같이 소스 및 드레인 전극(137, 138)의 금속 이온이 산소와 반응하여 자기산화(self oxidation)됨으로써 계면에 전도성의 금속산화막이 자가 형성(self-formation)되도록 하거나, 또는 소스 및 드레인 전극(137, 138)의 금속 이온이 질소와 반응하여 계면에 전도성의 금속질화막이 자가 형성(self-formation)되도록 할 수 있다. 상기 열 처리는 진공 열처리, O2 분위기, N2 분위기 또는 NH3분위기에서 이루어질 수 있다.
도 3f에 도시된 바와 같이, 소스 및 드레인 전극(137, 138)이 형성된 절연기판(112a) 상에 드레인 전극(138)을 일부 노출시키는 드레인 콘택홀(152)을 구비한 보호막(150)을 형성할 수 있다. 상기 보호막(150)은 에치스토퍼층(134)을 포함한 소스 및 드레인 전극(137, 138)을 덮도록 형성되며 유기절연물질, 무기절연물질 또는 이들의 혼성물로 이루어질 수 있다. 여기서 유기절연물질은, 일예로 포토아크릴, 벤조사이클로부텐에 해당되며, 무기절연물질은 일예로 산화실리콘(SiO2), 질화실리콘(SiNx)에 해당될 수 있다.
이러한 보호막(150)은 화학기상증착장치를 통한 화학기상증착법(chemical vapor deposition:CVD)을 통해 형성될 수 있다.
이에 따라 상기 제2확산방지막(135a, 135b)은, 열 처리 공정이 아닌 화학기상증착법이 진행될 시에 형성될 수 있다. 이 경우 전술한 열 처리 공정은 생략되고, 화학기상증착법에 의해 소스 및 드레인 전극(137, 138)의 금속 이온이 산소 또는 질소와 반응하여 자기산화(self oxidation)됨으로써 계면에 전도성의 제2확산방지막(135a, 135b)이 형성된다.
이와 같이 스스 및 드레인 전극(137, 138)을 형성할 시에 자가(self) 형성되는 제2확산방지막(135a, 135b)인 금속산화막 또는 금속질화막은 소스 및 드레인 전극(137, 138)과의 접착력(adhesion)을 향상시키고, 구리(Cu)와 같은 금속의 확산을 효과적으로 차단하는 역할을 한다.
보다 상세하게 설명하면, 확산방지막(135a, 135b)은 게이트 절연막(132)과 소스 및 드레인 전극(137, 138) 간, 액티브층(133)과 소스 및 드레인 전극(137, 138) 간, 에치스토퍼층(134)과 소스 및 드레인 전극(137, 138) 간 그리고 소스 및 드레인 전극(137, 138)과 보호막(140) 간의 계면 특성을 개선시켜 접착력을 향상시키고 금속물질의 확산을 효과적으로 차단함으로써 산화물 박막트랜지스터의 소자 특성을 향상시킨다.
이어 도 3g에 도시된 바와 같이, 보호막(150)이 형성된 절연기판(112a) 상에 인듐-틴-옥사이드(ITO) 혹은 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 금속 물질 중 선택된 하나를 증착하고 이를 패턴하여 화소전극(117)을 형성한다.
상기 화소전극(117)은 절연기판(112a) 내에서 드레인 전극(138)과 직접 접촉하면서 화소영역(P)에 위치하도록 형성된다.
이와 같이, 본 발명의 제1실시예에 따른 산화물 박막트랜지스터는 합금금속을 이용하여 게이트 전극과, 소스 및 드레인 전극을 형성함으로써 게이트 전극의 계면과 소스 및 드레인 전극의 계면에 산화물 박막트랜지스터의 소자 특성을 향상시킬 수 있는 확산방지막이 자가 형성될 수 있도록 한다. 이때, 확산방지막은 게이트 절연막 또는 보호막을 형성하는 화학기상증착법을 통해 형성하거나, 또는 열 처리를 통해 형성함으로써 종래 공정을 이용하여 증착 공정의 추가 없이 보다 간편하게 형성할 수 있는 이점을 가진다. 이를 통해 공정을 단축시켜 공정시간 및 공정비용을 절감할 수 있게 된다.
한편 본 발명의 제1실시예에 따른 산화물 박막트랜지스터는 액티브층으로 산화물 반도체를 적용한 것이지만, 이에 한정되지 않고 산화물 반도체 외에 비정질 산화물 반도체(amorphous oxide semiconductor:AOS)인 실리콘(Si)계열, 아모포스 옥사이드(amorphous oxide) 계열, 그라핀(graphene), 유기 반도체 등이 적용된 박막트랜지스터에도 본 발명에 따른 확산방지막이 자가 형성되도록 할 수 있다. 여기서, 유기 반도체로는 일예로, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-5-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜(polythiophenes:PT) 및 그 유도체, 폴리파라페닐렌비닐렌(poly-p-phenylene vinylene:PPV) 및 그 유도체, 폴리파라페닐렌(poly-p-phenylene) 및 그 유도체, 폴리플로렌(polyfluorenes:PFs) 및 그 유도체, 폴리티오펜비닐렌(polythiophenes vinylene) 및 그 유도체, 폴리티오펜-헤테로고리방향족(polythiophenes-heterocyclic compound) 공중합체 및 그 유도체, 모든 프탈로시아닌(phthalocyanine) 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등이 사용될 수 있다.
도 4는 본 발명의 바람직한 제2실시예에 따른 산화물 박막트랜지스터를 보여주는 단면도이다.
도 4에 도시된 바와 같이, 산화물 박막트랜지스터는 절연기판(212a) 상에 형성된 게이트 배선(도 1의 113)에서 연장된 게이트 전극(231)과, 이의 계면에 형성된 제1확산방지막(231a)과, 게이트 전극(231) 및 게이트 배선(도 1의 113) 상부에 형성된 게이트 절연막(232)과, 게이트 절연막(232) 상부에 형성된 액티브층(233)과, 액티브층(233) 상부에 에치스토퍼층(234)과, 에치스토퍼층(234) 상부에 서로 이격된 상태로 형성된 제2확산방지막(235a, 235b) 및 제2확산방지막(235a, 235b)의 바로 위 상부에 형성된 소스 및 드레인 전극(237, 238)으로 구성된다.
이때, 도면에 도시된 바와 같이 산화물 박막트랜지스터의 소스 및 드레인 전극(237, 238)의 상부에는 드레인 전극(238)을 일부 노출시키는 드레인콘택홀(252)을 포함하는 보호막(250)과, 이러한 보호막(250)의 상부로 드레인콘택홀(252)을 통해 드레인전극(238)과 연결되는 화소전극(217)이 더 구비될 수 있다. 또한, 소스 전극(237)은 데이터 배선(도 1의 115)과 연결될 수 있다.
이러한 산화물 박막트랜지스터는 일예로, 비정질 아연 산화물(ZnO) 반도체, 또는 산화물(ZnO)에 인듐(indium:In), 갈륨(gallium:Ga) 등의 중금속이 함유된 물질을 이용하여 액티브층을 형성함에 따라 높은 이동도와 균일한 정전류 특성을 가지며 대면적 디스플레이에 적용 가능한 장점을 가진다.
특히, 본 발명의 제2실시예에 따른 산화물 박막트랜지스터는 액티브층과 동일한 물질로 확산방지막을 형성함으로써 액티브층과 확산방지막 간의 반응성 문제를 해결하는 것을 특징으로 한다. 도 5a 내지 도 5f는 본 발명의 바람직한 제2실시예에 따른 산화물 박막트랜지스터에 대한 공정 단면도로, 도 1 및 도 4를 참조한다.
우선, 도 5a에 도시된 바와 같이 투명한 절연기판(212a) 상의 전면에 제1금속층을 형성하고, 제1금속층을 선택적으로 식각함으로써 절연기판(212a) 상에 게이트 전극(231)을 형성한다.
여기서 상기 절연기판(212a)으로는, 유연성(flexibility)을 가지는 플라스틱(plastic) 기판 또는 글라스기판이 적용될 수 있다.
또한, 상기 제1금속층으로는 도전성 제1금속물질로 이루어질 수 있는데, 상기 제1금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 티타늄(Ti), 금(Au)과 같은 금속 중에 하나로 형성되거나, 구리(Cu), 알루미늄(Al), 은(Ag), 티타늄(Ti), 몰리브덴(Mo), 금(Au)과 같은 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금으로 이루어질 수 있다.
이어 게이트 전극(231)이 형성된 절연기판(212a)을 열 처리함으로써 제1확산 방지막(231a)을 형성할 수 있다. 이와 같이 열 처리할 경우 게이트 전극(231)의 표면에 게이트 전극(231)의 금속 이온이 산소 또는 질소와 반응하여 게이트 전극(231)의 계면에 금속산화막 또는 금속질화막의 제1확산방지막(231a)이 자가 형성(self-formation)됨으로써 별도의 마스크 공정 없이도 제1확산방지막(231a)을 형성할 수 있게 된다. 상기 열 처리는 진공 열처리, O2 분위기, N2 분위기 또는 NH3분위기에서 이루어질 수 있으며, 제1확산방지막(231a)은 게이트 전극(231)과 절연기판(212a) 사이에도 형성될 수 있다.
또는 게이트 전극(231)이 형성된 절연기판(212a) 전면에 제1산화물 반도체층을 형성하고, 마스크공정을 통해 상기 제1산화물 반도체층을 선택적으로 식각함으로써, 도 5b에 도시된 바와 같이 제1확산 방지막(231a)을 형성할 수 있다. 이 경우 별도의 마스크 공정이 추가된다.
여기서, 제1산화물 반도체층은 비정질 아연 산화물(ZnO)에 인듐(indium:In), 갈륨(gallium:Ga) 등의 중금속이 함유된 물질을 사용할 수 있다.
이어 제1확산방지막(231a)이 형성된 절연기판(212a) 전면에 실리콘질화막(SiNx)이나 실리콘산화막(SiO2)과 같은 무기절연막, 벤조사이클로부텐(benzocyclobutene)이나 포토 아크릴(photo-acryl)과 같은 유기절연막, 하프늄(hafnium:HF) 옥사이드나 알루미늄 옥사이드와 같은 고유전성 산화막, 또는 알루미늄 산화막(Al2O3), 티타늄 산화막(TiO2), 탄탈룸 산화막(Ta2O5)과 같은 금속 산화막을 형성하여 게이트 절연막(232)을 형성한다.
이러한 게이트 절연막(232)은 화학기상증착장치를 통한 화학기상증착법(chemical vapor deposition:CVD), 또는 O2 플라즈마 공정을 통해 형성될 수 있다.
한편 상기 제1확산방지막(231a)은, 전술한 열 처리 공정이 아닌 화학기상증착법이 진행될 시에 형성될 수도 있다. 이 경우 전술한 열 처리 공정은 생략되고, 화학기상증착법에 의해 게이트 전극(231)의 금속 이온이 산소 또는 질소와 반응하여 자기산화(self oxidation)됨으로써 계면에 전도성의 제1확산방지막(231a)이 형성될 수 있다.
이와 같이 제1확산방지막(231a)은 별도의 마스크 공정을 통해 형성되거나, 또는 마스크 공정 없이 열 처리 또는 화학기상증착법에 의해 형성될 수 있다.
이러한 제1확산방지막(231a)은 계면 특성을 향상시켜 게이트 절연막(232)과의 접착력(adhesion)을 향상시키고, 금속, 일예로 구리(Cu)의 확산을 효과적으로 차단함으로써 산화물 박막트랜지스터의 소자 특성을 향상시키는 역할을 한다.
그리고 게이트 절연막(232)이 형성된 절연기판(212a) 전면에 산화물 반도체로 이루어진 산화물 반도체막을 형성하고, 마스크공정을 통해 상기 산화물 반도체막을 선택적으로 식각함으로써 액티브층(233)을 형성한다.
이때 액티브층(233)은 비정질 아연 산화물(ZnO)에 인듐(indium:In), 갈륨(gallium:Ga) 등의 중금속이 함유된 a-IGZO반도체로 형성함이 가장 바람직하지만 이에 한정되지 않고 산화물 반도체 외에 비정질 산화물 반도체(amorphous oxide semiconductor:AOS)인 실리콘(Si)계열, 아모포스 옥사이드(amorphous oxide) 계열, 그라핀(graphene), 유기 반도체 등을 적용할 수 있다. 여기서, 유기 반도체로는 일예로, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-5-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜(polythiophenes:PT) 및 그 유도체, 폴리파라페닐렌비닐렌(poly-p-phenylene vinylene:PPV) 및 그 유도체, 폴리파라페닐렌(poly-p-phenylene) 및 그 유도체, 폴리플로렌(polyfluorenes:PFs) 및 그 유도체, 폴리티오펜비닐렌(polythiophenes vinylene) 및 그 유도체, 폴리티오펜-헤테로고리방향족(polythiophenes-heterocyclic compound) 공중합체 및 그 유도체, 모든 프탈로시아닌(phthalocyanine) 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등이 사용될 수 있다.
이어 도 5c에 도시된 바와 같이, 액티브층(233)이 형성된 절연기판(212a) 전면에 질화 실리콘(SiNx), 산화 실리콘(SiO2)과 같은 무기절연물질로 형성된 에치스토퍼막(etch stopper layer:ESL)을 형성하고, 마스크공정을 통해 에치스토퍼막을 선택적으로 식각함으로써 에치스토퍼층(234)을 형성한다.
상기 에치스토퍼층(234)은 후속공정의 플라즈마 처리에 의해 채널영역의 캐리어 농도가 변화하는 것을 방지하는 역할을 하는 것으로, 생략될 수도 있다.
한편, 도 5b 및 도 5c는 하나의 마스크 공정을 통해 형성될 수도 있다. 이 경우, 게이트 절연막(232)이 형성된 절연기판(212a) 전면에 산화물 반도체로 이루어진 산화물 반도체막과 절연물질로 형성된 에치스토퍼막(etch stopper layer:ESL)을 형성하고, 마스크공정을 통해 선택적으로 식각함으로써 액티브층(233)과 이의 상부에 에치스토퍼층(234)을 한번에 형성할 수 있다.
이어서 도 5d에 도시된 바와 같이, 에치스토퍼층(234)이 형성된 절연기판(212a)의 전면에 일예로, 스터퍼 장비를 이용하여 제2산화물 반도체층 및 제2금속층을 형성한다.
여기서, 제2산화물 반도체층은 비정질 아연 산화물(ZnO)에 인듐(indium:In), 갈륨(gallium:Ga) 등의 중금속이 함유된 물질을 사용할 수 있다.
그리고 제2금속층은 도전성 제2금속물질로 형성되는데, 상기 제2금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 티타늄(Ti), 금(Au)과 같은 금속 중에 하나로 형성되거나, 구리(Cu), 알루미늄(Al), 은(Ag), 티타늄(Ti), 몰리브덴(Mo), 금(Au)과 같은 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금으로 이루어질 수 있다.
이후, 마스크공정을 통해 제2산화물 반도체층 및 제2금속층을 선택적으로 패터닝함으로써 에치스토퍼층(234) 위에 서로 이격된 제2확산방지막(235a, 235b)과 이러한 제2확산방지막(235a, 235b)의 바로 위 상부에 소스 및 드레인 전극(237, 238)을 형성한다. 이와 같이 형성됨으로써 소스 및 드레인 전극(237, 238)은 제2확산방지막(235a, 235b)을 통해 액티브층(233)의 소스 및 드레인 영역과 전기적으로 접속할 수 있다. 이러한, 소스 및 드레인 전극(237, 238)은 게이트 전극(231)과 마찬가지로 이중 구조로 형성할 수 있다.
여기서, 상기 제2확산방지막(235a, 235b)은 에치스토퍼층(234)의 일부 표면과 액티브층(233)의 표면 및 게이트 절연막(232)의 일부 표면에 서로 대응되어 마주보도록 형성된다.
이와 같이 제2확산방지막(235a, 235b)을 액티브층과 동일한 물질로 형성함으로써 액티브층(233)과 제2확산방지막(235a, 235b) 간의 반응성 문제를 해결하고, 하나의 마스크 공정을 통해 제2확산방지막(235a, 235b)과 소스 및 드레인 전극(237, 238)을 형성함으로써 공정 수를 절감할 수 있는 이점이 있다.
그리고 도 5e에 도시된 바와 같이, 소스 및 드레인 전극(237, 238)이 형성된 절연기판(212a) 상에 드레인 전극(238)을 일부 노출시키는 드레인 콘택홀(252)을 구비한 보호막(250)을 형성할 수 있다. 상기 보호막(250)은 에치스토퍼층(234)을 포함한 소스 및 드레인 전극(237, 238)을 덮도록 형성되며 유기절연물질, 무기절연물질, 또는 금속 산화막으로 이루어질 수 있다. 여기서 유기절연물질은, 일예로 포토아크릴, 벤조사이클로부텐일 수 있으며, 무기절연물질은 일예로 산화실리콘(SiO2), 질화실리콘(SiNx)일 수 있고, 금속 산화물질은 일예로 알루미늄 산화막(Al2O3), 티타늄 산화막(TiO2), 탄탈룸 산화막(Ta2O5)일 수 있다.
이러한 보호막(250)은 화학기상증착장치를 통한 화학기상증착법(chemical vapor deposition:CVD), 또는 O2 플라즈마 공정을 통해 형성될 수 있다.
이어 도 5f에 도시된 바와 같이, 보호막(250)이 형성된 절연기판(212a) 상에 인듐-틴-옥사이드(ITO) 혹은 인듐-징크-옥사이드(IZO)와 같은 투명한 도전성 금속 물질 중 선택된 하나를 증착하고 이를 패턴하여 화소전극(217)을 형성한다.
상기 화소전극(217)은 절연기판(212a) 내에서 드레인 전극(238)과 직접 접촉하면서 화소영역(P)에 위치하도록 형성된다.
도 6a는 본 발명의 제2실시예와 비교예의 온도별 면저항 값을 보여주는 그래프이다. 여기서, 비교예는 확산방지막으로 산화성이 상대적으로 큰 물질, 일예로 Mo계열, Ti계열, Mo alloy, Ti alloy와 같은 물질을 적용한 산화물 박막트랜지스터이고, 제2실시예는 확산방지막으로 액티브층과 동일한 물질을 적용한 산화물 박막트랜지스터이다.
도 6a를 참조하면, 비교예와 제2실시예는 온도에 따른 면저항 값이 유사함을 알 수 있다. 즉, 제2실시예는 열처리 또는 화학기상증착법에 따른 온도 변화에 따른 면저항 특성이 비교예와 유사하므로 제2실시예는 저항면에서 안정적인 확산방지막으로서 사용될 수 있음을 알 수 있다.
도 6b는 비교예에 따른 산화물 박막트랜지스터에서의 확산 반응을 설명하기 위한 그래프이다. 여기서,일예로서 위에서 아래로 Cu, MoTi, IGZO가 순차적으로 적층된 산화물 박막트랜지스를 비교예로서 설명한다.
도 6b를 참조하면, 박막의 표면, 즉 Cu의 표면에서부터 아래 깊이방향으로 위치된 MoTi가 IGZO와 반응하여 화살표와 같이 확산되는 문제를 알 수 있다. 여기서, MoTi는 산화성이 상대적으로 큰 물질, 일예로 Mo계열, Ti계열, Mo alloy, Ti alloy와 같은 물질일 수 있다. 한편, 본 발명의 바람직한 제2실시예에 따른 산화물 박막트랜지스터는 액티브층과 동일한 물질로 확산방지막, 특히 액티브층과 접촉하는 제2확산방지막을 형성함으로써 액티브층과 확산방지막 간의 반응성 문제를 해결하며 산화물 박막트랜지스터의 소자 안정성을 향상시킬 수 있게 된다.
한편, 이상에서는 게이트 전극이 소스 및 드레인 전극의 하부에 위치하는 바텀 게이트(Bottom-gate) 구조의 산화물 박막트랜지스터를 예를 들어 설명하였지만, 이에 한정되지 않고 게이트 전극이 소스 및 드레인 전극의 상부에 위치하는 탑 게이트(Top-gate) 구조의 산화물 박막트랜지스터에도 본 발명에 따른 확산방지막이 적용될 수 있다.
즉, 이상과 같은 본 발명의 실시예는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지를 벗어나지 않는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명의 보호범위는 첨부된 특허청구범위 및 이와 균등한 범위 내에서의 본 발명의 변형을 포함한다.
112a, 212a: 절연기판 131, 231: 게이트 전극
132, 232: 게이트 절연막 133, 233: 액티브층
134, 234: 에치스토퍼층 135a, 135b, 235a, 235b: 확산방지막
137, 237: 소스 전극 138, 238: 드레인 전극
150, 250: 보호막 125, 225: 드레인콘택홀
117, 217: 화소전극

Claims (15)

  1. 기판 상에 제1금속물질로 게이트 전극을 형성하는 제1단계와;
    상기 게이트 전극이 형성된 상기 기판 위에 게이트 절연막을 형성하는 제2단계와;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 액티브층을 형성하는 제3단계와;
    상기 액티브층 위로 제2금속물질로 서로 이격하는 소스 및 드레인 전극을 형성하는 제4단계를 포함하고,
    상기 제4단계는
    상기 소스 및 드레인 전극이 형성된 상기 기판을 화학기상증착법 또는 열처리함으로써 상기 제2금속물질이 산화 또는 질화되어 상기 게이트 절연막과 상기 소스 및 드레인 전극 사이와, 상기 액티브층과 상기 소스 및 드레인 전극 사이, 그리고 상기 소스 및 드레인 전극의 표면에 확산방지막을 형성하는 단계를 더 포함하는 산화물 박막트랜지스터의 제조방법.
  2. 제 1항에 있어서,
    상기 제 1 및 제2금속물질은
    구리(Cu), 알루미늄(Al), 은(Ag) 및 티타늄(Ti)으로 구성된 금속그룹으로부터 선택된 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금금속인 산화물 박막트랜지스터의 제조방법.
  3. 제 2항에 있어서,
    상기 제1단계의 상기 게이트 전극을 형성하는 단계는
    상기 제1금속물질의 제1산화막 또는 제1질화막을 증착하는 단계와,
    상기 제1산화막 또는 제1질화막의 상부에 상기 제1금속층을 증착하는 단계로 이루어지고,
    상기 제4단계의 상기 소스 및 드레인 전극을 형성하는 단계는
    상기 제2금속물질의 제2산화막 또는 제2질화막을 증착하는 단계와,
    상기 제2산화막 또는 제2질화막의 상부에 상기 제2금속층을 증착하는 단계로 이루어지는 산화물 박막트랜지스터의 제조방법.
  4. 제 1항에 있어서,
    상기 액티브층 위로 산화 실리콘과 같은 무기절연물질로 이루어지는 에치스토퍼층을 형성하는 단계를 더 포함하고,
    상기 확산방지막은 상기 화학기상증착법 또는 열처리 단계에서 상기 에치스토퍼층과 상기 소스 및 드레인 전극 사이에도 형성되는 산화막 박막트랜지스터의 제조방법.
  5. 제 1항에 있어서,
    상기 소스 및 드레인 전극이 형성된 상기 기판의 전면에 드레인 콘택홀을 포함하는 보호막을 형성하는 단계와,
    상기 드레인 콘택홀을 통해 상기 드레인 전극과 전기적으로 접촉하는 화소전극을 형성하는 단계를 더 포함하는 산화막 박막트랜지스터의 제조방법.
  6. 기판 상에 제1금속물질로 게이트 전극을 형성하는 제1단계와;
    상기 게이트 전극이 형성된 상기 기판 위에 제1화학기상증착법을 통해 게이트 절연막을 형성하는 제2단계와;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 액티브층을 형성하는 제3단계와;
    상기 액티브층 위로 산화 실리콘과 같은 무기절연물질로 이루어지는 에치스토퍼층을 형성하는 제4단계와;
    상기 액티브층 위로 제2금속물질로 서로 이격하는 소스 및 드레인 전극을 형성하는 제5단계와;
    상기 소스 및 드레인 전극이 형성된 상기 기판의 전면에 제2화학기상증착법을 통해 보호막을 형성하는 제6단계를 포함하고,
    상기 제2단계의 상기 제1화학기상증착법에 의해 상기 제1금속물질이 산화 또는 질화되어 상기 게이트 전극의 표면에 제1확산방지막이 자가 형성(self-formation)되고,
    상기 제6단계의 상기 제2화학기상증착법에 의해 상기 제2금속물질이 산화 또는 질화되어 상기 상기 게이트 절연막과 상기 소스 및 드레인 전극 간, 상기 액티브층과 상기 소스 및 드레인 전극 간, 상기 에치스토퍼층과 상기 소스 및 드레인 전극 간 그리고 상기 소스 및 드레인 전극과 상기 보호막 간에 제2확산방지막이 자가 형성(self-formation)되는 산화물 박막트랜지스터의 제조방법.
  7. 제 6항에 있어서,
    상기 제 1 및 제2금속물질은
    구리(Cu), 알루미늄(Al), 은(Ag) 및 티타늄(Ti)으로 구성된 금속그룹으로부터 선택된 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금금속인 산화물 박막트랜지스터의 제조방법.
  8. 기판 상에 형성된 게이트 전극과;
    상기 게이트 전극이 형성된 상기 기판 위에 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 형성된 액티브층과;
    상기 액티브층의 위로 서로 이격되어 형성된 소스 및 드레인 전극과;
    상기 게이트 절연막과 상기 소스 및 드레인 전극 간, 상기 액티브층과 상기 소스 및 드레인 전극 간 그리고 상기 소스 및 드레인 전극의 표면에 형성된 확산방지막을 포함하는 산화물 박막트랜지스터를 포함한 표시장치.
  9. 제 8항에 있어서,상기 소스 및 드레인 전극은
    구리(Cu), 알루미늄(Al), 은(Ag) 및 티타늄(Ti)으로 구성된 금속그룹으로부터 선택된 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금금속으로 이루어지는 산화물 박막트랜지스터를 포함한 표시장치.
  10. 제 9항에 있어서,
    상기 액티브층의 위로 상기 액티브층과 중첩되어 형성되는 에치스토퍼층을 더 포함하고,
    상기 확산방지막은 상기 에치스토퍼층과 상기 소스 및 드레인 전극 사이에 더 형성되는 산화물 박막트랜지스터를 포함한 표시장치.
  11. 제 9항에 있어서,
    상기 액티브층은
    a-IGZO(amorphous-Indium Gallium Zinc Oxide) 또는 비정질 산화물 반도체(amorphous oxide semiconductor:AOS)로 형성된 산화물 박막트랜지스터를 포함한 표시장치.
  12. 기판 상에 형성된 게이트 전극과;
    상기 게이트 전극이 형성된 상기 기판 위에 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 형성된 액티브층과;
    상기 액티브층이 형성된 기판 위에 형성된 확산방지막과;
    상기 확산방지막을 통해 상기 액티브층의 소스 및 드레인 영역과 전기적으로 접속하는 소스 및 드레인 전극과;
    상기 확산방지막은
    적어도 상기 게이트 절연막의 일부 표면 및 액티브층의 일부 표면에 형성되며, 상기 액티브층과 동일 물질로 이루어지는 것을 특징으로 하는 표시장치.
  13. 제 12항에 있어서,
    상기 액티브층의 위로 상기 액티브층과 중첩되어 형성되는 에치스토퍼층을 포함하고, 상기 확산방지막은 상기 에치스토퍼층과 상기 소스 및 드레인 전극 사이에 더 형성되는 것을 특징으로 하는 표시장치.
  14. 제 12항에 있어서,
    상기 제 1 및 제2금속물질은
    구리(Cu), 알루미늄(Al), 은(Ag) 및 티타늄(Ti)으로 구성된 금속그룹으로부터 선택된 금속에 칼슘(Ca), Mg(마그네슘), 아연(Zn), 티타늄(Ti), 몰리브덴(Mo), 니켈(Ni), 지르코늄(Zr), 카드뮴(Cd), 금(Au), 은(Ag), 코발트(Co), 인(In), 탄탈(Ta), 하프늄(Hf), 텅스텐(W) 및 크롬(Cr) 중 하나 이상이 포함된 합금금속인 표시장치.
  15. 제 12항에 있어서,
    상기 액티브층은
    a-IGZO(amorphous-Indium Gallium Zinc Oxide) 또는 비정질 산화물 반도체(amorphous oxide semiconductor:AOS)로 형성된 표시장치.
KR1020120054425A 2011-12-13 2012-05-22 산화물 박막트랜지스터 및 그 제조방법 KR20130067201A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110133761 2011-12-13
KR20110133761 2011-12-13

Publications (1)

Publication Number Publication Date
KR20130067201A true KR20130067201A (ko) 2013-06-21

Family

ID=48863159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120054425A KR20130067201A (ko) 2011-12-13 2012-05-22 산화물 박막트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130067201A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150105533A (ko) * 2014-03-06 2015-09-17 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법
US9941143B2 (en) 2014-05-13 2018-04-10 Samsung Display Co., Ltd. Thin film transistor, display substrate having the same, and method of manufacturing the same
CN113345924A (zh) * 2021-06-03 2021-09-03 京东方科技集团股份有限公司 显示面板及其制作方法和显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150105533A (ko) * 2014-03-06 2015-09-17 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 기판, 표시 장치 및 박막 트랜지스터 제조 방법
US9941143B2 (en) 2014-05-13 2018-04-10 Samsung Display Co., Ltd. Thin film transistor, display substrate having the same, and method of manufacturing the same
CN113345924A (zh) * 2021-06-03 2021-09-03 京东方科技集团股份有限公司 显示面板及其制作方法和显示装置

Similar Documents

Publication Publication Date Title
US10256344B2 (en) Oxide thin film transistor and method of fabricating the same
US9721977B2 (en) Display device and electronic unit
US8860295B2 (en) Display devices and methods of manufacturing display devices
TWI497725B (zh) 顯示器及電子單元
US9368525B2 (en) Display device and electronic apparatus
US20100301325A1 (en) Oxide thin film transistor and method of fabricating the same
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
US9337346B2 (en) Array substrate and method of fabricating the same
US9331165B2 (en) Thin-film transistor (TFT), manufacturing method thereof, array substrate, display device and barrier layer
US9842915B2 (en) Array substrate for liquid crystal display device and method of manufacturing the same
KR20110125105A (ko) 산화물 박막 트랜지스터 및 그 제조방법
WO2014068859A1 (en) Semiconductor device, display unit, and electronic apparatus
CN104659060A (zh) 阵列基板和制造该阵列基板的方法
KR101622733B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20140118785A (ko) 반도체 장치, 표시 장치 및 전자 기기
KR101697586B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
CN108305879A (zh) 薄膜晶体管阵列基板及制作方法和显示装置
KR20150059950A (ko) 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법
KR101622182B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20130067201A (ko) 산화물 박막트랜지스터 및 그 제조방법
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101298611B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20080102665A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR101785916B1 (ko) 유기 박막트랜지스터 및 그 제조방법 그리고 이를 구비하는 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
E601 Decision to refuse application
E801 Decision on dismissal of amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2019101002428; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20190719

Effective date: 20200424