CN102916050A - 薄膜晶体管和薄膜晶体管阵列面板 - Google Patents

薄膜晶体管和薄膜晶体管阵列面板 Download PDF

Info

Publication number
CN102916050A
CN102916050A CN201210138016XA CN201210138016A CN102916050A CN 102916050 A CN102916050 A CN 102916050A CN 201210138016X A CN201210138016X A CN 201210138016XA CN 201210138016 A CN201210138016 A CN 201210138016A CN 102916050 A CN102916050 A CN 102916050A
Authority
CN
China
Prior art keywords
film transistor
thin
semiconductor layer
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210138016XA
Other languages
English (en)
Inventor
李镕守
姜闰浩
柳世桓
张宗燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102916050A publication Critical patent/CN102916050A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管和薄膜晶体管阵列面板。所述薄膜晶体管包括：基板；栅电极，设置在基板上；半导体层，设置在基板上并部分地交叠栅电极；源电极和漏电极，关于半导体层的沟道区彼此间隔开；绝缘层，设置在栅电极与半导体层之间；和阻挡层，设置在半导体层与源电极之间以及半导体层与漏电极之间，其中阻挡层包括石墨烯。基于用于半导体层的材料的类型提供欧姆接触。

Description

薄膜晶体管和薄膜晶体管阵列面板
技术领域
本发明的示范性实施方式涉及一种薄膜晶体管和薄膜晶体管阵列面板。
背景技术
通常，诸如液晶显示器、有机发光二极管显示器等平板显示器包括多对场产生电极和夹置于场产生电极之间的电-光有源层。液晶显示器包括液晶层作为电-光有源层，有机发光二极管显示器包括有机发光层作为电-光有源层。
一对场产生电极中的一个通常连接到开关元件以接收电信号，电-光有源层将电信号转换为光信号，由此显示图像。
在平板显示器中，薄膜晶体管（TFT）是通常用作开关元件的三端子元件。平板显示器还包括信号线，诸如栅线和数据线，栅线传输用于控制薄膜晶体管的扫描信号，数据线传输施加到像素电极的信号。
随着显示装置变得更大，为了实现高速驱动，已经研究了氧化物半导体技术，还研究了用于减小信号线中的电阻的方法。
近年来，已经提出了以铜取代已知的金属布线材料的方法，铜与已知的金属布线材料相比具有更好的电阻特性和更好的电迁移特性。
然而，铜与玻璃基板具有弱的粘附性，即使在诸如200℃的相对低的温度下也可能扩散到绝缘层或半导体层，因此使得实质上难以将铜应用为单独的金属布线材料。
因此，为了防止扩散，已经提出了可以在玻璃基板与栅极布线之间以及在半导体层与数据布线之间形成阻挡金属层，该阻挡金属层是能够改善粘附特性并防止向半导体层扩散的铜布线结构。
在背景技术部分公开的以上信息仅仅是为了提高对本发明的背景的理解，因此可能包含未形成本领域普通技术人员已知的现有技术的信息。
发明内容
提供阻挡层以防止主布线层的金属材料的扩散，阻挡层可以包括各种金属和金属材料，诸如锰、钛等。然而，在使用氧化物半导体的情况下，存在氧化物半导体的组成成分的一部分由于与氧结合的金属特性而被提取（extract）的问题。这导致在氧化物半导体与阻挡层之间的界面中形成突起。
本发明的示范性实施方式提供一种包括阻挡层的薄膜晶体管及相应的薄膜晶体管阵列面板，该阻挡层防止主布线层的金属材料扩散并减少诸如突起的外来物质缺陷。
应该理解，上述一般描述及下面的详细描述是示范性和说明性的，旨在提供对本发明的进一步解释。
本发明的一示范性实施方式提供一种薄膜晶体管，包括：基板；栅电极，设置在基板上；半导体层，设置在基板上，半导体层具有沟道区；源电极和漏电极，关于半导体层的沟道区彼此间隔开；绝缘层，设置在栅电极与半导体层之间；和阻挡层，设置在半导体层与源电极之间以及半导体层与漏电极之间，其中阻挡层包括石墨烯。薄膜晶体管还可以包括设置在源电极和漏电极上的盖层。盖层可以包括石墨烯。阻挡层可以接触源电极和漏电极。薄膜晶体管还可以包括设置在盖层上的钝化层。钝化层可以接触半导体层的相应于沟道区的上表面。半导体层可以包括氧化物半导体。半导体层可以包括锌（Zn）、铟（In）、锡（Sn）、镓（Ga）和铪（Hf）中至少之一。半导体层可以包括非晶硅。薄膜晶体管还可以包括设置在半导体层与阻挡层之间的欧姆接触层。源电极和漏电极可以包括下层和设置在下层上的上层，下层包括铜、锰和钛中至少之一，上层包括铜。
本发明的另一示范性实施方式提供一种薄膜晶体管阵列面板，包括：基板；设置在所述基板上的栅线和栅电极，栅线和栅电极彼此连接；栅绝缘层，设置在栅线和栅电极上；半导体层，设置在栅绝缘层上；设置在半导体层上的数据线和连接到数据线的源电极；漏电极，与源电极间隔开；钝化层，设置在数据线、源电极和漏电极上并具有接触孔；像素电极，设置在钝化层上并通过接触孔连接到漏电极；和阻挡层，设置在半导体层与源电极之间以及半导体层与漏电极之间，其中阻挡层包括石墨烯。薄膜晶体管阵列面板还可以包括设置在源电极与钝化层之间以及漏电极与钝化层之间的盖层。盖层可以包括石墨烯。阻挡层可以接触源电极和漏电极。钝化层可以接触半导体层的上表面，半导体层具有沟道区。半导体层可以包括氧化物半导体。半导体层可以包括锌（Zn）、铟（In）、锡（Sn）、镓（Ga）和铪（Hf）中至少之一。半导体层可以包括非晶硅。薄膜晶体管阵列面板还可以包括设置在半导体层与阻挡层之间的欧姆接触层。源电极和漏电极可以包括下层和设置在下层上的上层，下层包括铜、锰和钛中至少之一，上层包括铜。根据本发明的示范性实施方式，可以通过由石墨烯形成的阻挡层而防止布线材料的扩散，并防止在使用氧化物半导体作为半导体层时产生突起。
本发明的其他特征将在下面的描述中阐述，并且部分地将从该描述而变得明显，或者可以通过实践本发明而获知。
附图说明
附图被包括以提供对本发明的进一步理解，附图被结合在本说明书中并构成本说明书的一部分，附图示出了本发明的实施方式并与描述一起用于解释本发明的原理。
图1是示出根据本发明的一示范性实施方式的薄膜晶体管的截面图；
图2是示出根据本发明的一示范性实施方式的薄膜晶体管的截面图；
图3是示出根据本发明的一示范性实施方式的薄膜晶体管的截面图；
图4是示出根据本发明的一示范性实施方式的薄膜晶体管阵列面板的一个像素的布局图；
图5是沿图4的线V-V’截取的截面图；
图6是根据本发明的一示范性实施方式的使用石墨烯作为阻挡层的薄膜晶体管结构的电子显微图；
图7是示出在热处理之前薄膜晶体管的组成材料在图6的A、B和C位置的计数图；
图8是根据本发明的一示范性实施方式的薄膜晶体管的电子显微图；
图9是示出在热处理之后薄膜晶体管的组成材料在图8的A、B和C位置的计数图；
图10是根据本发明的一示范性实施方式的使用石墨烯作为盖层的薄膜晶体管结构的电子显微图。
具体实施方式
在下文参考附图更充分地描述本发明，在附图中示出了本发明的实施方式。然而，本发明可以以许多不同的形式实施且不应理解为限于这里给出的实施方式。而是提供这些实施方式使得本公开完整，并向本领域技术人员充分传达本发明的范围。在附图中，为了清晰可能夸大了层和区域的尺寸和相对尺寸。在图中相同的附图标记表示相同的元件。
将理解，当元件或层被称为在另一元件或层“上”、或者“连接到”另一元件或层时，它可能直接在另一元件或层上或者直接连接到另一元件或层，或者可以存在中间的元件或层。相反，当元件或层被称为“直接在”另一元件或层“上”或者“直接连接到”另一元件或层时，不存在中间元件或层。
将理解，为了公开的目的，“X、Y和Z中的至少之一”可以理解为只有X、只有Y、只有Z或者X、Y和Z的两个或更多个项目的任意组合（例如，XYZ、XYY、YZ、ZZ）。
图1是示出根据本发明的一示范性实施方式的薄膜晶体管的截面图。
参照图1，栅电极124设置在绝缘基板110上，该绝缘基板110可以由透明玻璃或塑料制成。栅电极124可以具有包括第一层124p和第二层124q的双层结构。第一层124p和第二层124q可以分别由诸如铝（Al）和铝合金等的铝基金属、诸如银（Ag）和银合金等的银基金属、诸如铜（Cu）和铜合金等的铜基金属、诸如钼（Mo）和钼合金等的钼基金属、铬（Cr）、钛（Ti）、钽（Ta）、锰（Mn）等制成。
此外，第一层124p和第二层124q可以通过结合具有不同物理性质的其他层而形成。栅电极124被示出为形成为双层结构，但是本公开的多个方面不限于此，栅电极124可以形成为其他结构，诸如单层结构或三层结构。
栅绝缘层140设置在栅电极124上，栅绝缘层140可以由诸如硅氧化物或硅氮化物的绝缘材料制成。
半导体层151形成在栅绝缘层140上。半导体层151可以由非晶硅、多晶硅或氧化物半导体制成。如果半导体层151由氧化物半导体制成，则半导体层151可以包括锌（Zn）、铟（In）、锡（Sn）、镓（Ga）和铪（Hf）中至少之一。
阻挡层160设置在半导体层151上，源电极173和漏电极175设置在阻挡层160上。
阻挡层160可以由石墨烯形成。由石墨烯形成的阻挡层160具有欧姆接触特性。
源电极173和漏电极175可以分别由诸如铝（Al）和铝合金等的铝基金属、诸如银（Ag）和银合金等的银基金属、诸如铜（Cu）和铜合金（诸如铜锰（CuMn））等的铜基金属、诸如钼（Mo）和钼合金等的钼基金属、铬（Cr）、钽（Ta）、钛（Ti）等制成。此外，源电极173和漏电极175可以由诸如铟锡氧化物（ITO）、铟锌氧化物（IZO）等透明导电材料制成。源电极173和漏电极175可以具有单层结构或者包括两个或更多导电层（未示出）的多层结构。
钝化层180设置在源电极173和漏电极175上。钝化层180可以直接接触半导体层151的与半导体层151的沟道区相应的上侧。钝化层180可以由诸如硅氮化物或硅氧化物的无机绝缘体、有机绝缘体和低介电绝缘体制成。钝化层180可以具有单层结构或多层结构。
在薄膜晶体管中，阻挡层160设置在半导体层151与源电极173之间以及半导体层151与漏电极175之间，使得源电极173和漏电极175的金属成分不扩散到半导体层151，由此防止薄膜晶体管的特性退化。
图2是示出根据本发明的一示范性实施方式的薄膜晶体管的截面图。
参照图2，薄膜晶体管具有与图1所描述的薄膜晶体管几乎相同的构造。然而，图2的薄膜晶体管与图1所描述的薄膜晶体管的不同之处在于：欧姆接触层163和165设置在源电极173与半导体层151之间以及漏电极175与半导体层151之间。在此情形下，半导体层151可以由非晶硅制成。因此，除了上述差异之外，与图1的薄膜晶体管相关的公开可以应用于图2的薄膜晶体管。虽然欧姆接触层163和165示出为在阻挡层160与半导体层151之间，但是阻挡层160可以设置在欧姆接触层163和165与半导体层151之间。
图3是示出根据本发明的一示范性实施方式的薄膜晶体管的截面图。
参照图3，薄膜晶体管具有与图1所描述的薄膜晶体管几乎相同的构造。然而，图3的薄膜晶体管与图1所描述的薄膜晶体管的不同之处在于：盖层185设置在钝化层180与源电极173之间以及钝化层180与漏电极175之间。盖层185可以由石墨烯制成。由于薄膜晶体管包括盖层185，所以阻挡了源电极173和漏电极175的金属成分扩散，能够防止源电极173和漏电极175由于诸如氧的材料而被氧化，诸如氧的材料可能在钝化层180的形成过程中产生并与电极反应。
因此，除了上述差异之外，与图1的薄膜晶体管相关的公开可以应用于图3的薄膜晶体管。虽然未示出，但是图3的TFT还可以包括设置在源电极173与半导体151之间的欧姆接触层163和设置在漏电极175与半导体层151之间的欧姆接触层165，类似于前一示范性实施方式。
图4是示出根据本发明的一示范性实施方式的薄膜晶体管阵列面板的一个像素的布局图。图5是沿图4的线V-V’截取的截面图。
参照图4和图5，多条栅线121形成在绝缘基板110上，绝缘基板110可以由透明玻璃或塑料形成。
栅线121传输栅信号并主要沿水平方向延伸。每条栅线121包括从栅线121突出的多个栅电极124。
栅线121和栅电极124可以具有由第一层124p（其与栅电极124相应并且未显示与栅线121相应的第一层）以及第二层124q（其与栅电极124相应并且未显示与栅线121相应的第二层）构成的双层结构。第一层124p以及第二层124q可以分别由诸如铝（Al）和铝合金等的铝基金属、诸如银（Ag）和银合金等的银基金属、诸如铜（Cu）和铜合金等的铜基金属、诸如钼（Mo）和钼合金等的钼基金属、铬（Cr）、钛（Ti）、钽（Ta）、锰（Mn）等制成。
此外，第一层124p以及第二层124q可以通过结合具有不同物理性质的其他层而形成。如所示出的，栅线121和栅电极124形成为双层结构；然而，本公开的多个方面不限于此，栅线121和栅电极124可以形成为单层结构或多层结构。
栅绝缘层140设置在栅线121和栅电极124上，栅绝缘层140可以由诸如硅氧化物或硅氮化物的绝缘材料制成。
半导体层151形成在栅绝缘层140上。半导体层151主要沿竖直方向延伸并包括朝栅电极124突出的多个突起154。
半导体层151和突起154可以由非晶硅、多晶硅或氧化物半导体形成。如果半导体层151和突起154由氧化物半导体形成，则半导体层151和突起154可以包括锌（Zn）、铟（In）、锡（Sn）、镓（Ga）和铪（Hf）中至少之
阻挡层160设置在半导体层151上。数据线171、连接到数据线171的源电极173和关于沟道区与源电极173间隔开的漏电极175设置在阻挡层160上，该沟道区相应于半导体层151的突起154。
阻挡层160由石墨烯制成。由石墨烯制成的阻挡层可以被已知的由钛等制成的阻挡层取代。通过由石墨烯形成阻挡层，可以减少由已知的阻挡层产生的外来物质缺陷。
这里，外来物质缺陷是指如果使用氧化物半导体作为半导体层，则由于钛（以及已知的阻挡层中的其他物质）的性质而导致的氧化物半导体中一部分金属成分被提取，所述金属成分与氧结合从而在氧化物半导体与阻挡层之间的界面中形成突起。结果，薄膜晶体管的特性会退化。
如果半导体层151由非晶硅制成，则欧姆接触层（如图2所示）可以设置在源电极173与半导体层151之间以及漏电极175与半导体层151之间以降低其间的接触电阻。
数据线171传输数据信号并主要沿竖直方向延伸以交叉栅线121。朝栅电极124延伸以具有U形的多个源电极173可以连接到数据线171。
对于所公开的信号线提供各种取向，然而，本公开的多个方面不限于公开示范性实施方式时所使用的取向。
漏电极175与数据线171分离并从源电极173的U形的中心朝上侧延伸。
数据线171、源电极173和漏电极175可以分别由诸如铝（Al）和铝合金等的铝基金属、诸如银（Ag）和银合金等的银基金属、诸如铜（Cu）和铜合金（诸如铜锰（CuMn））等的铜基金属、诸如钼（Mo）和钼合金等的钼基金属、铬（Cr）、钽（Ta）、钛（Ti）等制成。此外，源电极173和漏电极175可以由诸如铟锡氧化物（ITO）、铟锌氧化物（IZO）等透明导电材料制成。源电极173和漏电极175可以具有单层结构或者包括两个或更多导电层（未示出）的多层结构。
盖层185设置在数据线171、源电极173和漏电极175上。盖层185可以由石墨烯制成。
未被源电极173和漏电极175覆盖的暴露部分设置在源电极173与漏电极175之间并位于半导体层151的突起154中。半导体层151具有与数据线171、源电极173和漏电极175实质上相同的平面图案，除了相应于突起154的暴露部分之外。
一个栅电极124、一个源电极173和一个漏电极175形成一个薄膜晶体管（TFT）。TFT还包括半导体层151的突起154，薄膜晶体管的沟道区形成在源电极173与漏电极175之间的突起154处。
钝化层180形成在数据线171、源电极173、漏电极175和半导体层151的暴露的突起154上。钝化层180可以由诸如硅氮化物或硅氧化物的无机绝缘体、有机绝缘体和低介电绝缘体制成。
当设置或形成钝化层时，由于数据线171、源电极173、漏电极175（它们由金属材料制成）直接接触钝化层180所产生的铜氧化物（CuOx），所以可能发生翘起（lifting）。此外，当在钝化层180处形成接触孔183（下面描述）时，可能产生腐蚀。然而，在钝化层180下方设置由石墨烯制成的盖层185可以防止数据线171、源电极173和漏电极175中的翘起和腐蚀。
替代地，可以省略盖层185，钝化层180可以直接设置在源电极173和漏电极175上。
暴露漏电极175的一端的多个接触孔183形成在钝化层180处。
像素电极191形成在钝化层180上。像素电极191通过接触孔183与漏电极175物理地且电地连接并从漏电极175接收数据电压。被施加数据电压的像素电极191与接收公共电压的公共电极（未示出且可以形成在相对的显示面板或薄膜晶体管阵列面板上）一起产生电场，由此确定夹置在两个电极之间的液晶层（未示出）中的液晶分子的方向。像素电极191和公共电极形成电容器（在下文被称为“液晶电容器”）并且即使薄膜晶体管被截止之后也保持被施加的电压。
像素电极191可以通过与存储电极线（未示出）交叠而形成存储电容器，并且可以通过其加强液晶电容器的电压存储容量。
像素电极191可以由透明导体诸如ITO或IZO制成。
以上描述了液晶显示器的薄膜晶体管阵列面板，但是同样的内容也可以应用于有机发光二极管显示器。
图6是根据本发明的一示范性实施方式的使用石墨烯作为阻挡层的薄膜晶体管结构的电子显微图。图7是示出在热处理之前薄膜晶体管的组成材料在图6的A、B和C位置的计数图。
参照图6和图7，示出了在热处理之前形成包括由石墨烯制成的阻挡层的薄膜晶体管的每一层的材料的计数(count)。
图8是根据本发明的一示范性实施方式的薄膜晶体管的电子显微图。图9是示出在热处理之后薄膜晶体管的组成材料在图8的A、B和C位置的计数图。
参照图7和图9，在热处理之后铜的计数与热处理之前铜的计数相比变化不大。具体地，由于铜的计数朝向第一位置A、第二位置B和第三位置C迅速减小，所以能够实验验证，用于制造阻挡层的石墨烯作为阻挡层是有利的。
图10是根据本发明的一示范性实施方式的使用石墨烯作为盖层的薄膜晶体管结构的电子显微图。
参照图10，示出了其中由石墨烯制成的盖层形成在由钛/铜和硅氧化物（SiOx）制成的层上的结构。如图10所示，没有观察到层之间的粘附和特定的界面反应。因此，由石墨烯制成的盖层阻挡了金属材料的扩散，也防止了布线层的翘起和腐蚀。
虽然图1至图5示出了底栅TFT，但是本发明的每个示范性实施方式也可以应用于顶栅TFT。
对于本领域技术人员明显的是，可以在本发明中进行各种变型和改变而不脱离本发明的精神和范围。因此，本发明旨在覆盖本发明的这些变型和改变，只要这些变型和改变落入所附权利要求及其等同物定义的范围内。

Claims (21)

1.一种薄膜晶体管，包括：
基板；
栅电极，设置在所述基板上；
半导体层，设置在所述基板上，所述半导体层具有沟道区；
源电极和漏电极，关于所述半导体层的所述沟道区彼此间隔开；
绝缘层，设置在所述栅电极与所述半导体层之间；和
阻挡层，设置在所述半导体层与所述源电极之间以及所述半导体层与所述漏电极之间，
其中所述阻挡层包括石墨烯。
2.根据权利要求1所述的薄膜晶体管，还包括：
盖层，设置在所述源电极和所述漏电极上。
3.根据权利要求2所述的薄膜晶体管，其中所述盖层包括石墨烯。
4.根据权利要求3所述的薄膜晶体管，其中所述阻挡层接触所述源电极和所述漏电极。
5.根据权利要求4所述的薄膜晶体管，还包括设置在所述盖层上的钝化层。
6.根据权利要求5所述的薄膜晶体管，其中所述钝化层接触所述半导体层的相应于所述沟道区的上表面。
7.根据权利要求3所述的薄膜晶体管，其中所述半导体层包括氧化物半导体。
8.根据权利要求7所述的薄膜晶体管，其中所述半导体层包括锌、铟、锡、镓和铪中至少之一。
9.根据权利要求3所述的薄膜晶体管，其中所述半导体层包括非晶硅。
10.根据权利要求9所述的薄膜晶体管，还包括设置在所述半导体层与所述阻挡层之间的欧姆接触层。
11.根据权利要求3所述的薄膜晶体管，其中：
所述源电极和所述漏电极包括：
下层，包括铜、锰和钛中至少之一；和
上层，设置在所述下层上，所述上层包括铜。
12.一种薄膜晶体管阵列面板，包括：
基板；
设置在所述基板上的栅线和栅电极，所述栅线和所述栅电极彼此连接；
栅绝缘层，设置在所述栅线和所述栅电极上；
半导体层，设置在所述栅绝缘层上；
设置在所述半导体层上的数据线和连接到所述数据线的源电极；
漏电极，与所述源电极间隔开；
钝化层，设置在所述数据线、所述源电极和所述漏电极上并具有接触孔；
像素电极，设置在所述钝化层上并通过所述接触孔连接到所述漏电极；和
阻挡层，设置在所述半导体层与所述源电极之间以及所述半导体层与所述漏电极之间，
其中所述阻挡层包括石墨烯。
13.根据权利要求12所述的薄膜晶体管阵列面板，还包括：
盖层，设置在所述源电极与所述钝化层之间以及所述漏电极与所述钝化层之间。
14.根据权利要求13所述的薄膜晶体管阵列面板，其中所述盖层包括石墨烯。
15.根据权利要求14所述的薄膜晶体管阵列面板，其中所述阻挡层接触所述源电极和所述漏电极。
16.根据权利要求15所述的薄膜晶体管阵列面板，其中所述钝化层接触所述半导体层的上表面，所述半导体层具有沟道区。
17.根据权利要求14所述的薄膜晶体管阵列面板，其中所述半导体层包括氧化物半导体。
18.根据权利要求17所述的薄膜晶体管阵列面板，其中所述半导体层包括锌、铟、锡、镓和铪中至少之一。
19.根据权利要求14所述的薄膜晶体管阵列面板，其中所述半导体层包括非晶硅。
20.根据权利要求19所述的薄膜晶体管阵列面板，还包括设置在所述半导体层与所述阻挡层之间的欧姆接触层。
21.根据权利要求12所述的薄膜晶体管阵列面板，其中：
所述源电极和所述漏电极包括：
下层，包括铜、锰和钛中至少之一；和
上层，设置在所述下层上，所述上层包括铜。
CN201210138016XA 2011-08-04 2012-05-04 薄膜晶体管和薄膜晶体管阵列面板 Pending CN102916050A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0077917 2011-08-04
KR1020110077917A KR101934978B1 (ko) 2011-08-04 2011-08-04 박막 트랜지스터 및 박막 트랜지스터 표시판

Publications (1)

Publication Number Publication Date
CN102916050A true CN102916050A (zh) 2013-02-06

Family

ID=47614356

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210138016XA Pending CN102916050A (zh) 2011-08-04 2012-05-04 薄膜晶体管和薄膜晶体管阵列面板

Country Status (3)

Country Link
US (1) US8653515B2 (zh)
KR (1) KR101934978B1 (zh)
CN (1) CN102916050A (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236443A (zh) * 2013-05-14 2013-08-07 广州新视界光电科技有限公司 一种金属氧化物薄膜晶体管及其制备方法
CN104300008A (zh) * 2014-10-30 2015-01-21 京东方科技集团股份有限公司 一种电极结构、薄膜晶体管、阵列基板及显示面板
CN104319285A (zh) * 2014-10-27 2015-01-28 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN104377246A (zh) * 2014-10-08 2015-02-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104538405A (zh) * 2015-01-04 2015-04-22 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
CN104681718A (zh) * 2014-11-26 2015-06-03 焦作大学 一种基于石墨烯氧化物的阻变随机存储器及其制备方法
CN106025033A (zh) * 2016-06-30 2016-10-12 大连德豪光电科技有限公司 一种led倒装芯片及其制备方法
WO2017166343A1 (zh) * 2016-03-30 2017-10-05 深圳市华星光电技术有限公司 薄膜晶体管阵列面板
CN107482019A (zh) * 2017-08-10 2017-12-15 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制备方法和液晶面板
CN107946316A (zh) * 2017-11-17 2018-04-20 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
WO2018149218A1 (zh) * 2017-02-16 2018-08-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
CN108878445A (zh) * 2018-06-11 2018-11-23 深圳市华星光电技术有限公司 Tft基板及其制作方法
US10600816B2 (en) 2017-11-17 2020-03-24 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate comprising graphene conductive layer and manufacturing method of the same
CN111584517A (zh) * 2020-05-15 2020-08-25 Tcl华星光电技术有限公司 阵列基板及其制备方法
CN112820779A (zh) * 2020-12-31 2021-05-18 上海应用技术大学 一种薄膜晶体管及其制备方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100831235B1 (ko) * 2002-06-07 2008-05-22 삼성전자주식회사 박막 트랜지스터 기판
TWI471946B (zh) * 2010-11-17 2015-02-01 Innolux Corp 薄膜電晶體
KR101681644B1 (ko) * 2011-10-18 2016-12-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN102646632B (zh) * 2012-03-08 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
KR101952363B1 (ko) * 2012-04-03 2019-05-22 삼성전자주식회사 그래핀 반도체 소자 및 그 제조 방법, 그래핀 반도체 소자를 포함하는 유기 발광 표시 장치 및 기억 소자
CN102881653B (zh) * 2012-09-28 2015-02-04 深圳市华星光电技术有限公司 薄膜晶体管的制造方法及其制造的薄膜晶体管
KR20140067600A (ko) * 2012-11-27 2014-06-05 삼성디스플레이 주식회사 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법
KR101503011B1 (ko) * 2013-10-04 2015-03-18 한국화학연구원 박막 트랜지스터와 이의 제조방법
KR102216543B1 (ko) 2014-06-16 2021-02-17 삼성전자주식회사 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
KR20160017795A (ko) 2014-08-05 2016-02-17 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이의 제조 방법, 및 박막 트랜지스터 기판을 포함하는 표시 장치
US20170323907A1 (en) 2014-11-28 2017-11-09 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
WO2016084698A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
CN104966722A (zh) * 2015-07-24 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN106298546A (zh) * 2016-10-31 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示面板
CN106876539B (zh) * 2017-02-17 2019-04-05 深圳市华星光电技术有限公司 石墨烯发光晶体管及其制作方法、主动石墨烯发光显示器
CN110098259A (zh) 2019-04-10 2019-08-06 深圳市华星光电技术有限公司 非晶硅薄膜晶体管及其制作方法
US20230102219A1 (en) * 2021-09-17 2023-03-30 Intel Corporation Graphitic carbon contacts for devices with oxide channels
US20230187553A1 (en) * 2021-12-09 2023-06-15 Intel Corporation Metal carbon barrier region for nmos device contacts

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045734A1 (en) * 2005-08-29 2007-03-01 Chuan-Yi Wu Thin film transistor and fabrication method thereof
US7566899B2 (en) * 2005-12-21 2009-07-28 Palo Alto Research Center Incorporated Organic thin-film transistor backplane with multi-layer contact structures and data lines
US20110012118A1 (en) * 2009-07-18 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011046655A2 (en) * 2009-07-21 2011-04-21 Cornell University Transfer-free batch fabrication of single layer graphene devices
CN102136499A (zh) * 2010-01-26 2011-07-27 三星电子株式会社 薄膜晶体管及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8785939B2 (en) 2006-07-17 2014-07-22 Samsung Electronics Co., Ltd. Transparent and conductive nanostructure-film pixel electrode and method of making the same
JP2008124450A (ja) 2006-10-19 2008-05-29 Ulvac Japan Ltd ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
US7923718B2 (en) * 2006-11-29 2011-04-12 Xerox Corporation Organic thin film transistor with dual layer electrodes
JP2009070881A (ja) 2007-09-11 2009-04-02 Mitsubishi Materials Corp 薄膜トランジスター
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP5475260B2 (ja) 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
KR101338115B1 (ko) 2008-04-28 2013-12-06 엘지디스플레이 주식회사 저저항 배선구조 및 이를 이용한 액정표시장치의 제조방법
KR101480082B1 (ko) 2008-10-09 2015-01-08 삼성전자주식회사 그라핀을 이용한 양자 간섭 트랜지스터와 그 제조 및 동작 방법
JPWO2010113518A1 (ja) 2009-04-01 2012-10-04 国立大学法人北海道大学 電界効果トランジスタ
KR101036499B1 (ko) 2009-07-14 2011-05-24 한양대학교 산학협력단 터치스크린 내장형 전자영동 표시장치
US8921948B2 (en) * 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101895421B1 (ko) * 2011-02-24 2018-09-07 삼성디스플레이 주식회사 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070045734A1 (en) * 2005-08-29 2007-03-01 Chuan-Yi Wu Thin film transistor and fabrication method thereof
US7566899B2 (en) * 2005-12-21 2009-07-28 Palo Alto Research Center Incorporated Organic thin-film transistor backplane with multi-layer contact structures and data lines
US20110012118A1 (en) * 2009-07-18 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011046655A2 (en) * 2009-07-21 2011-04-21 Cornell University Transfer-free batch fabrication of single layer graphene devices
CN102136499A (zh) * 2010-01-26 2011-07-27 三星电子株式会社 薄膜晶体管及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SEO ET AL: "Fully transparent InGaZnO thin film transistors using indium tin oxide/grapheme multilayer as source/drain electrodes", 《APPLIED PHYSICS LETTERS》, vol. 97, 27 October 2010 (2010-10-27), XP 012137431, DOI: doi:10.1063/1.3490245 *

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236443B (zh) * 2013-05-14 2014-05-14 广州新视界光电科技有限公司 一种金属氧化物薄膜晶体管及其制备方法
WO2014183340A1 (zh) * 2013-05-14 2014-11-20 广州新视界光电科技有限公司 一种金属氧化物薄膜晶体管及其制备方法
CN103236443A (zh) * 2013-05-14 2013-08-07 广州新视界光电科技有限公司 一种金属氧化物薄膜晶体管及其制备方法
CN104377246A (zh) * 2014-10-08 2015-02-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN104319285A (zh) * 2014-10-27 2015-01-28 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板
CN104300008A (zh) * 2014-10-30 2015-01-21 京东方科技集团股份有限公司 一种电极结构、薄膜晶体管、阵列基板及显示面板
CN104681718A (zh) * 2014-11-26 2015-06-03 焦作大学 一种基于石墨烯氧化物的阻变随机存储器及其制备方法
CN104538405A (zh) * 2015-01-04 2015-04-22 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
CN104538405B (zh) * 2015-01-04 2018-02-27 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
WO2017166343A1 (zh) * 2016-03-30 2017-10-05 深圳市华星光电技术有限公司 薄膜晶体管阵列面板
CN106025033A (zh) * 2016-06-30 2016-10-12 大连德豪光电科技有限公司 一种led倒装芯片及其制备方法
WO2018149218A1 (zh) * 2017-02-16 2018-08-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板及电子设备
US11264507B2 (en) 2017-02-16 2022-03-01 Boe Technology Group Co., Ltd. Thin film transistor and method for manufacturing the same, array substrate and electronic device
CN107482019A (zh) * 2017-08-10 2017-12-15 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制备方法和液晶面板
WO2019095556A1 (zh) * 2017-11-17 2019-05-23 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
US10600816B2 (en) 2017-11-17 2020-03-24 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate comprising graphene conductive layer and manufacturing method of the same
CN107946316A (zh) * 2017-11-17 2018-04-20 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN108878445A (zh) * 2018-06-11 2018-11-23 深圳市华星光电技术有限公司 Tft基板及其制作方法
CN108878445B (zh) * 2018-06-11 2021-01-26 Tcl华星光电技术有限公司 Tft基板及其制作方法
CN111584517A (zh) * 2020-05-15 2020-08-25 Tcl华星光电技术有限公司 阵列基板及其制备方法
CN112820779A (zh) * 2020-12-31 2021-05-18 上海应用技术大学 一种薄膜晶体管及其制备方法

Also Published As

Publication number Publication date
KR101934978B1 (ko) 2019-01-04
US20130032794A1 (en) 2013-02-07
KR20130015741A (ko) 2013-02-14
US8653515B2 (en) 2014-02-18

Similar Documents

Publication Publication Date Title
CN102916050A (zh) 薄膜晶体管和薄膜晶体管阵列面板
CN105308752B (zh) 薄膜晶体管、其制造方法和包括其的显示装置
JP7057795B2 (ja) 薄膜トランジスタ、薄膜トランジスタを有する表示装置、及び薄膜トランジスタの製造方法
KR101314787B1 (ko) 어레이 기판
CN102916016A (zh) 薄膜晶体管阵列面板及其制造方法
JP6756560B2 (ja) 表示装置
CN104350533B (zh) 薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法
CN103872060B (zh) 阵列基板及其制造方法
CN104716143A (zh) 薄膜晶体管阵列基底及其制造方法、有机发光显示设备
US9059046B2 (en) Thin film transistor, thin film transistor array panel, and method of manufacturing a thin film transistor array panel
CN108780758A (zh) 半导体装置和半导体装置的制造方法
CN108257977A (zh) 显示背板及其制作方法、显示面板和显示装置
TW201417268A (zh) 薄膜電晶體陣列面板及包含其之有機發光二極體顯示器
US9177971B2 (en) Thin film transistor array panel and method for manufacturing the same
CN102013433B (zh) 有机发光二极管显示器
US20240162240A1 (en) Array substrate, manufacturing method thereof, and display panel
US8912027B2 (en) Display device and method of manufacturing the same
CN103094351A (zh) 显示装置
CN100502049C (zh) 具有双栅极结构的非晶硅薄膜晶体管及其制造方法
US20170207326A1 (en) Method of manufacturing thin-film transistor substrate
US11721768B2 (en) Transistor and display device including the same
KR20150098699A (ko) 박막트랜지스터 및 이를 이용한 표시기판
CN114447121A (zh) 显示面板及其制作方法、显示装置
CN114823720A (zh) 显示面板
KR20170080322A (ko) 박막트랜지스터, 그를 갖는 표시장치, 및 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130206