KR101503011B1 - 박막 트랜지스터와 이의 제조방법 - Google Patents
박막 트랜지스터와 이의 제조방법 Download PDFInfo
- Publication number
- KR101503011B1 KR101503011B1 KR20130118360A KR20130118360A KR101503011B1 KR 101503011 B1 KR101503011 B1 KR 101503011B1 KR 20130118360 A KR20130118360 A KR 20130118360A KR 20130118360 A KR20130118360 A KR 20130118360A KR 101503011 B1 KR101503011 B1 KR 101503011B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- thin film
- graphene
- film transistor
- oxide layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title abstract description 19
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910021389 graphene Inorganic materials 0.000 claims abstract description 65
- 238000010030 laminating Methods 0.000 claims description 10
- 229910007717 ZnSnO Inorganic materials 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 20
- 230000000052 comparative effect Effects 0.000 description 12
- 239000011787 zinc oxide Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 8
- 239000000463 material Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- ZOIORXHNWRGPMV-UHFFFAOYSA-N acetic acid;zinc Chemical compound [Zn].CC(O)=O.CC(O)=O ZOIORXHNWRGPMV-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 239000004246 zinc acetate Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910007541 Zn O Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- XNWFRZJHXBZDAG-UHFFFAOYSA-N 2-METHOXYETHANOL Chemical compound COCCO XNWFRZJHXBZDAG-UHFFFAOYSA-N 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- QHGNHLZPVBIIPX-UHFFFAOYSA-N tin(II) oxide Inorganic materials [Sn]=O QHGNHLZPVBIIPX-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- YZYKBQUWMPUVEN-UHFFFAOYSA-N zafuleptine Chemical compound OC(=O)CCCCCC(C(C)C)NCC1=CC=C(F)C=C1 YZYKBQUWMPUVEN-UHFFFAOYSA-N 0.000 description 1
- DJWUNCQRNNEAKC-UHFFFAOYSA-L zinc acetate Chemical compound [Zn+2].CC([O-])=O.CC([O-])=O DJWUNCQRNNEAKC-UHFFFAOYSA-L 0.000 description 1
- FOSPKRPCLFRZTR-UHFFFAOYSA-N zinc;dinitrate;hydrate Chemical compound O.[Zn+2].[O-][N+]([O-])=O.[O-][N+]([O-])=O FOSPKRPCLFRZTR-UHFFFAOYSA-N 0.000 description 1
- RNWHGQJWIACOKP-UHFFFAOYSA-N zinc;oxygen(2-) Chemical compound [O-2].[Zn+2] RNWHGQJWIACOKP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1606—Graphene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Carbon And Carbon Compounds (AREA)
Abstract
본 발명은 전하이동도와 점멸비의 제어가 가능한 박막 트랜지스터와 이의 제조방법에 관한 것으로, 본 발명의 박막 트랜지스터는 그래핀층과 산화물층의 적층구조를 가지는 채널층을 구비하여 용이하게 전하이동도와 점멸비의 제어가 가능하다.
Description
본 발명은 박막 트랜지스터와 이의 제조방법에 관한 것으로, 보다 상세하게는 그래핀층과 산화물층의 적층구조를 가지는 채널층을 포함하는 박막 트랜지스터와 이의 제조방법에 관한 것이다.
유연 디스플레이 등으로 대표되는 유연 전자제품에서 backplane의 경우, 높은 전하이동도와 용이한 공정시스템을 가진 물질이 요구되고 있다. 또한, 전자기기를 스마트하게 만드는데 있어, 제조된 박막 트랜지스터의 중요한 부가적 기능으로 소재의 투명성이 핵심적인 역할을 하고 있다.
현재까지 flat-panel display 분야에서 주로 사용되는 비정질 또는 저온 다결정 실리콘 (LTPS, low temperature poly-silicon)은 낮은 전하 이동도를 가지거나, 1 - 1.8 eV 정도의 좁은 밴드갭에 의하여 투명도가 좋지 않고, 대면적 공정 적용 등이 쉽지 않은 단점을 가지고 있다.
이러한 관점에서, Zn-O, In-Ga-Zn-O, Sn-O, Zn-Sn-O 등의 보다 넓은 밴드갭 (약 3 eV)을 가지고 있는 투명 산화 반도체 소재들과 이들 소재를 이용한 높은 전하이동도, 높은 점멸비 등 투명 산화물 박막 트랜지스터 제조 공정 등이 주목을 받고 있다.
한편으로, 투명 반도체 박막 소자 제조 공정에서 디스플레이 기기가 지향하고 있는 대면적, 유연, 투명성, 공정비용 절감 등에 보다 효과적으로 대응하기 위하여 산화물 반도체 박막 제조에 있어 다양한 용액공정, 인쇄공정 등이 유력한 대안으로 제시되고 있다.
그러나, 비진공 공정이 가지는 한계점과 유리, 폴리머 등 저융점 기판 소재 사용에 의한 후속 열처리 등의 한계점에 의해, 산화물 반도체 소자에서 요구하는 충분한 전하이동도 및 점멸비 등을 얻고 있지 못하고 있다.
따라서, 금속 산화물 반도체 소자의 전하 이동도를 높이고, 투명도를 유지하며, 유연소자로서 기능을 가질 수 있는 방법에 대한 연구가 요구된다.
본 발명은 전하이동도와 점멸비를 용이하게 제어할 수 있는 박막 트랜지스터를 제공한다.
또한 본 발명은 본 발명에 따른 박막 트랜지스터의 제조방법을 제공한다.
본 발명은 투명도가 유지되면서도 전하이동도와 점멸비를 제어할 수 있는 박막 트랜지스터를 제공하는 것으로, 본 발명의 트랜지스터는,
서로 이격 대향하는 소스 전극 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극 사이에 그래핀층과 산화물층의 적층구조를 포함하는 채널층; 및
게이트 절연층을 사이에 두고 상기 채널층과 마주하는 게이트 전극을 포함한다.
본 발명의 일 실시예에 따른 박막 트랜지스터는 상기 그래핀층과 산화물층의 적층구조로 점멸비와 전하이동도를 제어할 수 있다.
본 발명의 일 실시예에 따른 채널층은 그래핀층의 하면 및 상면 중 적어도 하나에 산화물층이 적층될 수 있으며, 구체적으로 그래핀층과 산화물층이 교대로 적층될 수 있다.
본 발명의 일 실시예에 따른 산화물층은 ZnO, CaO, SnO, CuO, VO, GaO, InO, WO, TiO, CoO, NiO, FeO, ZnSnO, InGaZnO 및 이들의 혼합물일 수 있으며, 그래핀층은 1 내지 20층의 그래핀 시트를 포함할 수 있다.
본 발명의 일 실시예에 따른 전하이동도는 1.9 ~ 208 cm2/V s이며, 점멸비는 102 ~ 105일 수 있다.
또한 본 발명은 서로 이격 대향하는 소스 및 드레인과, 상기 소스 및 상기 드레인 사이에 채널층; 및 게이트 절연층을 사이에 두고 상기 채널층과 마주하는 게이트 전극을 포함하는 박막 트랜지스터에 있어서,
상기 채널층은,
a)게이트 절연층 상에 그래핀층을 적층하는 단계; 및
b)상기 그래핀층 상에 산화물층을 적층하는 단계;를 포함하여 제조되는 박막 트랜지스터의 제조방법을 제공한다.
본 발명의 박막 트랜지스터의 제조방법의 일 실시예에 따른 a)단계는 a)단계의 그래핀층을 적층시키기 전에 게이트 절연층상에 산화물 층을 적층하는 단계;를 더 포함할 수 있다.
본 발명의 박막 트랜지스터는 채널층으로 그래핀층과 산화물층의 적층구조를 가짐으로써 이러한 적층구조에 따라 용이하게 전하이동도와 점멸비를 제어할 수 있다.
또한 본 발명의 박막 트랜지스터는 채널층에 산화물층뿐만 아니라 그래핀층을 적층함으로써 투명도의 감소없이 전하이동도를 높일 수 있다.
또한 본 발명의 박막 트랜지스터의 제조방법은 간단하고 경제적인 공정으로 채널층에 그래핀층과 산화물층의 적층구조를 적층시켜 본 발명에 따른 박막 트랜지스터의 전하이동도와 점멸비를 제어할 수 있다.
도 1은 본 발명의 실시예 1, 2 및 비교예 1에서 제조한 박막 트랜지스터의 모식도이다(a: 비교예 1, b: 실시예 1, c: 실시예 2).
도 2는 본 발명의 실시예 1, 2 및 비교예 1에서 제조된 박막 트랜지스터의 드레인 전류와 게이트 전압간의 관계 그래프이다(a: 비교예 1, b: 실시예 1, c: 실시예 2).
도 3은 본 발명의 실시예 1, 2 및 비교예 1에서 제조된 박막 트랜지스터의 전하이동도와 점멸비의 그래프이다(a: 비교예 1, b: 실시예 1, c: 실시예 2).
도 2는 본 발명의 실시예 1, 2 및 비교예 1에서 제조된 박막 트랜지스터의 드레인 전류와 게이트 전압간의 관계 그래프이다(a: 비교예 1, b: 실시예 1, c: 실시예 2).
도 3은 본 발명의 실시예 1, 2 및 비교예 1에서 제조된 박막 트랜지스터의 전하이동도와 점멸비의 그래프이다(a: 비교예 1, b: 실시예 1, c: 실시예 2).
본 발명은 박막 트랜지스터를 제공하는 것으로, 본 발명의 박막 트랜지스터는,
서로 이격 대향하는 소스 전극 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극 사이에 그래핀층과 산화물층의 적층구조를 가지는 채널층; 및
게이트 절연층을 사이에 두고 상기 채널층과 마주하는 게이트 전극을 포함한다.
본 발명의 박막 트랜지스터는 채널층으로 그래핀층과 산화물층의 적층구조를 가지므로 투명도를 저하시키지 않으면서도 전하이동도와 점멸비를 용이하게 제어할 수 있어, 요구에 부합되는 다양한 전하이동도와 점멸비를 가지는 트랜지스터를 제조할 수 있다.
보다 구체적으로 본 발명의 박막 트랜지스터는 채널층으로 산화물층과 그래핀층의 적층구조를 가지며, 이러한 산화물층과 그래핀층의 적층구조를 달리함으로써 전하이동도와 점멸비를 제어하여, 요구되는 전하이동도와 점멸비를 가지는 맞춤형 트랜지스터를 제조할 수 있다.
즉, 본 발명의 일 실시예에 따른 박막 트랜지스터는 그래핀층과 산화물층의 적층구조를 변화시켜 전하이동도와 점멸비를 제어할 수 있는 특징을 가진다.
본 발명의 채널층은 상기 소스 전극 및 상기 드레인 전극 사이에 채널이 적층되는 층으로 반도체층에 해당한다.
본 발명의 일 실시예에 따른 채널층은 그래핀층의 하면 및 상면 중 적어도 하나에 산화물층이 적층될 수 있으며, 적층 순서와 적층수는 제한이 있지 않으며, 원하는 전하이동도와 점멸비를 가지도록 적층순서와 적층수를 변화시킬 수 있다.
본 발명에 따른 박막 트랜지스터의 전하이동도와 점멸비의 제어측면에서 바람직하게 그래핀층의 상면에 산화물층이 적층되거나 또는 그래핀층의 상면과 하면 모두에 산화물층이 적층될 수 있으며, 적층구조는 게이트 절연층상에 그래핀층과 산화물층이 적층되는 구조를 가질 수 있다.
바람직하게 전하이동도와 점멸비를 용이하게 제어하기 위한 측면에서 본 발명의 일 실시예에 따른 채널층은 그래핀층과 산화물층이 교대로 적층될 수 있으며, 구체적인 일례로 게이트 절연층상에 그래핀층, 이 그래핀층상에 산화물층이 적층된 게이트 절연층/그래핀층/산화물층으로 적층될 수 있으며(도 1의 b에 도시), 게이트 절연층상에 산화물층이 적층되고 이 산화물층상에 그래핀층이 적층되고, 다시 그래핀층상에 산화물층이 적층된 게이트 절연층/산화물층/그래핀층/산화물층(도 1의 cd에 도시)으로 적층될 수 있다.
본 발명의 일 실시예에 따른 소스 전극, 드레인 전극, 게이트 절연층 및 게이트 전극은 통상적인 박막 트랜지스터에 사용되는 소재이면 모두 가능하다.
본 발명의 일 실시예에 따른 산화물층은 ZnO, CaO, SnO, CuO, VO, GaO, InO, WO, TiO, CoO, NiO, FeO, ZnSnO, InGaZnO 및 이들의 혼합물일 수 있으며, 투명도를 저하시키지 않으면서도 전하이동도와 점멸비를 용이하게 제어하기 위한 측면과 높은 전하이동도와 점멸비를 가지기 위한 측면에서 바람직하게는 ZnO, SnO, ZnSnO, 또는 InGaZnO 일 수 있다.
본 발명의 일 실시예에 따른 산화물층은 용액공정으로 제조될 수 있으며, 산화물층은 바람직하게 산화아연층일 수 있으며, 용액공정에의해 산화아연층을 제조하기 위해 사용되는 화합물로는 바람직하게 아연 아세테이트, 아연 아세테이트 수화물, 질산 아연 수화물, 아연 수화물 및 이들의 혼합물일 수 있다.
본 발명의 일 실시예에 따른 그래핀층은 그래핀층을 적층하기 위해 당업계에서 인식되는 통상적인 방법으로 적층시킬 수 있으며, 게이트 절연층상에 직접 적층시키거나, 다른 기판에 적층된 그래핀을 전사하여 그래핀층을 적층될 수 있으며, 이러한 그래핀층은 1 내지 20층의 그래핀 시트를 포함할 수도 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터의 전하이동도는 1.9 ~ 208 cm2/V s이며, 점멸비는 102 ~ 105일 수 있으며, 보다 용이하게 제어가 가능한 전하이동도는 5.9 ~ 138 cm2/V s이며, 점멸비는 103 ~ 105일 수 있다.
또한 본 발명은 서로 이격 대향하는 소스 및 드레인과, 상기 소스 및 상기 드레인 사이에 채널층을 가지고, 게이트 절연층을 사이에 두고 상기 채널층과 마주하는 게이트 전극을 포함하는 박막 트랜지스터에 있어서,
채널층은 a)게이트 절연층상에 그래핀층을 적층되는 단계; 및
b)상기 그래핀층상에 산화물층을 적층되는 단계;를 포함하여 제조되는 박막 트랜지스터의 제조방법을 제공한다.
본 발명의 박막 트랜지스터의 제조방법은 간단하고 경제적인 공정으로 채널층에 그래핀층과 산화물층의 적층구조를 적층시킬 수 있으며, 이러한 적층구조에 따라 박막 트랜지스터의 전하이동도와 점멸비를 제어하여 필요에 따른 전하이동도와 점멸비를 가지는 맞춤형 박막 트랜지스터를 제조할 수 있다.
본 발명의 일 실시예에 따른 산화물층은 통상적인 방법으로 적층될 수 있으나, 간단하고 경제적인, 용액공정으로 인한 적층이 보다 바람직하다.
또한 본 발명의 일 실시예에 따른 그래핀층은 당 업계에서 통상적으로 실시되는 방법이면 모두 가능하나, 화학기상증착법(Chemical Vapour Deposition; CVD)으로 적층될 수 있으며, 게이트 절연층상에 직접 그래핀층을 적층할 수 있으나, 이미 적층된 그래핀층을 게이트 절연층상에 전사하는 것이 바람직하다.
본 발명의 박막 트랜지스터의 제조방법의 일 실시예에 따른 a)단계는 a)단계의 그래핀층을 적층시키기 전에 게이트 절연층상에 산화물층을 적층하는 단계;를 더 포함할 수 있다.
즉, a)단계에서 게이트 절연층상에 산화물층이 적층되고 상기 산화물층상에 그래핀층이 적층될 수 있다.
본 발명의 박막 트랜지스터의 제조방법의 일 실시에에 따른 a)와 b)단계를 순차적으로 진행하여 요구되는 전하이동도와 점멸비를 갖는 박막 트랜지스터를 얻기 위해 a)와 b)단계를 교대로 또는 a)와 b)단계를 각각 1회이상 적층될 수 있다.
본 발명의 박막 트랜지스터의 제조방법은 채널층에 간단하면서도 경제적인 방법으로 그래핀층과 산화물층의 적층구조를 형성하여, 이러한 적층구조를 변화시킴에 따라 박막 트랜지스터의 전하이동도와 점멸비 제어가 가능하여 다양한 전하이동도와 점멸비를 가지는 박막 트랜지스터를 제조할 수 있는 장점을 가진다.
이하 본 발명의 구체적인 실시예를 제시하나, 이러한 실시예는 본 발명의 특허청구범위를 한정하지 않는다.
[실시예 1] 게이트 절연층/그래핀층/산화물층을 가지는 채널층을 채용한 박막 트랜지스터의 제조
단계 1. 게이트 절연층/그래핀층/산화물층을 가지는 채널층 제조
25 ㎛ 두께의 Cu 호일을 열 화학기상증착기 내부에 위치시킨 후 1050 oC로 H2 (100 sccm)를 주입하여 가열시켰다. 반응기 내의 온도가 안정화 되면 CH4 (2 sccm)을 주입하여 25분간 반응시켜 Cu 호일상에 그래핀을 합성하였다.
합성된 그래핀을 실리콘 옥사이드(SiO2)상에 전사시켜 실리콘 옥사이드상에 그래핀층을 적층하였다.
상기에서 제조된 실리콘 옥사이드상에 적층된 그래핀층 상에 Zinc acetate dihydrate (0.27 g)를 0.05 M의 농도로 25 ml methoxyethanol에 혼합한 후 70 oC에서 10 분간 교반시켜 Zinc acetate용액을 제조한 Zinc acetate용액을 1000 rpm의 속도로 30 초간 스핀코팅하였다. 가열기(hot plate)에 Zinc acetate용액이 코팅된 기판을 위치시킨 후, 150 oC에서 1분간 열처리하였다. 이와 같은 스핀코팅을 20회 반복하여 박막 두께가 80 nm인 산화물층이 적층된 박막을 제조하였다.
단계 2. 게이트 절연층/그래핀층/산화물층을 가지는 채널층을 채용한 박막 트랜지스터의 제조
위와 같은 방법으로 합성된 그래핀을 SiO2 (300 nm)/n++ doped Si(100) 기판위에 전사한 후 ZnO 박막을 스핀코팅과 열처리 방법을 통해 80 nm의 두께로 형성하였다. 이 때 SiO2와 n++ doped Si은 각각 게이트 절연막과 게이트 전극으로 이용되었다. 제작된 ZnO 박막 위에 소스와 드레인 전극으로 알루미늄을 100 nm의 두께로 열 증발기(thermal evaporator)를 이용하여 증착하였다. 형성된 채널의 길이와 폭은 각각 200 ㎛, 1735 ㎛이다.
[실시예 2] 게이트 절연층/산화물층/그래핀층/산화물층을 가지는 채널층을 채용한 박막 트랜지스터의 제조
실시예 1과 동일한 방법으로 제작하되, 우선 ZnO 박막을 스핀코팅과 열처리 방법을 통해 40 nm 두께로 SiO2 (300 nm)/n++ doped Si(100) 기판위에 형성한 후 그 위에 그래핀을 전사하고 다시 ZnO 박막을 40 nm 두께로 형성시켜 적층된 박막을 제조하였다. 실시예 1에서 채널층이 게이트 절연층/그래핀층/산화물층인 것을 대신하여 게이트 절연층/산화물층/그래핀층/산화물층인 것을 제외하고 실시예 1과 동일한 구조로 박막 트랜지스터를 제작하였다.
[비교예 1] 게이트 절연층/산화물층을 가지는 채널층을 채용한 박막 트랜지스터의 제조
실시예 1에서 채널층으로 산화아연층만을 가지는 채널층을 사용한 것을 제외하고는 실시예 1과 동일하게 박막 트랜지스터를 제조하였다.
도 2에 실시예 1, 2 및 비교예 1에서 제조된 박막 트랜지스터의 드레인 전류와 게이트 전압간의 관계 그래프를 나타내었다(a: 비교예 1, b: 실시예 1, c: 실시예 2).
도 2에서 보이는 바와 같이 본 발명의 실시예 1의 박막 트랜지스터는 양극성(ambipolar)의 특성을 보이며, 점멸비가 약 105이었으며, 실시예 2의 박막 트랜지스터는 양극성이며, 점멸비가 약 102인 것을 확인할 수 있었으며, 반면 비교예 1의 박막 트랜지스터는 n-type 반도체의 특성인 단극성(unipolar)을 보였으며, 점멸비가 106이었다.
또한 도 3에 본 발명의 실시예 1, 2 및 비교예 1에서 제조된 박막 트랜지스터의 전하이동도와 점멸비의 그래프를 나타내었다(a: 비교예 1, b: 실시예 1, c: 실시예 2).
도 3에서 보이는 바와 같이 본 발명의 그래핀층과 산화물층의 적층구조를 가지는 채널층이 구비된 박막 트랜지스터는 그래핀층과 산화물층의 적층구조의 변화에 따라 용이하게 전하이동도와 점멸비의 제어가 가능함을 알 수 있으며, 따라서 필요에 따른 다양한 전하이동도와 점멸비를 가지는 맞춤형 박막 트랜지스터의 제조가 가능하다.
Claims (9)
- 서로 이격 대향하는 소스 전극 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극 사이에 그래핀 층과 산화물 층의 적층구조를 가지는 채널층; 및
게이트 절연 층을 사이에 두고 상기 채널층과 마주하는 게이트 전극을 포함하되, 상기 채널층은 그래핀층과 산화물층이 교대로 적층된 것을 특징으로 하는 박막 트랜지스터. - 제 1항에 있어서,
상기 박막 트랜지스터는 상기 그래핀층과 산화물층의 적층구조로 점멸비와 전하이동도를 제어하는 박막 트랜지스터. - 제 1항에 있어서,
상기 채널층은 그래핀층의 하면 및 상면 중 적어도 하나에 산화물층이 적층된 박막 트랜지스터. - 삭제
- 제 1항에 있어서,
상기 산화물층은 ZnO, CaO, SnO, CuO, VO, GaO, InO, WO, TiO, CoO, NiO, FeO, ZnSnO, InGaZnO 및 이들의 혼합물인 박막 트랜지스터. - 제 1항에 있어서,
상기 그래핀층은 1 내지 20층의 그래핀 시트를 포함하는 박막 트랜지스터. - 제 1항에 있어서,
전하이동도는 1.9 ~ 208 cm2/V s이며, 점멸비는 102 ~ 105인 박막 트랜지스터. - 서로 이격 대향하는 소스 및 드레인과, 상기 소스 및 상기 드레인 사이에 채널층; 및 게이트 절연층을 사이에 두고 상기 채널층과 마주하는 게이트 전극을 포함하는 박막 트랜지스터에 있어서,
상기 채널층은,
a)게이트 절연층상에 그래핀층이 적층되는 단계; 및
b)상기 그래핀층상에 산화물층이 적층되는 단계;를 포함하여 제조되는 박막 트랜지스터의 제조방법. - 제 8항에 있어서,
상기 a)단계의 그래핀층을 적층시키기 전에 게이트 절연층상에 산화물층을 적층하는 단계;를 더 포함하는 박막 트랜지스터의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130118360A KR101503011B1 (ko) | 2013-10-04 | 2013-10-04 | 박막 트랜지스터와 이의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20130118360A KR101503011B1 (ko) | 2013-10-04 | 2013-10-04 | 박막 트랜지스터와 이의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101503011B1 true KR101503011B1 (ko) | 2015-03-18 |
Family
ID=53027704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20130118360A KR101503011B1 (ko) | 2013-10-04 | 2013-10-04 | 박막 트랜지스터와 이의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101503011B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109817703A (zh) * | 2019-01-02 | 2019-05-28 | 湖南工业大学 | 高开关比石墨烯异质结场效应管及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110088390A (ko) * | 2010-01-26 | 2011-08-03 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| KR101121735B1 (ko) | 2009-12-16 | 2012-03-22 | 경희대학교 산학협력단 | 그래핀/반도체 복합구조를 이용한 광증폭 방법 |
| KR20120068390A (ko) * | 2010-12-17 | 2012-06-27 | 삼성전자주식회사 | 그래핀 전자 소자 및 제조방법 |
| KR20130015741A (ko) * | 2011-08-04 | 2013-02-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 박막 트랜지스터 표시판 |
-
2013
- 2013-10-04 KR KR20130118360A patent/KR101503011B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101121735B1 (ko) | 2009-12-16 | 2012-03-22 | 경희대학교 산학협력단 | 그래핀/반도체 복합구조를 이용한 광증폭 방법 |
| KR20110088390A (ko) * | 2010-01-26 | 2011-08-03 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| KR20120068390A (ko) * | 2010-12-17 | 2012-06-27 | 삼성전자주식회사 | 그래핀 전자 소자 및 제조방법 |
| KR20130015741A (ko) * | 2011-08-04 | 2013-02-14 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 박막 트랜지스터 표시판 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109817703A (zh) * | 2019-01-02 | 2019-05-28 | 湖南工业大学 | 高开关比石墨烯异质结场效应管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7377912B2 (ja) | 表示装置 | |
| JP2023181500A (ja) | 半導体装置 | |
| JP5328414B2 (ja) | トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置 | |
| KR20110066370A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| JP2010040552A (ja) | 薄膜トランジスタ及びその製造方法 | |
| WO2007058248A1 (ja) | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ | |
| WO2007058232A1 (ja) | 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ | |
| CN104040722B (zh) | 通过低温工艺制造的薄膜半导体 | |
| JP2011029238A (ja) | 結晶性ホモロガス化合物層を含む積層体の製造方法及び電界効果型トランジスタ | |
| CN103346089A (zh) | 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法 | |
| KR20180101754A (ko) | 아연 및 인듐을 포함하는 산화물 반도체 박막 및 그 제조 방법 | |
| JP2007123699A (ja) | 薄膜トランジスタとその製造方法 | |
| JP2007123698A (ja) | 薄膜トランジスタおよびその製造方法 | |
| Jeong et al. | Impact of Annealing Temperature on Atomic Layer Deposited In–Ga–Zn–O Thin-Film Transistors | |
| Ju et al. | High mobility field effect transistor of SnOx on glass using HfOx gate oxide | |
| KR101503011B1 (ko) | 박막 트랜지스터와 이의 제조방법 | |
| CN103545377A (zh) | 一种氧化物薄膜晶体管及其制造方法 | |
| KR101417932B1 (ko) | 이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법 | |
| JP2012186383A (ja) | 薄膜トランジスタの製造方法 | |
| KR20100010888A (ko) | Ｚｔｏ 박막의 제조방법, 이를 적용한 박막 트랜지스터 및 박막 트랜지스터의 제조방법 | |
| Xie et al. | High‐Performance Solution‐Processed Amorphous InGaZnO Thin Film Transistors with a Metal–Organic Decomposition Method | |
| KR20170090622A (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| Wang et al. | Double active layer InZnO: N/InZnSnO thin film transistors with high mobility at low annealing temperature | |
| Choi et al. | Threshold voltage shift by controlling Ga in solution processed Si–In–Zn–O thin film transistors | |
| Choi et al. | Variation of subthreshold swing of solution-processed Zr-Si-In-Zn-O thin film transistor at low annealing temperature |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180129 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190305 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200309 Year of fee payment: 6 |