WO2007058232A1 - 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ - Google Patents

半導体薄膜、及びその製造方法、並びに薄膜トランジスタ Download PDF

Info

Publication number
WO2007058232A1
WO2007058232A1 PCT/JP2006/322809 JP2006322809W WO2007058232A1 WO 2007058232 A1 WO2007058232 A1 WO 2007058232A1 JP 2006322809 W JP2006322809 W JP 2006322809W WO 2007058232 A1 WO2007058232 A1 WO 2007058232A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
semiconductor thin
film
amorphous
film transistor
Prior art date
Application number
PCT/JP2006/322809
Other languages
English (en)
French (fr)
Inventor
Koki Yano
Kazuyoshi Inoue
Nobuo Tanaka
Original Assignee
Idemitsu Kosan Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co., Ltd. filed Critical Idemitsu Kosan Co., Ltd.
Priority to US12/093,827 priority Critical patent/US7906777B2/en
Priority to CN2006800429947A priority patent/CN101312912B/zh
Priority to KR1020137019876A priority patent/KR101398332B1/ko
Priority to KR1020087011742A priority patent/KR101312774B1/ko
Publication of WO2007058232A1 publication Critical patent/WO2007058232A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G19/00—Compounds of tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties

Definitions

  • the present invention relates to a semiconductor thin film made of an amorphous film containing zinc oxide and tin oxide, a manufacturing method thereof, and a thin film transistor using such a semiconductor thin film.
  • Field effect transistors are widely used as unit electronic elements of semiconductor memory integrated circuits, high-frequency signal amplifier elements, liquid crystal driving elements, and the like, and are currently the most widely used electronic devices. .
  • L CD liquid crystal display devices
  • FED field emission displays
  • TFTs Thin film transistors
  • a silicon semiconductor compound is most widely used.
  • a silicon single crystal is used for a high-frequency amplifier element and an integrated circuit element that require high-speed operation, and is used for driving a liquid crystal.
  • amorphous silicon is used, which requires a large area.
  • a crystalline silicon-based thin film requires a high temperature of, for example, 800 ° C. or higher when crystallization is performed, and is difficult to construct on a glass substrate or an organic substrate. For this reason, there is a problem that it can be formed only on a highly heat-resistant and expensive substrate such as a silicon wafer or quartz, and a large amount of energy and the number of processes are required for production.
  • an amorphous silicon semiconductor (amorphous silicon) that can be formed at a relatively low temperature has a switching speed slower than that of a crystalline semiconductor, and therefore, when used as a switching element for driving a display device. , May not be able to follow the display of high-speed video.
  • the semiconductor active layer when the semiconductor active layer is irradiated with visible light, it exhibits conductivity, causing leakage current and possibly malfunctioning. For example, the characteristics as a switching element deteriorate.
  • a method of providing a light shielding layer that blocks visible light is known.
  • a metal thin film is used as the light shielding layer.
  • a light-shielding layer made of a metal thin film it will have a floating potential with only an increase in the number of processes. Therefore, the light-shielding layer needs to be at the ground level, and in that case parasitic capacitance is generated. There is a problem.
  • a switching element for driving a display device an element using a silicon-based semiconductor film occupies the mainstream, which is not only the stability and workability of a silicon thin film but also switching. This is because various performances such as high speed are good.
  • Such silicon-based thin films are generally manufactured by chemical vapor deposition (CVD).
  • a conventional thin film transistor (TFT) has a gate electrode, a gate insulation layer, a semiconductor layer such as hydrogenated amorphous silicon (a-Si: H), a source and a drain electrode on a substrate such as glass.
  • a-Si: H hydrogenated amorphous silicon
  • a transparent semiconductor thin film made of a metal oxide particularly a transparent made of an acid zinc-crystal, is considered to be more stable than a silicon-based semiconductor thin film.
  • Semiconductor thin films are attracting attention.
  • Patent Document 1 and Patent Document 2 describe a method for forming a thin film transistor by crystallizing zinc oxide at a high temperature
  • Non-Patent Document 1 describes an oxide thin film containing zinc and tin. TFT (Thin Film Transistors) using is described.
  • Patent Document 1 Japanese Patent Laid-Open No. 2003-86808
  • Patent Document 2 Japanese Patent Application Laid-Open No. 2004-273614
  • Non-Patent Document 1 Applied Physics Letter 86, 013503 (2005)
  • the transparent semiconductor thin film that also has such a metal oxide property has a reproducibility due to a change in characteristics due to a thermal history after film formation and a large in-plane distribution. For bad reasons Industry was difficult.
  • a very special gate insulating film such as a superlattice crystal laminated by the ALD method. Then, the manufacturing process of the gate insulating film becomes complicated, and there is a possibility that it cannot be manufactured by a consistent process.
  • the adhesion with the metal gate wiring may be low, and contact resistance may occur.
  • the present invention has been made in view of the above circumstances, and is a semiconductor thin film that can be produced at a relatively low temperature and can be formed on a flexible resin substrate, and has a low carrier concentration.
  • An object of the present invention is to provide a thin film transistor in which element characteristics are improved by reducing the influence of irradiation light such as generation of leakage current.
  • a semiconductor thin film according to the present invention for solving the above-mentioned problems is a semiconductor thin film made of an amorphous film containing zinc oxide and tin oxide, and has a specific resistance of 10 to: ⁇ 0 7 ⁇ « ⁇ It is.
  • the semiconductor thin film according to the present invention configured as described above contains zinc oxide and tin oxide, thereby facilitating the production of the semiconductor thin film in a wide temperature range and the amorphous film. Since it becomes easy to express uniform physical properties in a large area, it is suitable for applications such as display panels.
  • the specific resistance is less than 10 ⁇ cm
  • a leakage current is generated and the device becomes normally-on. If the off ratio is too small, good transistor performance may not be achieved.
  • the threshold voltage of the thin film transistor 1 may be increased, or the excessive voltage may be applied during driving.
  • the semiconductor thin film according to the present invention has a carrier density of 10 +17 cm _3 or less, a hall mobility (charge mobility determined by hole measurement) of 2 cm 2 ZV 'sec or more, and an energy band.
  • a non-degenerate semiconductor thin film with a gap of 2.4 eV or more is preferred.
  • the carrier density is greater than 10 + 17 cm _3
  • a device such as the thin film transistor 1 is configured
  • a leakage current is generated and the device is normally on. If the on-off ratio is too small, good transistor performance may not be achieved.
  • the hole mobility is less than 2 cm 2 ZVs, the field effect mobility of thin film transistor 1 will decrease, and when used as a switching element for driving a display element, the switching speed is low, as with amorphous silicon. May not be able to follow the display of moving images.
  • the energy band gap is less than 2.4 eV, when visible light is irradiated, electrons in the valence band are excited and become conductive, which may cause leakage current.
  • the non-degenerate semiconductor thin film refers to a semiconductor thin film in which the carrier concentration varies depending on the temperature, and the temperature dependence of the carrier concentration can be determined by the hole measuring force.
  • the zinc oxide may partially crystallize, resulting in uneven characteristics.
  • the semiconductor thin film according to the present invention preferably has a transmittance at a wavelength of 550 nm of 75% or more.
  • the semiconductor thin film protrudes into the pixel electrode portion, or the semiconductor thin film and the pixel Even when a part or the whole of the electrode part overlaps, it is possible to effectively avoid problems such as a decrease in transmittance and luminance and a change in color tone.
  • the semiconductor thin film according to the present invention preferably has a work function of 3.5 to 6.5 eV. By doing so, a leakage current or an energy barrier is generated. It is possible to effectively avoid the deterioration of the transistor characteristics caused by the failure.
  • the method for producing a semiconductor thin film according to the present invention comprises an amorphous material containing zinc oxide and tin oxide.
  • a post-treatment process is performed in which the temperature of the film surface is higher than the substrate temperature at the time of film formation in the presence of oxygen.
  • the semiconductor thin film as described above can be manufactured while controlling the carrier concentration in the semiconductor thin film.
  • the thin film transistor according to the present invention can be configured to include the semiconductor thin film as described above.
  • the glass substrate can be formed on a resin substrate and the like, and can be formed in a temperature range, is stable with respect to visible light, hardly causes a malfunction, and has a leakage current. It is possible to provide a semiconductor thin film that constitutes an excellent field effect transistor with a small size. Further, since the semiconductor thin film of the present invention can be formed at a relatively low temperature, it can be formed on a resin substrate to provide a flexible thin film transistor or the like.
  • FIG. 1 is an explanatory diagram showing an outline of a first embodiment of a thin film transistor according to the present invention.
  • FIG. 2 is an explanatory diagram showing an outline of a second embodiment of a thin film transistor according to the present invention. Explanation of symbols
  • FIG. 1 is an explanatory view showing the outline of the first embodiment of the thin film transistor according to the present invention.
  • a thin film transistor 1 as a field effect transistor includes a drain electrode 10 and a source electrode 20 that are spaced apart from each other on a glass substrate 60 and at least each of the drain electrode 10 and the source electrode 20.
  • Transparent semiconductor thin film in contact with part 40 is formed, and a gate insulating film 50 and a gate electrode 30 are formed on the transparent semiconductor thin film 40 in this order.
  • the substrate 60 those generally used for this type of thin film transistor such as a Si wafer substrate, a glass substrate, and a resin substrate can be used without limitation, but from the viewpoint of heat resistance, Si It is preferable to use a wafer substrate or a glass substrate.
  • a transparent electrode such as ITO, IZO, ZnO, and Sn02
  • a metal electrode such as A1, Ag, Cr, Ni, Mo, Au, Ti, and Ta, or a metal electrode of an alloy including these can be used.
  • Each of the gate electrode 30, the source electrode 20, and the drain electrode 10 may have a multilayer structure in which two or more different conductive layers are stacked.
  • each of the electrodes 30, 20, and 10 It consists of first conductive layers 31, 21, 11 and second conductive layers 32, 22, 12.
  • the material for forming the gate insulating film 50 is not particularly limited. Any one generally used can be selected as long as the effects of the invention of the present embodiment are not lost.
  • Oxides such as Sc 2 O 3, Y 2 O 3, Hf 2 O 3 and CaHfO can be used. Among these
  • SiO, SiNx, AlO, YO, HfO, CaHfO it is preferable to use SiO, SiNx, AlO, YO, HfO, CaHfO.
  • SiO, SiNx, Y 2 O, Hf 2 O, and CaHfO and particularly preferably SiO 2 and SiNx.
  • the oxygen number of these oxides does not necessarily match the stoichiometric ratio (for example, it may be SiO or SiOx).
  • Such a gate insulating film 50 may have a structure in which two or more different insulating films are stacked.
  • the gate insulating film 50 may be crystalline, polycrystalline, or amorphous.
  • the gate insulating film 50 may be polycrystalline, easy to manufacture industrially, or amorphous. Some of them are preferably amorphous because they have good adhesion to a transparent semiconductor layer that is an amorphous film.
  • the transparent semiconductor thin film 40 is an amorphous material containing zinc oxide and tin oxide. Consists quality, specific resistance 10 to 10 7 Q cm, a carrier density obtained by Hall measurement is 10 +17 cm _ 3 or less, the hole mobility is 2 cm 2 ZV 'sec or more, the energy of the conduction band and the valence band The band gap is formed to be 2.4 eV or more.
  • Such an amorphous film containing zinc oxide and tin oxide is easy to produce in a wide temperature range, and it becomes easy to express uniform physical properties in a large area by using an amorphous film. Especially preferred for applications such as panels.
  • the specific resistance is smaller than 10, when a device such as the thin film transistor 1 is formed, a leakage current is generated and the device is normally on, or the on-off ratio is small. Doing so may prevent good transistor performance from being achieved.
  • the specific resistance is larger than 10 7 , the threshold voltage of the thin film transistor 1 may be increased or fluctuated, or there may be a force that requires applying an excessive voltage during driving.
  • the specific resistance is preferably 10 2 to 10 6 ⁇ cm, more preferably 10 3 to 10 5 Q cm.
  • the carrier density is higher than 10 +17 cm _3 , when a device such as the thin film transistor 1 is configured, a leakage current is generated, and the device is normally on. If the ratio is reduced, good transistor performance may not be exhibited.
  • the carrier density, 10 + 16 cm_ 3 is preferably from preferably tool to the below are 10 +15 CM_ 3 or less, and 10 +14 cm “3 or less It is particularly preferable to do this.
  • the hole mobility is smaller than 2 cm 2 ZVs, the field effect mobility of the thin film transistor 1 is reduced, and when used as a switching element for driving a display element, the switching speed is similar to that of amorphous silicon. It may not be possible to follow the display of slow, high-speed movies.
  • the hole mobility is preferably 5 cm 2 ZVs or more, more preferably 8 cm 2 ZVs or more, more preferably 1 lcm 2 ZVs or more, and 14 cm. 2 ZVs or more is particularly preferable.
  • the transparent semiconductor thin film 40 by forming the transparent semiconductor thin film 40 with a carrier density of 10 +17 cm _3 or less and a hole mobility of 2 cm 2 ZVs or more, the on-off ratio is increased along with the field effect mobility.
  • a new and excellent field effect transistor capable of providing a large area in place of the conventional field effect transistor using amorphous silicon, which shows normally-off and has a clear pinch-off.
  • the energy band gap is less than 2.4 eV, when irradiated with visible light, electrons in the valence band are excited to show conductivity, and leakage current may easily occur.
  • the energy band gap is preferably 2.6 eV or more, more preferably 2.8 eV or more, further preferably 3. Oev or more, and 3.2 eV or more. Particularly preferred.
  • the specific resistance of the transparent semiconductor thin film 40 is generally 10- 1 ⁇ 10 +8 Q cm and a force 10 to 10 + 7 Omega is preferably a cm tool 10 +1 to 10 +6 Q cm by it is particularly preferably it is further preferred tool 10 +2 ⁇ 10 +4 ⁇ « ⁇ is more preferably tool 10 +1 ⁇ 10 + 5 ⁇ cm.
  • the transparent semiconductor thin film 40 is preferably a non-degenerate semiconductor thin film, the carrier concentration may not be stably controlled at a low concentration.
  • the non-degenerate semiconductor thin film is a semiconductor thin film in which the carrier concentration changes depending on the temperature
  • the degenerate semiconductor thin film is a constant value in which the carrier concentration does not depend on the temperature. It refers to a semiconductor thin film showing.
  • the temperature dependence of this carrier concentration can be obtained from Hall measurements.
  • the atomic ratio (ZnZ (Zn + Sn)) of zinc ( ⁇ ) and tin (Sn) contained in the semiconductor thin film 50 can be set to 0.40-0.95.
  • the atomic ratio (ZnZ (Zn + Sn)) is less than 0.40 and the content of zinc is small, the valence of tin that exists excessively changes, which may make it difficult to adjust the carrier density. In addition, the temperature at the time of film formation and the temperature of the post-treatment are low! In some cases, the hole mobility may be lowered. On the other hand, if the atomic ratio (ZnZ (Zn + Sn)) is greater than 0.95 and the zinc content becomes excessive, the acid-zinc solution may partially crystallize, resulting in uneven characteristics. .
  • the atomic ratio (Zn / (Zn + Sn)) is preferably in the range of 0.51 to 0.94, more preferably 0. 67 ⁇ 0. 93, more preferably ⁇ is 0.68 to 0.92, and 0.7 to 0.9 force ⁇ especially preferred! / ,.
  • the atomic ratio of zinc and tin is 0.5 or more with respect to all atoms except oxygen in the semiconductor thin film 50. If it is less than 0.5, there is a possibility that a conductive path by zinc and tin cannot be formed and mobility is lowered.
  • the atomic ratio is more preferably 0.7 or more, even more preferably 0.8 or more, and particularly preferably 0.9 or more.
  • the transparent semiconductor thin film 40 preferably contains a third metal element other than zinc oxide and tin oxide, or a compound thereof within a range not impairing the effects of the present embodiment.
  • the third metal element [ ⁇ ] includes the Group 3 (B, Al, Ga, In, Ti), Group 3A (Sc, Y), or Lanthanoid (La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu).
  • the content is preferably adjusted so that the atomic ratio [MZ (M + Zn + Sn)] is 0 to 0.3, more preferably adjusted to 0.0001-0. It is particularly preferable to adjust to 0.01 to 0.1.
  • the transparent semiconductor thin film 40 preferably has a transmittance of 75% or more at a wavelength of 550 nm. If the transmittance at a wavelength of 550 nm is less than 75%, when the semiconductor thin film protrudes from the pixel electrode portion, the transmittance may be lowered, and the luminance may be lowered or the color tone may be changed. In order to avoid such problems more effectively, the transmittance at a wavelength of 550 nm is preferably 80% or more, more preferably 85% or more.
  • the transparent semiconductor thin film 40 preferably has a work function of 3.5 to 6.5 eV. If the work function is less than 3.5 eV, the transistor characteristics may be deteriorated, such as the occurrence of leakage current due to the injection of electric charges at the interface with the gate insulating film. Meanwhile, 6. greater than 5 eV, the transistor characteristics and so energy barrier generated at the interface between the gate insulating film pi nc h- off characteristics Akui ⁇ may be reduced. In order to avoid such problems more effectively, the work function is preferably 3.8 to 6.2 eV. 4.0 to 6. OeV is more preferable, and 4.3 to 5.7 eV force is more preferable. , 4.5 ⁇ 5.5 eV power ⁇ Especially preferred! / ,.
  • a physical film forming method is used in addition to a chemical film forming method such as a spray method, a dip method, and a CVD method. be able to. From the viewpoint of easy control of carrier density and improvement of film quality, the physical film formation method is preferred.
  • Examples of physical film forming methods include sputtering, vacuum deposition, ion plating, and nors laser deposition. Industrially, mass production is high, and sputtering is preferred. Better!/,.
  • the sputtering method examples include a DC sputtering method, an RF sputtering method, an AC sputtering method, an ECR sputtering method, and a counter target sputtering method.
  • the DC sputtering method and the AC sputtering method are preferable because they are industrially high in mass productivity and can easily lower the carrier concentration than the RF sputtering method.
  • the control of the film quality is effective to suppress the degradation of the interface due to film formation, to suppress the leakage current, and to improve the characteristics of the transparent semiconductor thin film 40 such as the onn-off ratio! /, ECR sputtering method And the opposed target sputtering method is preferred!
  • a sintering target containing acid zinc and acid tin is used even if a sintering target containing acid zinc and acid tin is used.
  • Co-sputtering may be performed using a target.
  • reactive sputtering may be performed while introducing a gas such as oxygen using a metal target or alloy target made of zinc or tin.
  • the relative density is usually 75% or more, preferably 80% or more, more preferably 85% or more, more preferably 90% or more, Particularly preferred is 95% or more.
  • the Balta resistance of a sintered target containing acid zinc and acid tin is usually 500 ⁇ ⁇ m or less. Further, it is preferable that the sintered target containing zinc oxide and zinc oxide contains spinel type crystals represented by Zn SnO having an average particle size of 2 O / z m or less.
  • the sintering target containing zinc oxide and tin oxide those sintered at 1150 ° C or higher are usually used. If a material sintered at a temperature lower than 1150 ° C is used, it is difficult to control the number of oxygen atoms in the sputtering chamber during film formation because the oxygen atom content in the target is large. There is a risk that the carrier concentration of this is unstable and has a large variation. In order to avoid such problems more effectively, it is preferable to use a sintered target sintered at 1200 ° C or higher, more preferably 1250 ° C or higher, and even more preferably 1300 ° C or higher. .
  • the ultimate pressure is the normal 5 X 10 _2 Pa or less, 5 X 10 "and greater than 2 P a, is supplied with power a hydrogen atom such as HO in the atmosphere gas hole transfer Degree
  • the ultimate pressure is preferably 5 X 10_ 3 Pa or less, still more preferably less 5 X 10 _4 Pa, particularly not more than 5 X 10 _5 Pa preferable.
  • the concentration of water H 0 or hydrogen H in the atmospheric gas is usually 1.2 vol% or less.
  • the hole mobility may be lowered. This is presumably because hydrogen H disturbs the bonding of zinc, tin, and oxygen, or becomes a scattering factor during charge transfer.
  • the concentration of elemental H is preferably 1. Ovol% or less, more preferably 0.1 lvol% or less.
  • the oxygen partial pressure in the atmospheric gas is usually set to 40 X 10_3 Pa or less. If the oxygen partial pressure in the atmospheric gas is higher than 40 X 10 _3 Pa, the hole mobility may decrease, or the hole mobility and carrier concentration may become unstable. This is presumed to be because if the atmosphere gas has too much oxygen during film formation, more oxygen is trapped between the crystal lattices, causing scattering, or easily leaving the film and becoming unstable.
  • the oxygen partial pressure in the atmospheric gas is preferably 15 X 10 _3 Pa or less, more preferably 7 X 10 _3 Pa or less, and 1 X 10 _3 Pa or less is particularly preferable.
  • the substrate temperature during film formation is usually 25 to 300 ° C. If the substrate temperature is lower than 25 ° C, the specific resistance may become too large, the field-effect mobility when the transistor is constructed may be reduced, or the characteristics may deteriorate due to heat generation during driving or the ambient temperature. Also, if the temperature is higher than 300 ° C, the resistivity will be too high, The substrate temperature is preferably 180 to 90 ° C., more preferably, in order to avoid such problems more effectively. Is 200-270 ° C.
  • the film surface is preferably formed on the film surface in the presence of oxygen with respect to a thin film containing zinc oxide and tin oxide formed by a physical film forming method.
  • the carrier concentration in the transparent semiconductor thin film 40 can be controlled by performing post-processing such that the temperature is equal to or higher than the substrate temperature at the time of film formation.
  • the temperature of the film surface during heat treatment is preferably 100 to 270 ° C. higher than the substrate temperature during film formation. If the temperature difference is less than 100 ° C, the heat treatment effect is not high. If the temperature difference is higher than 270 ° C, the substrate may be deformed, or the semiconductor thin film interface may be altered to deteriorate the semiconductor characteristics. In order to avoid such problems more effectively, it is more preferable that the temperature of the film surface during heat treatment is 130 to 240 ° C higher than the substrate temperature during film formation. Good.
  • ozone treatment, heat treatment, laser annealing, and the like can be used without limitation, but it is usually preferable that the temperature of the film be higher than the substrate temperature at the time of film formation in the presence of oxygen. Processing is performed so that the temperature is 100 to 500 ° C. If the processing temperature is lower than 100 ° C, the effect may be insufficient. If the processing temperature is higher than 500 ° C, the substrate may be damaged. In order to effectively avoid such problems, the treatment temperature in the subsequent process is preferably 150 to 400 ° C., particularly preferably 200 to 290 ° C.
  • the field effect mobility of the thin film transistor 1 is typically 10 cm 2 ZVs. That's it. If the field effect mobility is less than 10 cm 2 ZVs, the switching speed may be slow. To avoid such an inconvenience more effectively, the field effect mobility is preferably 13cm 2 ZVS or more, more preferably 18cm 2 ZVS or more, more preferably 30c m 2 ZVS or more, particularly preferably 50 cm 2 More than ZVs.
  • the on-off ratio of the thin film transistor 1 is usually 10 3 or more, preferably 10 4 or more, more preferably 10 5 or more, further preferably 10 6 or more, and particularly preferably 10 7 or more. is there.
  • the threshold voltage (Vth) is positive and normally off. If the threshold voltage (V th) is negative and normally on, power consumption may increase.
  • FIG. 2 is an explanatory view showing the outline of the second embodiment of the thin film transistor according to the present invention.
  • the thin film transistor 1 includes a gate insulating film B52 and a gate insulating film A51 stacked in this order on a gate electrode 30 formed on a glass substrate 60, and further thereon.
  • a transparent semiconductor thin film 40 is formed.
  • a bottom gate type thin film transistor 1 in which a source electrode 20 and a drain electrode 10 are formed on both sides of the transparent semiconductor thin film 40 is formed.
  • a top gate type thin film transistor In the first embodiment described above, an example of a top gate type thin film transistor is given. However, as a thin film transistor type, a bottom gate type thin film transistor is used as in this embodiment. Monkey.
  • the surface (interface) of the transparent semiconductor thin film 40 may deteriorate due to the formation of the gate insulating film 50.
  • the bottom gate type as in this embodiment is preferable.
  • the surface (interface) of the gate insulating film (gate insulating film A51) may be deteriorated by the formation of the transparent semiconductor thin film 40, and this is avoided.
  • the top gate type as in the first embodiment is preferable.
  • the transparent semiconductor thin film 40 is formed in the same manner as described above. Since it is the same as that of the first embodiment except that a bottom-gate thin film transistor is used, detailed description of other components is omitted.
  • O / zm and an acid-zinc tin having a concentration of 0.6 / zm are mixed and supplied to a wet ball mill, and mixed and ground for 72 hours. A fine powder was obtained.
  • the obtained raw material fine powder After granulating the obtained raw material fine powder, it is press-molded to a size of 10 cm in diameter and 5 mm in thickness, put in a firing furnace, and under conditions of 1,400 ° C and 48 hours under pressure of oxygen gas. Firing was performed to obtain a sintered body (target). At this time, the heating rate was 3 ° CZ.
  • the density was measured on the obtained target. As a result, the theoretical relative density was 86%.
  • the sputtering target obtained in the above (1) was mounted on a DC magnetron sputtering film forming apparatus, which is one of the DC sputtering methods, and a transparent conductive film was formed on a glass substrate (Couting 1737).
  • the sputtering conditions herein the substrate temperature 200 ° C, reaching a pressure; 5 X 10 _5 Pa, atmospheric gas; ArlOO%, sputtering pressure (total pressure);. 0 4 Pa, ultimate pressure 5 X 10 _5 Pa, substrate temperature
  • the temperature was 20 ° C.
  • the input power was 100 W
  • the film formation time was 20 minutes.
  • the transparent semiconductor thin film obtained in (2) above is heated in the atmosphere (in the presence of oxygen) at 280 ° C for 2 hours. Oxidation treatment was performed by (thermal treatment in the atmosphere).
  • the carrier concentration and hole mobility of the transparent semiconductor thin film obtained in (3) above were measured with a hole measuring device.
  • the carrier concentration was 1.2 ⁇ 10 14 cm _3 and the hole mobility was 35 cm 2 Z Vs.
  • the specific resistance value measured by the four probe method was 1.2 ⁇ 10 3 Q cm. X-ray diffraction confirmed that the film was an amorphous film.
  • Measurement conditions AC Hall measurement, measurement temperature 300K, magnetic field 0.45 Tesla
  • the light transmittance for a light beam having a wavelength of 550 ⁇ m was 88% by a spectrophotometer, and the transparency was also excellent.
  • the energy band gap was 3.3 eV, which was sufficiently large.
  • Ga as a third metal element is used so that the atomic ratio [GaZ (Ga + Zn + Sn)] in the thin film excluding oxygen is 0.05. Adjusted semiconductor thin film
  • the semiconductor thin film in the present invention can be widely used as a semiconductor thin film used for a field effect transistor such as a thin film transistor.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Abstract

　比較的低温で作製でき、屈曲性のある樹脂基板上にも形成可能な半導体薄膜であって、キャリア濃度が低いとともに、ホール移動度が高く、また、エネルギーバンドギャップが大きい半導体薄膜として、キャリア密度が１０＋１７ｃｍ－３以下、ホール移動度が２ｃｍ２／Ｖ・ｓｅｃ以上、エネルギーバンドギャップが２．４ｅＶ以上となるように、酸化亜鉛と酸化錫を含有する非晶質膜を成膜した後に、酸化処理して透明半導体薄膜４０を形成する。

Description

明 細 書
半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
技術分野
[0001] 本発明は、酸化亜鉛と酸化錫とを含有する非晶質膜からなる半導体薄膜、及びそ の製造方法、並びにそのような半導体薄膜を用いた薄膜トランジスタに関する。 背景技術
[0002] 電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増 幅素子、液晶駆動用素子などとして広く用いられており、現在、最も多く実用化され て 、る電子デバイスである。
そのなかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置 (L CD)のみならず、エレクト口ルミネッセンス表示装置 や、フィールドェミッション ディスプレイ (FED)などの各種の表示装置にお!、て、表示素子に駆動電圧を印加し て表示装置を駆動させるスイッチング素子として、薄膜トランジスタ (TFT)が多用され ている。
また、その材料としては、シリコン半導体ィ匕合物が最も広く用いられており、一般に 、高速動作が必要な高周波増幅素子、集積回路用素子などには、シリコン単結晶が 用いられ、液晶駆動用素子などには、大面積ィ匕の要求力 アモルファスシリコンが用 いられている。
[0003] し力しながら、結晶性のシリコン系薄膜は、結晶化を図る際に、例えば、 800°C以上 の高温が必要となり、ガラス基板上や有機物基板上への構成が困難である。このた め、シリコンウェハーや石英などの耐熱性の高 、高価な基板上にしか形成できな ヽ ばかりか、製造に際して多大なエネルギーと工程数を要するなどの問題があった。
[0004] 一方、比較的低温で形成できる非晶性のシリコン半導体 (アモルファスシリコン）は、 結晶性のものに比べてスイッチング速度が遅 、ため、表示装置を駆動するスィッチン グ素子として使用したときに、高速な動画の表示に追従できない場合がある。
さらに、半導体活性層に可視光が照射されると導電性を示し、漏れ電流が発生して 誤動作のおそれがあるなど、スイッチング素子としての特性が劣化するという問題もあ る。そのため、可視光を遮断する遮光層を設ける方法が知られており、例えば、遮光 層としては金属薄膜が用いられている。
しかしながら、金属薄膜からなる遮光層を設けると工程が増えるだけでなぐ浮遊電 位を持つこととなるので、遮光層をグランドレベルにする必要があり、その場合にも寄 生容量が発生する t 、う問題がある。
[0005] なお、現在、表示装置を駆動させるスイッチング素子としては、シリコン系の半導体 膜を用いた素子が主流を占めているが、それは、シリコン薄膜の安定性、加工性の 良さの他、スイッチング速度が速いなど、種々の性能が良好なためである。そして、こ のようなシリコン系薄膜は、一般に化学蒸気析出法 (CVD)法により製造されて 、る。 また、従来の薄膜トランジスタ (TFT)は、ガラス等の基板上にゲ―ト電極、ゲ―ト絶 縁層、水素化アモルファスシリコン（a— Si : H)等の半導体層、ソース及びドレイン電 極を積層した逆スタガ構造のものがあり、イメージセンサを始め、大面積デバイスの分 野にお 、て、アクティブマトリスク型の液晶ディスプレイに代表されるフラットパネルデ イスプレイ等の駆動素子として用いられている。これらの用途では、従来アモルファス シリコンを用いたものでも高機能化に伴 、作動の高速ィ匕が求められてきて 、る。
[0006] このような状況下、近年にあっては、シリコン系半導体薄膜よりも安定性が優れるも のとして、金属酸ィ匕物からなる透明半導体薄膜、特に、酸ィ匕亜鉛結晶からなる透明 半導体薄膜が注目されて ヽる。
例えば、特許文献 1や、特許文献 2などには、酸化亜鉛を高温で結晶化し薄膜トラ ンジスタを構成する方法が記載されており、非特許文献 1には、亜鉛、錫を含有する 酸化物薄膜を用いた TFT (Thin Film Transistors)が記載されている。
特許文献 1：特開 2003 - 86808号公報
特許文献 2：特開 2004— 273614号公報
非特許文献 1 : Applied Physics Letter 86, 013503 (2005)
発明の開示
発明が解決しょうとする課題
[0007] し力しながら、このような金属酸ィ匕物力もなる透明半導体薄膜は、成膜後の熱履歴 により特性が変化したり、面内分布が大き力つたりして、再現性が悪いなどの理由で 工業ィ匕が困難であった。また、電界効果移動度、 on— off比、漏れ電流などの TFT 特性を改善するために、 ALD法で積層した超格子結晶などの極めて特殊なゲート 絶縁膜を用いる必要があるが、このようにすると、ゲート絶縁膜の製造工程が複雑に なり、一貫したプロセスで製造できないおそれがある。また、金属のゲート配線との密 着性が低力つたり、接触抵抗が発生したりするおそれもある。
[0008] 本発明は、上記の事情に鑑みなされたものであり、比較的低温で作製でき、屈曲性 のある榭脂基板上にも形成可能な半導体薄膜であって、キャリア濃度が低いとともに 、ホール移動度が高ぐまた、エネルギーバンドギャップが大きい半導体薄膜、及び そのような半導体薄膜の製造方法、並びにそのような半導体薄膜を用いた、電界効 果移動度と on— off比が高いとともに、漏れ電流の発生などの照射光による影響を小 さくして、素子特性を向上させた薄膜トランジスタの提供を目的とする。
課題を解決するための手段
[0009] 上記課題を解決する本発明に係る半導体薄膜は、酸化亜鉛と酸化錫を含有する 非晶質膜からなる半導体薄膜であって、比抵抗が 10〜： ί07 Ω «ηである構成としてあ る。
[0010] このような構成とした本発明に係る半導体薄膜は、酸化亜鉛と酸化錫を含有するこ とにより非晶質膜を広い温度範囲で半導体薄膜を作製しやすくなるとともに、非晶質 膜は、大面積で均一な物性を発現しやすくなるため、表示パネルなどの用途に好適 となる。
本発明に係る半導体薄膜において、比抵抗が 10 Ω cmより小さくなると、薄膜トラン ジスタ 1などの素子を構成した際に、漏れ電流が発生してしまうとともに、ノーマリーォ ンになってしまったり、 on— off比が小さくなつてしまったりすることにより、良好なトラ ンジスタ性能が発揮できな 、おそれがある。
また、比抵抗が 107 Ω cmより大きいと、薄膜トランジスタ 1の閾値電圧が高くなつたり 、駆動時に過大な電圧を掛けなければならな力つたりするおそれがある。
[0011] また、本発明に係る半導体薄膜は、キャリア密度が 10+17cm_3以下、ホール移動 度（hall mobility;ホール測定により求めた電荷移動度）が 2cm2ZV' sec以上、ェ ネルギーバンドギャップが 2. 4eV以上の非縮退半導体薄膜であるのが好まし 、。 本発明に係る半導体薄膜において、キャリア密度が 10+ 17cm_3より大きくなると、薄 膜トランジスタ 1などの素子を構成した際に、漏れ電流が発生してしまうとともに、ノー マリーオンになってしまったり、 on— off比が小さくなつてしまったりすることにより、良 好なトランジスタ性能が発揮できないおそれがある。
また、ホール移動度が 2cm2ZVsより小さいと、薄膜トランジスタ 1の電界効果移動 度が小さくなつてしまい、表示素子を駆動するスイッチング素子として用いる場合に、 アモルファスシリコンと同様に、スイチング速度が遅ぐ高速な動画の表示に追従でき ないおそれがある。
また、エネルギーバンドギャップが 2. 4eVより小さいと、可視光が照射された際に、 価電子帯の電子が励起されて導電性を示し、漏れ電流が生じやすくなるおそれがあ る。
また、縮退半導体であるとキャリア濃度を低濃度で安定定期に制御できないおそれ がある。ここで、非縮退半導体薄膜はキャリア濃度が温度に依存して変化する半導体 薄膜をいい、キャリア濃度の温度依存性は、ホール測定力 求めることができる。
[0012] また、本発明に係る半導体薄膜は、前記非晶質膜中の亜鉛 [Zn]と錫 [Sn]の原子 比が、 ZnZ (Zn+Sn) =0. 40〜0. 95であるのが好ましい。
原子比 [ZnZ (Zn+Sn) ]が 0. 40より小さいと、過剰に存在する錫の価数が変化し 、キャリア密度の調整を困難にするおそれがある。
一方、原子比 [ZnZ (Zn+Sn) ]が 0. 95より大きくなると、部分的に酸ィ匕亜鉛が結 晶化して特性にむらが生じるおそれがある。
[0013] また、本発明に係る半導体薄膜は、波長 550nmの透過率が 75%以上であるのが 好ましぐこのようにすることで、半導体薄膜が画素電極部にはみ出たり、半導体薄膜 と画素電極部の一部あるいは全体が重なった場合であっても、透過率や輝度を低下 させたり、色調が変化したりするような不具合を有効に回避することができる。
[0014] また、本発明に係る半導体薄膜は、仕事関数が 3. 5〜6. 5eVであるのが好ましぐ このようにすることで、漏れ電流が発生したり、エネルギー障壁などが発生したりする ことによるトランジスタの特性低下を有効に回避することができる。
[0015] また、本発明に係る半導体薄膜の製造方法は、酸化亜鉛と酸化錫を含有する非晶 質膜を物理成膜法で成膜した後に、酸素存在下で膜面の温度が、成膜時の基板温 度以上の温度となる後処理工程を行う方法としてある。
このような方法とすることにより、半導体薄膜中のキャリア濃度を制御しながら、前述 したような半導体薄膜を製造することができる。
[0016] また、本発明に係る薄膜トランジスタは、前述したような半導体薄膜を有する構成と することができる。
発明の効果
[0017] 以上のように、本発明によれば、ガラス基板ゃ榭脂基板などに広 、温度範囲で形 成することができるとともに、可視光に対して安定で誤作動を起こし難い、漏れ電流 の小さい優れた電界効果型トランジスタを構成する半導体薄膜を提供することができ る。また、本発明の半導体薄膜は、比較的低温で形成することができるため、榭脂基 板上に形成して、屈曲性のある薄膜トランジスタなどを提供することもできる。
図面の簡単な説明
[0018] [図 1]本発明に係る薄膜トランジスタの第一実施形態の概略を示す説明図である。
[図 2]本発明に係る薄膜トランジスタの第二実施形態の概略を示す説明図である。 符号の説明
[0019] 1 薄膜トランジスタ
40 透明半導体薄膜
発明を実施するための最良の形態
[0020] 以下、本発明の好ましい実施形態について説明する。
[0021] [第一実施形態]
まず、本発明に係る薄膜トランジスタの第一実施形態について説明する。 なお、図 1は、本発明に係る薄膜トランジスタの第一実施形態の概略を示す説明図 である。
[0022] 図示する例において、電界効果型トランジスタとしての薄膜トランジスタ 1は、ガラス 基板 60上にドレイン電極 10とソース電極 20とを離間して形成するとともに、ドレイン 電極 10とソース電極 20のそれぞれの少なくとも一部と接するように透明半導体薄膜 40を形成し、さらに、透明半導体薄膜 40上に、ゲート絶縁膜 50、ゲート電極 30をこ の順で形成してなるトップゲート型の薄膜トランジスタ 1として構成されている。
[0023] 本実施形態において、基板 60としては、 Siウェファ一基板、ガラス基板、榭脂基板 など、この種の薄膜トランジスタに一般に用いられているものを制限なく使用できるが 、耐熱性の観点から Siウェファ一基板、又はガラス基板を使用するのが好ましい。
[0024] また、ゲート電極 30、ソース電極 20、ドレイン電極 10の各電極を形成する材料に特 に制限はなく、本実施形態の効果を失わな 、範囲で一般に用いられて 、るものを任 意に選択することができる。例えば、 ITO, IZO, ZnO, Sn02などの透明電極や、 A1 , Ag, Cr, Ni, Mo, Au, Ti, Taなどの金属電極、又はこれらを含む合金の金属電 極を用いることができる。
ゲート電極 30、ソース電極 20、ドレイン電極 10の各電極は、異なる二層以上の導 電層を積層した多層構造とすることもでき、図示する例において、各電極 30, 20, 10 は、それぞれ第一導電層 31, 21, 11と第二導電層 32, 22, 12とから構成されてい る。
[0025] また、ゲート絶縁膜 50を形成する材料にも特に制限はない。本実施形態の発明の 効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、 Si O , SiNx, Al O , Ta O , TiO , MgO, ZrO , CeO , K O, Li O, Na O, Rb O
2 2 3 2 5 2 2 2 2 2 2 2
, Sc O , Y O , Hf O , CaHfOなどの酸化物を用いることができる。これらのなか
2 3 2 3 2 3 3
でも、 SiO , SiNx, Al O , Y O , Hf O , CaHfOを用いるのが好ましぐより好ま
2 2 3 2 3 2 3 3
しくは SiO , SiNx, Y O , Hf O , CaHfOであり、特に好ましくは SiO , SiNxであ
2 2 3 2 3 3 2
る。これらの酸ィ匕物の酸素数は、必ずしも化学量論比と一致していなくともよい（例え ば、 SiOでも SiOxでもよい）。
2
このようなゲート絶縁膜 50は、異なる 2層以上の絶縁膜を積層した構造でもよい。ま た、ゲート絶縁膜 50は、結晶質を含むもの、多結晶を含むもの、非晶質のいずれで あってもよいが、工業的に製造しやすい多結晶を含むものか、非晶質であるものが好 ましぐ非晶質であるものが非晶質膜である透明半導体層との密着性がよいため特に 好ましい。
[0026] 本実施形態において、透明半導体薄膜 40は、酸化亜鉛と酸化錫を含有する非晶 質からなり、比抵抗が 10〜107 Q cm、ホール測定で求めたキャリア密度が 10+17cm _3以下、ホール移動度が 2cm2ZV' sec以上、伝導帯と価電子帯とのエネルギーバ ンドギャップが 2. 4eV以上となるように形成してある。
このような酸化亜鉛と酸化錫を含有する非晶質膜は、広ヽ温度範囲で作製しやす いとともに、非晶質膜とすることにより大面積で均一な物性を発現しやすくなるため、 表示パネルなどの用途で特に好まし 、。
なお、非晶質膜であることは、 X線回折で明確なピークが現れないことで確認できる
[0027] ここで、比抵抗が 10より小さいと、薄膜トランジスタ 1などの素子を構成した際に、漏 れ電流が発生してしまうとともに、ノーマリーオンになってしまったり、 on— off比が小 さくなつてしまったりすることにより、良好なトランジスタ性能が発揮できないおそれが ある。一方、比抵抗が 107より大きいと、薄膜トランジスタ 1の閾値電圧が高くなつたり あるいは変動したり、駆動時に過大な電圧を掛けなければならな力つたりするおそれ がある。
このような不具合をより有効に借り比するためには、比抵抗は 102〜106 Ω cmが好 ましぐ 103〜105 Q cmが特に好ましい。
[0028] また、キャリア密度が 10+17cm_3より大きくなると、薄膜トランジスタ 1などの素子を構 成した際に、漏れ電流が発生してしまうとともに、ノーマリーオンになってしまったり、 o n— off比が小さくなつてしまったりすることにより、良好なトランジスタ性能が発揮でき ないおそれがある。このような不具合をより有効に回避するには、キャリア密度は、 10 + 16cm_3以下とするのが好ましぐより好ましくは 10+15cm_3以下であり、 10+14cm"3 以下とするのが特に好ましい。
[0029] また、ホール移動度が 2cm2ZVsより小さいと、薄膜トランジスタ 1の電界効果移動 度が小さくなつてしまい、表示素子を駆動するスイッチング素子として用いる場合に、 アモルファスシリコンと同様に、スイチング速度が遅ぐ高速な動画の表示に追従でき ないおそれがある。このような不具合をより有効に回避するには、ホール移動度は、 5 cm2ZVs以上とするのが好ましぐより好ましくは 8cm2ZVs以上、さらに好ましくは 1 lcm2ZVs以上であり、 14cm2ZVs以上とするのが特に好ましい。 [0030] このように、透明半導体薄膜 40をキャリア密度が 10+17cm_3以下、ホール移動度 が 2cm2ZVs以上に形成することで、電界効果移動度とともに、 onn— off比も高ぐ また、ノーマリーオフを示し、かつ、ピンチオフが明瞭な、従来のアモルファスシリコン を用いた電界効果型トランジスタに代わる大面積ィ匕の可能な、新たな優れた電界効 果型トランジスタを得ることができる。
[0031] また、エネルギーバンドギャップが 2. 4eVより小さいと、可視光が照射された際に、 価電子帯の電子が励起されて導電性を示し、漏れ電流が生じやすくなるおそれがあ る。このような不具合をより有効に回避するには、エネルギーバンドギャップは、好まし くは 2. 6eV以上、より好ましくは 2. 8eV以上、さらに好ましくは 3. Oev以上であり、 3 . 2eV以上が特に好ましい。
[0032] また、透明半導体薄膜 40の比抵抗は、通常 10―1〜 10+8 Q cmである力 10〜10 +7 Ω cmであることが好ましぐ 10+1〜10+6 Q cmであることがより好ましぐ 10+1〜10 +5 Ω cmであることがさらに好ましぐ 10+2〜10+4 Ω «ηであることが特に好ましい。
[0033] また、透明半導体薄膜 40は、非縮退半導体薄膜であるのが好ましぐ縮退半導体 であるとキャリア濃度を低濃度で安定定期に制御できないおそれがある。
ここで、非縮退半導体薄膜とは、キャリア濃度が温度に依存して変化する半導体薄 膜であり、これに対して、縮退半導体薄膜とは、キャリア濃度が温度に依存せずに一 定の値を示す半導体薄膜のことをいう。このキャリア濃度の温度依存性は、ホール測 定から求めることができる。
[0034] また、半導体薄膜 50中に含有される亜鉛 (Ζη)と錫（Sn)の原子比 (ZnZ (Zn+Sn ) )は、 0. 40-0. 95とすること力できる。
原子比 (ZnZ (Zn+Sn) )が 0. 40より小さぐ亜鉛の含有率が少ないと、過剰に存 在する錫の価数が変化し、キャリア密度の調整を困難にするおそれがある。また、成 膜時の温度や後処理の温度が低!、ときに、ホール移動度が低くなるおそれがある。 一方、原子比 (ZnZ (Zn+Sn) )が 0. 95より大きくなり、亜鉛の含有率が過剰にな ると、部分的に酸ィ匕亜鉛が結晶化して特性にむらが生じるおそれがある。
本実施形態において、上記のような不具合をより有効に回避するためには、原子比 (Zn/ (Zn+Sn) ) «0. 51〜0. 94であるのが好ましくは、より好ましくは 0. 67〜0. 93、さらに好ましく ίま 0. 68〜0. 92であり、 0. 7〜0. 9力 ^特に好まし!/、。
[0035] また、半導体薄膜 50中に酸化亜鉛と酸化錫を含有させるにあたり、半導体薄膜 50 中の酸素を除くすべての原子に対して、亜鉛と錫を合せた原子比が 0. 5以上である ことが好ましぐ 0. 5より小さいと亜鉛と錫による導電経路が形成できず移動度が低下 するおそれがある。
このような不具合をより有効に回避するためには、上記原子比は、より好ましくは 0. 7以上、さらに好ましぐ 0. 8以上であり、 0. 9以上が特に好ましい。
[0036] ここで、透明半導体薄膜 40には、本実施形態の効果を損なわない範囲で酸ィ匕亜 鉛、酸化錫以外の第三の金属元素や、その化合物が含まれていることが好ましい。 第三金属元素 [Μ]としては、 3Β族（B、 Al、 Ga、 In、 Ti)、あるいは 3A族（Sc、 Y)、 あるいはランタノイド（La、 Ce、 Pr、 Nd、 Sm、 Eu、 Gd、 Tb、 Dy、 Ho、 Er、 Tm、 Yb、 Lu)が挙げられる。また、その含有量は、原子比 [MZ (M+Zn+Sn) ]が、 0〜0. 3 となるよう調整するのが好ましぐ 0. 0001-0. 2に調整するのがより好ましぐ 0. 01 〜0. 1に調整するのが特に好ましい。
[0037] また、透明半導体薄膜 40は、波長 550nmの透過率が 75%以上であるのが好まし い。波長 550nmの透過率が 75%より小さいと、半導体薄膜が画素電極部にはみ出 た場合に透過率を低下させ、輝度が低下したり、色調が変化したりするおそれがある 。このような不具合をより有効に回避するためには、波長 550nmの透過率は 80%以 上が好ましぐ 85%以上が特に好ましい。
[0038] また、透明半導体薄膜 40は、仕事関数が 3. 5〜6. 5eVであるのが好ましい。仕事 関数が 3. 5eVより小さいと、ゲート絶縁膜との界面で電価の注入などが生じて漏れ 電流が発生するなど、トランジスタ特性が低下するおそれがある。一方、 6. 5eVより 大き 、と、ゲート絶縁膜との界面でエネルギー障壁などが発生し pinch— off特性が 悪ィ匕するなどトランジスタ特性が低下するおそれがある。このような不具合をより有効 に回避するためには、仕事関数は、 3. 8〜6. 2eVが好ましぐ 4. 0〜6. OeVがより 好ましく、 4. 3〜5. 7eV力さらに好ましく、 4. 5〜5. 5eV力 ^特に好まし!/、。
[0039] 本実施形態において、透明半導体薄膜 40を形成する成膜方法としては、スプレー 法、ディップ法、 CVD法などの化学的成膜方法のほか、物理的成膜方法も利用する ことができる。キャリア密度の制御や、膜質の向上が容易であるとう観点から、物理的 成膜方法の方が好ましい。
[0040] 物理的成膜方法としては、例えば、スパッタ法、真空蒸着法、イオンプレーティング 法、ノルスレーザーディポジション法などを挙げることができる力 工業的には量産性 が高 、スパッタ法が好まし!/、。
スパッタ法としては、例えば、 DCスパッタ法、 RFスパッタ法、 ACスパッタ法、 ECR スパッタ法、対向ターゲットスパッタ法などが挙げられる。これらのなかでも、工業的に 量産性が高ぐまた、 RFスパッタ法よりもキャリア濃度を下げやすい DCスパッタ法ゃ 、 ACスパッタ法が好ましい。また、成膜による界面の劣化を抑えて、漏れ電流を抑制 したり、 onn— off比などの透明半導体薄膜 40の特性を向上させたりするには、膜質 の制御がしゃす!/、ECRスパッタ法や、対向ターゲットスパッタ法が好まし!/、。
[0041] スパッタ法を用いる場合、酸ィ匕亜鉛と酸ィ匕錫とを含有する焼結ターゲットを用いても 、酸ィ匕亜鉛を含有する焼結ターゲットと酸ィ匕錫を含有する焼結ターゲットを用いて共 スパッタしてもよい。また、亜鉛や錫力 なる金属ターゲット、あるいは合金ターゲット を用いて酸素などのガスを導入しながら、反応性スパッタを行なってもよ ヽ。
再現性、大面積での均一性力も酸ィ匕亜鉛と酸ィ匕錫とを含有する焼結ターゲットを用 、ることが好まし!/、。
[0042] 酸化亜鉛と酸化錫とを含有する焼結ターゲットを用いる場合、その相対密度は、通 常 75%以上、好ましくは 80%以上，より好ましくは 85%以上、さらに好ましくは 90% 以上、特に好ましくは 95%以上である。
また、酸ィ匕亜鉛と酸ィ匕錫とを含有する焼結ターゲットのバルタ抵抗は、通常 500 Ω ο m以下とする。さら〖こ、酸ィ匕亜鉛と酸ィ匕錫とを含有する焼結ターゲットは、平均粒径 2 O /z m以下の Zn SnOで表されるスピネル型の結晶を含むものが好ましい。
2 4
[0043] 酸化亜鉛と酸化錫とを含有する焼結ターゲットは、通常 1150°C以上で焼結された ものを用いる。 1150°Cより低い温度で焼結したものを用いると、ターゲット中の酸素 原子の含有量が多いため、成膜時のスパッタチャンバ一中の酸素原子数のコント口 ールが困難となり、半導体薄膜のキャリア濃度が不安定でばらつきの多いものとなる おそれがある。 このような不具合をより有効に回避するために、焼結ターゲットは、好ましくは 1200 °C以上、より好ましくは 1250°C以上、さらに好ましくは 1300°C以上で焼結したものを 用いるのがよい。
[0044] スパッタ法を用いる場合、到達圧力は、通常 5 X 10_2Pa以下とするが、 5 X 10"2P aより大きいと、雰囲気ガス中の H Oなど力 水素原子が供給されてホール移動度が
2
低下するおそれがある。
このような不具合をより有効に回避するためには、到達圧力は、好ましくは 5 X 10_3 Pa以下、さらに好ましくは 5 X 10_4Pa以下であり、 5 X 10_5Pa以下であるのが特に 好ましい。
[0045] また、雰囲気ガス中の水 H 0、又は水素 Hの濃度は、通常 1. 2vol%以下とする。
2 2
1. 2vol%より大きいとホール移動度が低下するおそれがある。これは、水素 Hが、亜 鉛、錫、酸素の結合を乱してしまったり、電荷移動時の散乱因子になったりするため と推定される。
このような不具合をより有効に回避するためには、雰囲気ガス中の水 H 0、又は水
2 素 Hの濃度は、好ましくは 1. Ovol%以下、より好ましくは 0. lvol%以下であり、 0.
2
Olvol%以下であるのが特に好ま U、。
[0046] また、膜の透過率 (透明性)を向上させるなどのために酸素を導入する場合、雰囲 気ガス中の酸素分圧は、通常 40 X 10_3Pa以下とする。雰囲気ガス中の酸素分圧が 40 X 10_3Paより大きいと、ホール移動度が低下したり、ホール移動度やキャリア濃 度が不安定となったりするおそれがある。これは成膜時に雰囲気ガス中の酸素が多 すぎると、結晶格子間に取り込まれる酸素が多くなり散乱の原因となったり、容易に膜 中から離脱し不安定ィ匕したりするためと推定される。このような不具合をより有効に回 避するためには、雰囲気ガス中の酸素分圧は、好ましくは 15 X 10_3Pa以下、より好 ましくは 7 X 10_3Pa以下であり、 1 X 10_3Pa以下であるのが特に好ましい。
[0047] また、このような成膜工程にぉ 、て、成膜時の基板温度は、通常 25〜300°Cとする 。基板温度が 25°Cより低いと比抵抗が大きくなり過ぎたり、トランジスタを構成した際 の電界効果移動度が小さくなつたり、駆動時の発熱や周囲温度により特性が低下す るおそれがある。また、 300°Cより大きいと比抵抗が大きくなり過ぎたり、キャリア密度 が高すぎたり、トランジスタを構成した際の電界効果移動度が小さくなるおそれがある このような不具合をより有効に回避するためには、基板温度は、好ましくは 180〜2 90°C、より好ましくは 200〜270°Cである。
[0048] なお、大面積をスパッタ法で成膜する場合、膜質の均一性を持たせるため、基板を 固定したフォルダ一は回転させる、マグネットを動かしエロージョン範囲を広げるなど の方法をとることが好まし 、。
[0049] このような成膜工程を終えた後に、本実施形態では、好ましくは物理成膜法で成膜 した酸化亜鉛と酸化錫とを含有する薄膜に対して、酸素存在下で膜面の温度が成膜 時の基板温度以上の温度となるような後処理を施すことによって、透明半導体薄膜 4 0中のキャリア濃度を制御することができる。
このとき、熱処理時の膜面の温度が、成膜時の基板温度より 100〜270°C高い方 が好ましい。この温度差が 100°Cより小さいと熱処理効果が無ぐ 270°Cより高いと基 板が変形したり、半導体薄膜界面が変質し半導体特性が低下したりするおそれがあ る。このような不具合をより有効に回避するには、成膜時の基板温度より熱処理時の 膜面の温度が 130〜240°C高いものがより好ましぐ 160〜210°C高いものが特に好 ましい。
なお、成膜時に酸素などのガス成分の濃度を制御して、キャリア濃度を制御する方 法もあるが、このような方法では、ホール移動度が低下するおそれがある。これは、キ ャリア制御のために導入したガス成分力 膜中に取り込まれ散乱因子となっているも のと推定される。
[0050] このような後処理工程は、オゾン処理、熱処理、レーザーァニールなどを制限なく 利用できるが、酸素存在下で膜の温度が成膜時の基板温度以上になるものが好まし ぐ通常 100〜500°Cとなるように処理を施す。処理温度が 100°Cより低いと効果が 不十分となるおそれがあり、 500°Cより高いと基板にダメージを与えるおそれがある。 このような不具合を有効に回避するためには、後工程における処理温度は、 150〜4 00°Cであるのが好ましぐ特に好ましくは 200〜290°Cである。
[0051] 本実施形態において、薄膜トランジスタ 1の電界効果移動度は、通常 10cm2ZVs 以上とする。電界効果移動度が 10cm2ZVsより小さいと、スイッチング速度が遅くな るおそれがある。このような不具合をより有効に回避するために、電界効果移動度は 、好ましくは 13cm2ZVs以上、より好ましくは 18cm2ZVs以上、さらに好ましくは 30c m2ZVs以上であり、特に好ましくは 50cm2ZVs以上である。
また、薄膜トランジスタ 1の on— off比は、通常 103以上とするが、好ましくは 104以 上、よりより好ましく 105以上、さらに好ましくは 106以上であり、特に好ましくは 107以 上である。
また、閾値電圧 (Vth)がプラスでノーマリーオフとなることが好ましい。閾値電圧 (V th)がマイナスでノーマリーオンとなると、消費電力が大きくなるおそれがある。
[0052] [第二実施形態]
次に、本発明に係る薄膜トランジスタの第二実施形態について説明する。 なお、図 2は、本発明に係る薄膜トランジスタの第二実施形態の概略を示す説明図 である。
[0053] 図示する例において、薄膜トランジスタ 1は、ガラス基板 60上に形成されたゲート電 極 30の上に、ゲート絶縁膜 B52とゲート絶縁膜 A51とをこの順で積層し、さらに、そ の上に透明半導体薄膜 40を形成している。そして、この透明半導体薄膜 40上の両 側に、ソース電極 20とドレイン電極 10とが形成されるボトムゲート型の薄膜トランジス タ 1として構成されている。
[0054] 前述した第一実施形態では、トップゲート型の薄膜トランジスタの例を挙げたが、薄 膜トランジスタのタイプとしては、本実施形態のように、ボトムゲート型の薄膜トランジス タとすることちでさる。
[0055] 第一実施形態のようなトップゲート型の薄膜トランジスタとすると、ゲート絶縁膜 50の 成膜により透明半導体薄膜 40の表面 (界面）が劣化する場合があり、これを避けるた めには、本実施形態のようなボトムゲート型とするのが好ましい。また、本実施形態の ようなボトムゲート型の薄膜トランジスタとすると、透明半導体薄膜 40の成膜によりゲ ート絶縁膜 (ゲート絶縁膜 A51)の表面 (界面)が劣化する場合があり、これを避ける ためには、第一実施形態のようなトップゲート型とするのが好ましい。
[0056] 本実施形態においても、透明半導体薄膜 40は、前述したのと同様にして形成する ことができ、ボトムゲート型の薄膜トランジスタとした以外は、第一実施形態と同様であ るため、他の構成についての詳細な説明は省略する。
実施例
[0057] 以下、具体的な実施例を挙げて、本発明をより詳細に説明する。
[0058] [実施例 1]
(1)スノッタリングターゲットの製造、及び評価
1.ターゲットの製造
原料として、平均粒径が 2. O /z mの酸ィ匕亜鉛と、 0. 6 /z mの酸ィ匕錫とを混合して、 これを湿式ボールミルに供給し、 72時間混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、直径 10cm、厚さ 5mmの寸法にプレス成形し て、これを焼成炉に入れ、酸素ガス加圧下において、 1, 400°C, 48時間の条件で焼 成して、焼結体 (ターゲット）を得た。このとき、昇温速度は、 3°CZ分であった。
2.ターゲットの評価
得られたターゲットにっき、密度を測定した。その結果、理論相対密度は 86%であ つた o
[0059] (2)透明半導体薄膜の成膜
上記（1)で得られたスパッタリングターゲットを、 DCスパッタ法の一つである DCマグ ネトロンスパッタリング法の成膜装置に装着し、ガラス基板 (コーユング 1737)上に透 明導電膜を成膜した。
ここでのスパッタ条件としては、基板温度 200°C、到達圧力； 5 X 10_5Pa、雰囲気 ガス; ArlOO%、スパッタ圧力（全圧）；0. 4Pa、到達圧力 5 X 10_5Pa、基板温度 20 0°C、投入電力 100W、成膜時間 20分間とした。
この結果、ガラス基板上に、膜厚が約 lOOnmの透明導電性酸化物が形成された 透明導電ガラスが得られた。
なお、得られた膜組成を ICP法で分析したところ、原子比〔ZnZ (Zn+Sn)〕が 0. 6 0、原子比〔SnZ (Zn+Sn)〕が 0. 40であった。
[0060] (3)透明半導体薄膜の酸化処理
上記 (2)で得られた透明半導体薄膜を大気中（酸素存在下) 280°Cで、 2時間加熱 (大気下熱処理)することで酸化処理を行なった。
[0061] (4)透明半導体薄膜の物性の評価
上記（3)で得られた透明半導体薄膜のキャリア濃度、及びホール移動度をホール 測定装置により測定した。キャリア濃度は 1. 2 X 1014cm_3、ホール移動度 35cm2Z Vsであった。また、四端子法により測定した比抵抗値は、 1. 2 X 103 Q cmであった。 なお、 X線回折で非晶質膜であることを確認した。
[0062] ホール測定装置、及びその測定条件は下記のとおりであった、
ホール測定装置： Resi Test8310 (東陽テク-力製）
測定条件: ACホール測定、測定温度 300K、磁場 0. 45Tesla
[0063] さらに、この透明導電性酸ィ匕物の透明性については、分光光度計により波長 550η mの光線についての光線透過率が 88%であり、透明性においても優れたものであつ た。また、エネルギーバンドギャップは 3. 3eVと十分に大きかった。
[0064] また、上記とほぼ同じ半導体膜を用いて、 SiNx膜をゲート絶縁膜としたボトムゲート 型薄膜トランジスタを作成したところ、明瞭なピンチオフ特性を示し安定して駆動した 。また、経時変化も少な力つた。
[0065] [実施例 2〜6、比較例 1, 2]
原料の組成比、成膜条件、酸ィ匕処理条件を表 1のように調整した以外は、実施例 1 と同様に作製評価した。その結果を表 1に併せて示す。
[0066] [表 1]
Figure imgf000018_0001
[0067] なお、実施例 2, 3では、亜鉛と錫に加え、第三金属元素としての Gaを、酸素を除く 薄膜中の原子比 [GaZ (Ga+Zn+Sn) ]が 0.05となるよう調整した半導体薄膜にお
Vヽても同様の効果があることが確認できた。
[0068] [比較例 1, 2]
原料の組成比、成膜条件、酸ィ匕処理条件を表 1のように調整した以外は、実施例 1 と同様に作製評価した。その結果を表 1に併せて示す。
[0069] 以上、本発明について、好ましい実施形態を示して説明したが、本発明は、前述し た実施形態にのみ限定されるものではなぐ本発明の範囲で種々の変更実施が可能 であることは 、うまでもな！/、。
[0070] 例えば、前述した実施形態では、薄膜トランジスタの例を挙げたが、本発明に係る 半導体薄膜は、種々の電界効果型トランジスタに適用することができる。
産業上の利用可能性
[0071] 本発明における半導体薄膜は、薄膜トランジスタなどの電界効果型トランジスタに 用いる半導体薄膜として広く利用することができる。

Claims

請求の範囲
[1] 酸ィ匕亜鉛と酸ィ匕錫を含有する非晶質膜からなる半導体薄膜であって、
比抵抗が 10〜： ί07 Ω cmであることを特徴とする半導体薄膜。
[2] キャリア密度が 10+17cm_3以下、ホール移動度が 2cm2ZV' sec以上、エネルギー バンドギャップが 2. 4eV以上の非縮退半導体薄膜であることを特徴とする請求項 1の 半導体薄膜。
[3] 前記非晶質膜中の亜鉛 [Zn]と錫 [Sn]の原子比が、 Zn/ (Zn+Sn) =0. 40〜0 . 95であることを特徴とする請求項 1又は 2の 、ずれか 1項に記載の半導体薄膜。
[4] 波長 550nmの透過率が 75%以上であることを特徴とする請求項 1〜3のいずれか 1項に記載の半導体薄膜。
[5] 仕事関数が 3. 5〜6. 5eVであることを特徴とする請求項 1〜4の透明酸ィ匕物半導 体薄膜。
[6] 酸化亜鉛と酸化錫を含有する非晶質膜を物理成膜法で成膜した後に、酸素存在 下で膜面の温度が、成膜時の基板温度以上の温度となる後処理工程を行うことを特 徴とする半導体薄膜の製造方法。
[7] 請求項 1〜5のいずれか 1項に記載の半導体薄膜を有することを特徴とする薄膜ト ランジスタ。
PCT/JP2006/322809 2005-11-18 2006-11-16 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ WO2007058232A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/093,827 US7906777B2 (en) 2005-11-18 2006-11-16 Semiconductor thin film and method for manufacturing same, and thin film transistor
CN2006800429947A CN101312912B (zh) 2005-11-18 2006-11-16 半导体薄膜及其制造方法以及薄膜晶体管
KR1020137019876A KR101398332B1 (ko) 2005-11-18 2006-11-16 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
KR1020087011742A KR101312774B1 (ko) 2005-11-18 2006-11-16 반도체 박막, 그의 제조 방법 및 박막 트랜지스터

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005334502A JP5395994B2 (ja) 2005-11-18 2005-11-18 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP2005-334502 2005-11-18

Publications (1)

Publication Number Publication Date
WO2007058232A1 true WO2007058232A1 (ja) 2007-05-24

Family

ID=38048616

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/322809 WO2007058232A1 (ja) 2005-11-18 2006-11-16 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ

Country Status (6)

Country Link
US (1) US7906777B2 (ja)
JP (1) JP5395994B2 (ja)
KR (2) KR101398332B1 (ja)
CN (1) CN101312912B (ja)
TW (1) TWI400806B (ja)
WO (1) WO2007058232A1 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008133220A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor, semiconductor device, and thin film transistor
WO2010018707A1 (ja) * 2008-08-11 2010-02-18 出光興産株式会社 酸化ガリウム－酸化スズ系酸化物焼結体及び酸化物膜
WO2010023889A1 (ja) * 2008-08-27 2010-03-04 出光興産株式会社 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット
JP2010123913A (ja) * 2008-11-21 2010-06-03 Korea Electronics Telecommun 薄膜トランジスタ及びその製造方法
EP2219225A1 (en) * 2007-11-15 2010-08-18 Sumitomo Chemical Company, Limited Oxide semiconductor material, method for manufacturing oxide semiconductor material, electronic device and field effect transistor
JP2012003832A (ja) * 2010-05-20 2012-01-05 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
WO2012124408A1 (ja) * 2011-03-14 2012-09-20 富士フイルム株式会社 酸化物半導体薄膜の製造方法
JP2014037631A (ja) * 2013-09-02 2014-02-27 Kanazawa Inst Of Technology 酸化亜鉛系透明導電膜、マグネトロンスパッタリング用焼結体ターゲット、液晶ディスプレイ及びタッチパネル、ならびに酸化亜鉛系透明導電膜を含んでなる機器
US8743307B2 (en) 2011-11-04 2014-06-03 Samsung Display Co, Ltd. Display device
US8841710B2 (en) 2008-07-31 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8866984B2 (en) 2010-01-24 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2015005756A (ja) * 2008-12-26 2015-01-08 株式会社半導体エネルギー研究所 半導体装置
US9190523B2 (en) 2011-09-22 2015-11-17 Samsung Display Co., Ltd. Oxide semiconductor, thin film transistor including the same, and thin film transistor array panel including the same
US9299474B2 (en) 2010-07-30 2016-03-29 Samsung Display Co., Ltd. Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
JP2017085115A (ja) * 2010-02-19 2017-05-18 株式会社半導体エネルギー研究所 半導体装置
JPWO2017150351A1 (ja) * 2016-03-02 2019-01-10 国立大学法人東京工業大学 酸化物半導体化合物、酸化物半導体化合物の層を備える半導体素子、および積層体
WO2020241168A1 (ja) * 2019-05-24 2020-12-03 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、無機酸化物半導体材料
US11296121B2 (en) 2008-07-31 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7807515B2 (en) 2006-05-25 2010-10-05 Fuji Electric Holding Co., Ltd. Oxide semiconductor, thin-film transistor and method for producing the same
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
KR101516034B1 (ko) * 2007-12-25 2015-05-04 이데미쓰 고산 가부시키가이샤 산화물 반도체 전계효과형 트랜지스터 및 그의 제조 방법
KR100976459B1 (ko) * 2007-12-27 2010-08-17 삼성모바일디스플레이주식회사 박막 트랜지스터 및 제조방법 및 그를 구비하는평판표시장치
JP5219529B2 (ja) * 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
US8017045B2 (en) 2008-04-16 2011-09-13 Electronics And Telecommunications Research Institute Composition for oxide semiconductor thin film and field effect transistor using the composition
KR100974884B1 (ko) 2008-05-26 2010-08-11 한국전자통신연구원 접촉 저항을 개선한 무인듐 투명 전도막을 포함한 다층전자 소자 및 그의 제조방법
US7811840B2 (en) 2008-05-28 2010-10-12 Micron Technology, Inc. Diodes, and methods of forming diodes
JP5319961B2 (ja) 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
JP5331382B2 (ja) 2008-05-30 2013-10-30 富士フイルム株式会社 半導体素子の製造方法
JP5489429B2 (ja) * 2008-07-09 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010034343A (ja) * 2008-07-30 2010-02-12 Sumitomo Chemical Co Ltd 半導体装置の製造方法および半導体装置
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5024226B2 (ja) * 2008-08-06 2012-09-12 日立金属株式会社 酸化物焼結体およびその製造方法、スパッタリングターゲット、半導体薄膜
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5724157B2 (ja) * 2009-04-13 2015-05-27 日立金属株式会社 酸化物半導体ターゲット及びそれを用いた酸化物半導体装置の製造方法
TWI535023B (zh) * 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101291395B1 (ko) * 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP5642447B2 (ja) * 2009-08-07 2014-12-17 株式会社半導体エネルギー研究所 半導体装置
WO2011043162A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
IN2012DN01823A (ja) 2009-10-16 2015-06-05 Semiconductor Energy Lab
KR101426723B1 (ko) * 2009-10-16 2014-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011046032A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic apparatus having the same
CN102598280B (zh) 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
KR101835155B1 (ko) 2009-10-30 2018-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 액정 표시 장치의 구동 방법 및 액정 표시 장치를 포함하는 전자 기기
KR101747158B1 (ko) 2009-11-06 2017-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR20220116369A (ko) 2009-11-13 2022-08-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
WO2011062041A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
WO2011062057A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101800038B1 (ko) * 2009-12-04 2017-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2011068106A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
WO2011070901A1 (en) * 2009-12-11 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN105390110B (zh) * 2009-12-18 2019-04-30 株式会社半导体能源研究所 显示设备及其驱动方法
WO2011090087A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display method of display device
WO2011089832A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for driving display device and liquid crystal display device
KR102197415B1 (ko) 2010-02-12 2020-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 구동 방법
US8617920B2 (en) * 2010-02-12 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011111522A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112011100840T5 (de) * 2010-03-08 2013-01-17 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
CN103109314B (zh) 2010-04-28 2016-05-04 株式会社半导体能源研究所 半导体显示装置及其驱动方法
US9697788B2 (en) 2010-04-28 2017-07-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9490368B2 (en) 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101350751B1 (ko) * 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
US8605059B2 (en) 2010-07-02 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Input/output device and driving method thereof
WO2012014628A1 (ja) 2010-07-30 2012-02-02 株式会社日立製作所 酸化物半導体装置
JP5540972B2 (ja) 2010-07-30 2014-07-02 日立金属株式会社 酸化物半導体ターゲットおよび酸化物半導体膜の製造方法
US8422272B2 (en) * 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5848912B2 (ja) 2010-08-16 2016-01-27 株式会社半導体エネルギー研究所 液晶表示装置の制御回路、液晶表示装置、及び当該液晶表示装置を具備する電子機器
US8685787B2 (en) * 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101115074B1 (ko) 2010-11-09 2012-03-13 박제기 Ｚｔｏ 박막의 패턴화 방법, 박막 트랜지스터 및 그 제조방법
JP5977569B2 (ja) * 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
JP5795220B2 (ja) * 2011-09-05 2015-10-14 株式会社日本セラテック ターゲット及びその製造方法
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20130111874A (ko) 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
KR20130129674A (ko) 2012-05-21 2013-11-29 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 표시판
US9626889B2 (en) 2012-09-24 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Method and program for driving information processing device
KR102046996B1 (ko) 2012-10-16 2019-11-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판
WO2014122120A1 (en) * 2013-02-05 2014-08-14 Soleras Advanced Coatings Bvba (ga) zn sn oxide sputtering target
KR102166272B1 (ko) 2013-05-23 2020-10-16 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
KR102111021B1 (ko) 2013-06-21 2020-05-15 삼성디스플레이 주식회사 산화물 반도체, 이를 이용한 박막 및 박막 트랜지스터
TWI535034B (zh) * 2014-01-29 2016-05-21 友達光電股份有限公司 畫素結構及其製作方法
KR102331372B1 (ko) * 2014-09-18 2021-11-26 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코 발광 소자, 표시 장치 및 조명 장치
WO2017115208A1 (en) 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07218460A (ja) * 1994-02-04 1995-08-18 Toyota Central Res & Dev Lab Inc ＮＯｘガス検知半導体およびその製造方法
JP2000067657A (ja) * 1998-08-26 2000-03-03 Internatl Business Mach Corp <Ibm> 赤外線透過に優れた透明導電膜及びその製造方法
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2006165530A (ja) * 2004-11-10 2006-06-22 Canon Inc センサ及び非平面撮像装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) * 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP3953320B2 (ja) * 2001-12-28 2007-08-08 三洋電機株式会社 表示装置及びその製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
FR2844136B1 (fr) * 2002-09-03 2006-07-28 Corning Inc Materiau utilisable dans la fabrication de dispositifs d'affichage lumineux en particulier de diodes electroluminescentes organiques
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
EP2246894B2 (en) * 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
JP4428698B2 (ja) * 2004-03-31 2010-03-10 出光興産株式会社 酸化インジウム−酸化セリウム系スパッタリングターゲット及び透明導電膜及び透明導電膜の製造方法
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP2007218460A (ja) 2006-02-15 2007-08-30 Matsushita Electric Ind Co Ltd 冷凍サイクル装置および保冷庫
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07218460A (ja) * 1994-02-04 1995-08-18 Toyota Central Res & Dev Lab Inc ＮＯｘガス検知半導体およびその製造方法
JP2000067657A (ja) * 1998-08-26 2000-03-03 Internatl Business Mach Corp <Ibm> 赤外線透過に優れた透明導電膜及びその製造方法
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2006165530A (ja) * 2004-11-10 2006-06-22 Canon Inc センサ及び非平面撮像装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MORIGA T. ET AL.: "Transparent conducting amorphous Zn-Sn-O films deposited by simultaneous dc sputtering", J. VAC. SCI. TECHNOL. A, vol. 22, no. 4, 2004, pages 1705 - 1710, XP012073798 *

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008133220A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor, semiconductor device, and thin film transistor
US8502222B2 (en) 2007-04-25 2013-08-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor, semiconductor device, thin film transistor and display device
US8154017B2 (en) 2007-04-25 2012-04-10 Canon Kabushiki Kaisha Amorphous oxide semiconductor, semiconductor device, and thin film transistor
EP2219225A4 (en) * 2007-11-15 2011-01-05 Sumitomo Chemical Co OXID SEMICONDUCTOR MATERIAL, METHOD FOR PRODUCING AN OXIDE SEMICONDUCTOR MATERIAL, ELECTRONIC ARRANGEMENT AND FIELD EFFECT TRANSISTOR
EP2219225A1 (en) * 2007-11-15 2010-08-18 Sumitomo Chemical Company, Limited Oxide semiconductor material, method for manufacturing oxide semiconductor material, electronic device and field effect transistor
US9859441B2 (en) 2008-07-31 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US12068329B2 (en) 2008-07-31 2024-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9412798B2 (en) 2008-07-31 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11296121B2 (en) 2008-07-31 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8841710B2 (en) 2008-07-31 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2010018707A1 (ja) * 2008-08-11 2010-02-18 出光興産株式会社 酸化ガリウム－酸化スズ系酸化物焼結体及び酸化物膜
WO2010023889A1 (ja) * 2008-08-27 2010-03-04 出光興産株式会社 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット
JP2012235142A (ja) * 2008-08-27 2012-11-29 Idemitsu Kosan Co Ltd 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット
JP5307144B2 (ja) * 2008-08-27 2013-10-02 出光興産株式会社 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット
US10644163B2 (en) 2008-08-27 2020-05-05 Idemitsu Kosan Co., Ltd. Semiconductor film comprising an oxide containing in atoms, Sn atoms and Zn atoms
TWI508284B (zh) * 2008-08-27 2015-11-11 Idemitsu Kosan Co Field-effect transistor, method of manufacturing the same, and sputtering target
US10833201B2 (en) 2008-08-27 2020-11-10 Idemitsu Kosan Co., Ltd. Semiconductor film comprising an oxide containing in atoms, Sn atoms and Zn atoms
JPWO2010023889A1 (ja) * 2008-08-27 2012-01-26 出光興産株式会社 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット
KR101516050B1 (ko) 2008-08-27 2015-05-04 이데미쓰 고산 가부시키가이샤 전계 효과형 트랜지스터, 그의 제조 방법 및 스퍼터링 타겟
JP2010123913A (ja) * 2008-11-21 2010-06-03 Korea Electronics Telecommun 薄膜トランジスタ及びその製造方法
JP2015005756A (ja) * 2008-12-26 2015-01-08 株式会社半導体エネルギー研究所 半導体装置
US11817506B2 (en) 2008-12-26 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9711651B2 (en) 2008-12-26 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11362112B2 (en) 2010-01-24 2022-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US11935896B2 (en) 2010-01-24 2024-03-19 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8866984B2 (en) 2010-01-24 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US9117732B2 (en) 2010-01-24 2015-08-25 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2017085115A (ja) * 2010-02-19 2017-05-18 株式会社半導体エネルギー研究所 半導体装置
JP2012003832A (ja) * 2010-05-20 2012-01-05 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
US9299474B2 (en) 2010-07-30 2016-03-29 Samsung Display Co., Ltd. Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
JP2012191132A (ja) * 2011-03-14 2012-10-04 Fujifilm Corp 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ
WO2012124408A1 (ja) * 2011-03-14 2012-09-20 富士フイルム株式会社 酸化物半導体薄膜の製造方法
US9190523B2 (en) 2011-09-22 2015-11-17 Samsung Display Co., Ltd. Oxide semiconductor, thin film transistor including the same, and thin film transistor array panel including the same
US8743307B2 (en) 2011-11-04 2014-06-03 Samsung Display Co, Ltd. Display device
JP2014037631A (ja) * 2013-09-02 2014-02-27 Kanazawa Inst Of Technology 酸化亜鉛系透明導電膜、マグネトロンスパッタリング用焼結体ターゲット、液晶ディスプレイ及びタッチパネル、ならびに酸化亜鉛系透明導電膜を含んでなる機器
JPWO2017150351A1 (ja) * 2016-03-02 2019-01-10 国立大学法人東京工業大学 酸化物半導体化合物、酸化物半導体化合物の層を備える半導体素子、および積層体
WO2020241168A1 (ja) * 2019-05-24 2020-12-03 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、無機酸化物半導体材料

Also Published As

Publication number Publication date
KR101398332B1 (ko) 2014-05-22
TW200731543A (en) 2007-08-16
JP5395994B2 (ja) 2014-01-22
US20090267064A1 (en) 2009-10-29
CN101312912A (zh) 2008-11-26
KR101312774B1 (ko) 2013-09-27
KR20080074889A (ko) 2008-08-13
KR20130092628A (ko) 2013-08-20
US7906777B2 (en) 2011-03-15
JP2007142196A (ja) 2007-06-07
CN101312912B (zh) 2011-05-04
TWI400806B (zh) 2013-07-01

Similar Documents

Publication Publication Date Title
JP5395994B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5376750B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
TWI442570B (zh) Semiconductor thin film and its manufacturing method and thin film transistor
US8333913B2 (en) Sputtering target, oxide semiconductor film and semiconductor device
TWI453915B (zh) Thin film transistor
TWI460862B (zh) Oxide semiconductor field effect transistor and method of manufacturing the same
JP5058469B2 (ja) スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
TWI525205B (zh) Film forming method
JP5966840B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
TW201308611A (zh) 薄膜電晶體
JP2014056945A (ja) アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
JP5702447B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP5678149B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680042994.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 12093827

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020087011742

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06832699

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 1020137019876

Country of ref document: KR