KR101115074B1 - Ｚｔｏ 박막의 패턴화 방법, 박막 트랜지스터 및 그 제조방법 - Google Patents

Ｚｔｏ 박막의 패턴화 방법, 박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101115074B1
KR101115074B1 KR1020100110825A KR20100110825A KR101115074B1 KR 101115074 B1 KR101115074 B1 KR 101115074B1 KR 1020100110825 A KR1020100110825 A KR 1020100110825A KR 20100110825 A KR20100110825 A KR 20100110825A KR 101115074 B1 KR101115074 B1 KR 101115074B1
Authority
KR
South Korea
Prior art keywords
thin film
zto
heat treatment
film transistor
zto thin
Prior art date
Application number
KR1020100110825A
Other languages
English (en)
Inventor
박제기
Original Assignee
박제기
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박제기 filed Critical 박제기
Priority to KR1020100110825A priority Critical patent/KR101115074B1/ko
Application granted granted Critical
Publication of KR101115074B1 publication Critical patent/KR101115074B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명은 ZTO(Zinc tin oxide; 아연 주석 산화물) 박막의 패턴화 방법, 박막 트랜지스터 및 그 제조방법에 관한 것이다. 구체적으로 본 발명의 ZTO 박막의 패턴화 방법은 ZTO용액을 용액 공정을 이용하여 ZTO 박막을 형성하는 단계와, 상기 ZTO 박막을 1차 열처리하는 단계와, 제1 열처리된 ZTO 박막을 식각액으로 습식식각하여 패터닝하는 단계와, 패터닝된 ZTO 박막을 2차 열처리하는 단계;를 포함하여 이루어진다.

Description

ＺＴＯ 박막의 패턴화 방법, 박막 트랜지스터 및 그 제조방법{Method of forming ZTO thin film pattern, thin film transistor and manufacturing method thereby}
본 발명은 ZTO(Zinc tin oxide; 아연 주석 산화물) 박막의 패턴화 방법, 박막 트랜지스터 및 그 제조방법에 관한 것이다.
최근 디스플레이가 점차 대형화되고 능동구동형 유기전계발광 디스플레이(Active-matrix organic light-emitting diode)처럼 고성능의 박막 트랜지스터(Thin-film transistor)를 요구하는 응용제품이 늘어남에 따라 기존 비정질 실리콘 박막 트랜지스터보다 우수한 전기적 특성을 가진 투명 산화물 기반의 박막 트랜지스터의 중요성이 더욱 강조되고 있는 상황이다. 또한 산화물은 간단한 조성 변화로 광학적으로도 투명하면서 전기적 전도성이 높은 투명 전도성 산화물 형성이 가능하기 때문에 디스플레이 분야 뿐만 아니라 태양전지, 터치패널 등 투명 전극을 사용하는 응용제품 분야에서도 많은 연구가 진행되고 있다. 특히 최근 차세대 디스플레이로서 투명 디스플레이가 유력시되고 있는 상황에서 그 관심도는 더욱 고조되고 있다.
현재 반도체 용도로 사용되고 있는 산화물 재료는 Indium oxide(In2O3), Zinc oxide(ZnO), Indium gallium zinc oxide(IGZO), Zinc tin oxide(ZTO) 등이 활발히 연구되고 있는데 특히 희유금속인 Indium을 함유하지 않으면서 값이 싼 원소인 Zn와 Sn으로만 구성된 ZTO에 대한 연구가 매우 활발하다. ZTO 반도체 기반의 박막 트랜지스터는 그 성능면에서도 기존의 IGZO, ZnO 반도체와 유사한 특성을 가진 것으로 확인되고 있다.
하지만 ZTO 반도체의 경우 박막 트랜지스터를 구성하려면 특정한 형태로 패터닝(Patterning) 되어야 하는데 SnO2는 습식 식각 방법으로 패터닝 하기가 매우 어려운 물질로 알려져 있다. 이에 비해 ZnO는 매우 쉽게 패터닝 되는 특성을 가지지만 반도체 특성을 얻기 위해서는 Zn와 Sn을 특정 비율로 섞어야 하는데 이 경우 습식 식각이 어려운 문제가 발생한다.
이와 같은 습식 식각의 문제는 ZTO 박막의 형성 방법에 따라 미세한 차이는 있지만 유사한 어려움이 있다. 반도체로 사용되는 ZTO 박막의 경우 마그네트론 스퍼터링(Magnetron sputtering), 용액 공정(Solution process; spin coating, ink-jet printing 등) 등으로 형성하는 방법이 알려져 있고 대부분의 경우 언급하였듯이 유사한 습식 식각 문제가 발생한다.
특히 용액 공정으로 제작하는 ZTO 박막을 반도체 또는 전도체의 용도로 사용하기 위해서는 조성에 따란 상이한 점은 있으나 300~600oC의 고온 열처리 과정이 필요하다. 하지만 고온 열처리 과정을 거치게 되면 ZTO 박막을 습식 식각 방법으로 패터닝하기가 어려워져 박막 트랜지스터 등의 소자를 구현하기 어렵다.
한편, ZTO를 습식 식각 방법으로 패터닝하는 기술이 US20090075421로 제시된 바 있다. 위 US20090075421의 특허는 식각액으로 염산(Hydrochloric acid), 질산(Nitric acid), 물(Water)를 특정한 비율로 섞어 만들고, 식각액이 담겨진 Bath를 20~50oC 사이의 온도에 유지하며 ZTO를 식각할 수 있는 식각액에 대한 기술을 제시하고 있다. 하지만 주로 마그네트론 스퍼터링(Magnetron sputtering)으로 형성된 ZTO의 식각 방법에 대해서만 제시하고 있으며, 두 가지 이상의 산(Acid)이 사용되는 혼합된 식각액을 사용하는 문제가 있으며, 에칭 속도가 25oC 및 35oC에서 60 Angstrom/min 이하로 다소 낮아 공정 속도에 문제를 야기할 가능성이 있다.(US20090075421, Figure 8 and 9 참조)
이와 같은 종래의 문제점을 해결하기 위한 본 발명은, 상온에서 용이하고 빠른 속도로 ZTO 박막을 식각할 수 있어 제조비용 및 제조시간을 대폭 단축하여 생산성을 크게 향상시킬 수 있는 ZTO 박막의 패턴화 방법, 박막 트랜지스터 및 그 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명은,
a) ZTO용액을 용액 공정을 이용하여 ZTO 박막을 형성하는 단계와;
b) 상기 ZTO 박막을 1차 열처리하는 단계와;
c) 제1 열처리된 ZTO 박막을 식각액으로 습식식각하여 패터닝하는 단계와;
d) 패터닝된 ZTO 박막을 2차 열처리하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 ZTO 박막의 패턴화방법을 제공한다.
상기 a)단계는 ZTO용액을 스핀 코팅하여 ZTO 박막을 형성하는 단계인 것이 바람직하다.
상기 b)단계는 상기 ZTO 박막을 80~250℃에서 1차 열처리하는 것이 좋다.
그리고 상기 c)단계에서의 식각액은 HF와 물이 1:50~1:1000 비율로 혼합되어 이루어지는 것이 바람직하다.
또한 상기 d)단계는 패터닝된 ZTO 박막을 300~600℃에서 2차 열처리하는 것이 바람직하다.
아울러, 본 발명은, 기판 상에 게이트 전극, 게이트 절연층, 채널층 및 소스?드레인 전극을 포함하는 박막 트랜지스터에 있어서,
상기 채널층은 ZTO용액을 용액 공정을 이용하여 ZTO 박막을 형성하고, 상기 ZTO 박막을 1차 열처리한 후 식각액으로 습식식각하여 패터닝하고 2차 열처리하여 형성된 ZTO 박막으로 이루어지는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
또한, 본 발명은, 기판 상에 게이트 전극, 게이트 절연층, 채널층 및 소스?드레인 전극을 형성하는 박막 트랜지스터의 제조방법에 있어서,
상기 채널층은 상기 채널층은 ZTO용액을 용액 공정을 이용하여 ZTO 박막을 형성하고, 상기 ZTO 박막을 1차 열처리한 후 식각액으로 습식식각하여 패터닝하고 2차 열처리하여 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.
상기 ZTO 박막은 ZTO용액을 스핀 코팅하여 ZTO 박막을 형성하는 것이 바람직하다.
그리고 상기 ZTO 박막을 80~250℃에서 1차 열처리하는 것이 바람직하다.
특히, 상기 식각액은 HF와 물이 1:50~1:1000 비율로 혼합되어 이루어지는 것이 바람직하다.
상기 패터닝된 ZTO 박막을 300~600℃에서 2차 열처리하는 것이 바람직하다.
이하, 본 발명의 ZTO 박막의 패턴화 방법, 박막 트랜지스터 및 그 제조방법에 대해 상세히 설명한다.
도 1은 본 발명의 ZTO 박막의 패턴화방법을 순차적으로 나타내는 순서도이다.
본 발명의 ZTO 박막의 패턴화 방법은 도 1과 같이 크게 ZTO 박막형성단계, 1차 열처리단계, 식각단계 및 2차 열처리단계를 포함하여 이루어진다.
먼저, ZTO(Zinc tin oxide; 아연 주석 산화물) 박막형성단계는 ZTO 용액을 용액공정을 이용하여 ZTO 박막을 형성하는 단계이다. 이때 Zn의 precursor로는 Zinc chloride, Zinc acetate, Zinc nitrate 등이 사용되며, Sn의 precursor로는 Tin chloride, Tin acetate, Tin nitrate 등이 사용될 수 있다. 용매로는 precursor의 물질에 따라 Acetonitrile, 2-Methoxyethanol 등이 사용될 수 있다.
Zinc chloride 등 및 Tin chloride 등의 농도가 중요한 경우 농도 범위 및 농도 한정이유 기재바람.
ZTO 용액을 스핀 코팅 등의 용액공정을 이용하여 박막을 형성한다. 스핀 코팅 방법의 경우 Acetonitrile 용매에 Zinc chloride와 Tin chloride가 각각 0.07 M의 농도로 섞인 용액을 4000 rpm의 속도로 박막을 형성하게 되면 최종 두께가 약 ~ 20 nm인 박막을 형성할 수 있다.
그리고 상기 1차 열처리단계는 상기 ZTO 박막형성단계에서 형성된 ZTO 박막에 잔류하는 용매를 제거하기 위하여 열처리하는 단계이다. 이때 ZTO 박막을 80~250℃에서 1~60분간 열처리하는 것이 바람직하다. 80℃ 미만으로 열처리할 경우 잔류하는 용매가 효과적으로 제거되지 못하고, 250℃ 초과로 열처리할 경우 높은 온도로 인해 박막의 손상등의 우려가 있다.
다음으로 상기 식각단계는 ZTO 박막의 패턴화를 시키기 위한 단계이다. 식각액으로 상온에서 습식 식각을 진행하여 소정의 형태로 패터닝한다. 이때 식각속도는 ~ 300 Angstrom/min이고 약 40초 정도 소요된다. 식각액으로서는 HF, H2SO4, HNO3 및 H3PO4 등을 물과 혼합하여 사용할 수 있으나, 이 중 불산(HF)이외의 산용액은 식각 속도가 느려 Over-etching 되어 ZTO 이외에 금속, 절연체 등의 다른 부분을 손상을 줌에 따라 불산(HF)을 사용하는 것이 좋다.
그리고 식각액으로서 HF와 물이 1:50~1:1000 비율로 혼합한 식각액을 사용하는 것이 바람직하다. 너무 비율이 낮으면 너무 빠른 속도로 에칭되어 에칭 속도 제어가 어렵고 너무 비율이 높으면 에칭 속도가 너무 느려 over-etching이 될수 있기 때문이다.
마지막으로 상기 식각단계에서 패터닝된 ZTO 박막을 상기 2차 열처리 단계를 거쳐 원하는 특성을 갖는 ZTO 박막을 얻게 된다. 이때 2차 열처리 단계는 300~600℃에서 이루어지는 것이 바람직하다. 300℃ 미만으로 열처리하는 경우 입자들의 에너지가 충분치 않아 박막화가 진행되지 않게 되며 또한 박막 내부에 존재하는 유기물의 증발이 용이치 않은 문제가 있고, 600℃ 초과로 열처리하면 입자들의 결정화가 이루어지게 되고 이는 불균이한 박막의 특성을 야기한다.
도 2는 본 발명의 일예인 ZTO 박막 트랜지스터의 단면상태를 나타내는 단면도이다.
본 발명의 ZTO 박막 트랜지스터는 도 2와 같이 기판, 게이트 전극, 게이트 절연층, 채널층 및 소스?드레인 전극을 포함하여 이루어진다.
상기 채널층은 상기 ZTO 박막의 패턴방법, 즉, ZTO용액을 용액 공정을 이용하여 ZTO 박막을 형성하고, 상기 ZTO 박막을 1차 열처리한 후 식각액으로 습식식각하여 패터닝하고 2차 열처리하여 형성된 ZTO 박막으로 이루어진다.
상기 게이트 전극은 금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브데늄, 텅스텐, 니켈, 팔라듐, 백금 등의 금속 외에 ITO (indium tin oxide), IZO (indium zinc oxide), ZTO 등의 금속 산화물 등으로 이루어질 수 있다.
그리고 상기 게이트 절연층은 실리콘 산화막, 실리콘 질화막, 알루미늄 산화막, 탄탈륨 산화막 등의 산화막과 폴리비닐페놀 (Polyvinyl Phenol), 폴리비닐 알콜 (Polyvinyl Alcohol), 폴리이미드 (Polyimide) 등의 유기물, 또는 산화막과 유기물의 혼합 물질 등으로 이루어진다.
소스?드레인 전극은 금, 은, 크롬, 칼슘, 바륨, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브데늄, 텅스텐, 니켈, 팔라듐, 백금 등의 금속 외에 ITO (indium tin oxide), IZO (indium zinc oxide), ZTO 등의 금속 산화물, 전도성 고분자, CNT (Carbon nanotube) 등으로 이루어진다.
도 3은 본 발명의 다른 예인 ZTO 박막 트랜지스터의 단면상태를 나타내는 단면도이다.
한편, 본 발명의 ZTO 박막 트랜지스터는 도 2와 달리 기판 상에 게이트 전극을 위한 크롬 등을 마그네트론 스퍼터링 방법 등으로 형성한 후 패터닝하여 제조할 수도 있다.
이와 같은 본 발명의 ZTO 박막 트렌지스터는 태양전지, 디스플레이 패널, 터치패널, 센서 및 다이오드 등의 다양한 용도로서 사용가능하다.
본 발명은 상온에서 용이하고 빠른 속도로 ZTO 박막을 식각할 수 있어 제조비용 및 제조시간을 대폭 단축하여 생산성을 크게 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 ZTO 박막의 패턴화방법을 순차적으로 나타내는 순서도이다.
도 2는 본 발명의 일예인 ZTO 박막 트랜지스터의 단면상태를 나타내는 단면도이다.
도 3은 본 발명의 다른 예인 ZTO 박막 트랜지스터의 단면상태를 나타내는 단면도이다.
도 4는 실시예 1의 ZTO 박막 트랜지스터에 대한 전류-전압 곡선(I-V curve)를 나타내는 도면이고,
도 5는 실시예 2의 ZTO 박막 트랜지스터에 대한 전류-전압 곡선(I-V curve)를 나타내는 도면이다.
이하, 본 발명을 실시예를 들어 더욱 상세히 설명하면 다음과 같고, 본 발명의 권리범위는 하기의 실시예에 한정되는 것은 아니다.
[실시예 1]
높은 농도로 도핑(heavily p-doped)된 실리콘 웨이퍼 위에 실리콘 산화막을 열처리 방법을 통해 200 nm의 두께로 형성하였다. 도핑된 실리콘 웨이퍼는 기판 뿐만 아니라 전도성이 높아 게이트 전극으로 사용하였으며, 열처리된 실리콘 산화막은 게이트 절연층 역할을 한다. 이후 Acetonitrile 용매에 Zinc chloride와 Tin chloride가 각각 0.07 M의 농도로 섞인 ZTO 용액을 4000 rpm의 속도로 상기 실리콘 산화막 상에 스핀 코팅하여 ZTO 박막을 형성하였다. 이때 실리콘 산화막 상에 형성된 ZTO 박막의 두께는 약 20nm이었다.
스핀 코팅 후, 오븐에서 200oC의 온도로 10분간 1차 열처리 과정을 거쳐 잔류 용매 등을 제거하는 과정을 거쳤다. 불산(HF)과 증류수를 각각 1:500의 비율로 섞은 식각액으로 약 40초 간 습식 식각을 진행하여 ZTO 반도체 박막을 패터닝 하였다. 이후 Rapid Thermal Annealing(RTA)로 500oC의 온도에서 30분간 2차 열처리 과정을 하였다. 이후 리프트 오프(Lift-off) 방법을 이용하여 100 nm 두께를 가진 Indium zinc oixde(IZO) 소스/드레인(Source/Drain) 층을 상부에 형성하여 ZTO 박막 트랜지스터를 형성하였다.
제조된 ZTO 박막 트랜지스터의 전류-전압 곡선(I-A)은 도 3과 같다.
도 4의 전류-전압 곡선(I-A)의 낮은 off current로부터 ZTO 박막의 효과적인 식각으로 인해 leakage current의 감소를 확인 할 수 있고 제조된 박막의 우수한 전기적 특성을 확인 할 수 있다.
[실시예 2]
디스플레이용 유리 기판 위에 게이트 전극으로 크롬(Chrome; Cr)을 마그네트론 스퍼터링 방법으로 약 100 nm의 두께로 형성하고 패터닝 하였다. 이후 게이트 전극 상부에 Plasma-enhanced chemical vapor deposition(PECVD) 방법으로 200 nm 두께의 실리콘 산화물을 게이트 절연층을 형성하였다. 이후 Acetonitrile 용매에 Zinc chloride와 Tin chloride가 각각 0.07 M의 농도로 섞인 용액을 4000 rpm의 속도로 스핀 코팅하여 박막을 형성하였다. 스핀 코팅 후, 오븐에서 200oC의 온도로 10분간 1차 열처리 과정을 거쳐 잔류 용매 등을 제거하는 과정을 거쳤다. 이후 불산(HF)과 증류수를 각각 1:500의 비율로 섞은 식각액으로 약 40초 간 습식 식각을 진행하여 ZTO 반도체 박막을 패터닝 하였다. 이후 Rapid Thermal Annealing(RTA) 등으로 500oC의 온도에서 30분간 2차 열처리 과정을 하였다. 이후 리프트 오프(Lift-off) 방법을 이용하여 100 nm 두께를 가진 Indium zinc oixde(IZO) 소스/드레인(Source/Drain) 층을 상부에 형성하여 ZTO 박막 트랜지스터를 형성하였다.
제조된 ZTO 박막 트랜지스터의 전류-전압 곡선(I-A)은 도 4와 같다.
도 5의 전류-전압 곡선(I-A)에 의해 Vds = 10 V, 40 V에서 낮은 off current와 균일한 문턱전압과 포화전류밀도를 확인 할 수 있다.

Claims (11)

  1. a) ZTO용액을 용액 공정을 이용하여 ZTO 박막을 형성하는 단계와;
    b) 상기 ZTO 박막을 1차 열처리하는 단계와;
    c) 제1 열처리된 ZTO 박막을 식각액으로 습식식각하여 패터닝하는 단계와;
    d) 패터닝된 ZTO 박막을 2차 열처리하는 단계;를 포함하여 이루어지는 것을 특징으로 하는 ZTO 박막의 패턴화방법.
  2. 제1항에 있어서,
    상기 a)단계는 ZTO용액을 스핀 코팅하여 ZTO 박막을 형성하는 단계인 것을 특징으로 하는 ZTO 박막의 패턴화방법
  3. 제1항에 있어서,
    상기 b)단계는 상기 ZTO 박막을 80~250℃에서 1차 열처리하는 것을 특징으로 하는 ZTO 박막의 패턴화방법.
  4. 제1항에 있어서,
    상기 c)단계에서의 식각액은 HF와 물이 1:50~1:1000 비율로 혼합되어 이루어지는 것을 특징으로 하는 ZTO 박막의 패턴화방법.
  5. 제1항에 있어서,
    상기 d)단계는 패터닝된 ZTO 박막을 300~600℃에서 2차 열처리하는 것을 특징으로 하는 ZTO 박막의 패턴화방법.
  6. 기판 상에 게이트 전극, 게이트 절연층, 채널층 및 소스?드레인 전극을 포함하는 박막 트랜지스터에 있어서,
    상기 채널층은 ZTO용액을 용액 공정을 이용하여 ZTO 박막을 형성하고, 상기 ZTO 박막을 1차 열처리한 후 식각액으로 습식식각하여 패터닝하고 2차 열처리하여 형성된 ZTO 박막으로 이루어지는 것을 특징으로 하는 박막 트랜지스터.
  7. 기판 상에 게이트 전극, 게이트 절연층, 채널층 및 소스?드레인 전극을 형성하는 박막 트랜지스터의 제조방법에 있어서,
    상기 채널층은 상기 채널층은 ZTO용액을 용액 공정을 이용하여 ZTO 박막을 형성하고, 상기 ZTO 박막을 1차 열처리한 후 식각액으로 습식식각하여 패터닝하고 2차 열처리하여 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  8. 제7항에 있어서,
    상기 ZTO 박막은 ZTO용액을 스핀 코팅하여 ZTO 박막을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  9. 제7항에 있어서,
    상기 ZTO 박막을 80~250℃에서 1차 열처리하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  10. 제7항에 있어서,
    상기 식각액은 HF와 물이 1:50~1:1000 비율로 혼합되어 이루어지는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  11. 제7항에 있어서,
    상기 패터닝된 ZTO 박막을 300~600℃에서 2차 열처리하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1020100110825A 2010-11-09 2010-11-09 Ｚｔｏ 박막의 패턴화 방법, 박막 트랜지스터 및 그 제조방법 KR101115074B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100110825A KR101115074B1 (ko) 2010-11-09 2010-11-09 Ｚｔｏ 박막의 패턴화 방법, 박막 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100110825A KR101115074B1 (ko) 2010-11-09 2010-11-09 Ｚｔｏ 박막의 패턴화 방법, 박막 트랜지스터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101115074B1 true KR101115074B1 (ko) 2012-03-13

Family

ID=46140996

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100110825A KR101115074B1 (ko) 2010-11-09 2010-11-09 Ｚｔｏ 박막의 패턴화 방법, 박막 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101115074B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014116208A1 (en) * 2013-01-23 2014-07-31 Hewlett-Packard Development Company, L.P. Thin film stack

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142196A (ja) 2005-11-18 2007-06-07 Idemitsu Kosan Co Ltd 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR20100010888A (ko) * 2008-07-23 2010-02-02 한국전자통신연구원 Ｚｔｏ 박막의 제조방법, 이를 적용한 박막 트랜지스터 및 박막 트랜지스터의 제조방법
KR20100094817A (ko) * 2009-02-19 2010-08-27 엘지디스플레이 주식회사 어레이 기판의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007142196A (ja) 2005-11-18 2007-06-07 Idemitsu Kosan Co Ltd 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR20100010888A (ko) * 2008-07-23 2010-02-02 한국전자통신연구원 Ｚｔｏ 박막의 제조방법, 이를 적용한 박막 트랜지스터 및 박막 트랜지스터의 제조방법
KR20100094817A (ko) * 2009-02-19 2010-08-27 엘지디스플레이 주식회사 어레이 기판의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014116208A1 (en) * 2013-01-23 2014-07-31 Hewlett-Packard Development Company, L.P. Thin film stack

Similar Documents

Publication Publication Date Title
KR101095993B1 (ko) 산화물의 에칭 방법
US10615266B2 (en) Thin-film transistor, manufacturing method thereof, and array substrate
US9087907B2 (en) Thin film transistor and method of manufacturing the same
CN105529301B (zh) 阵列基板的制造方法、阵列基板和显示装置
JP2009099847A (ja) 薄膜トランジスタとその製造方法及び表示装置
US20130122649A1 (en) Method for manufacturing thin film transistor
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
CN102157564A (zh) 顶栅金属氧化物薄膜晶体管的制备方法
EP3333900B1 (en) Manufacturing method for thin film transistor
US10777581B2 (en) Method for manufacturing IGZO thin-film transistor
KR20110101058A (ko) 금속산화물 박막 및 그 제조 방법, 금속산화물 박막용 용액
CN103346089A (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
KR101132989B1 (ko) 박막 트랜지스터의 제조 방법 및 전기 광학 장치의 제조 방법
KR20080092663A (ko) 박막트랜지스터 제조방법 및 이에 의해 제조된박막트랜지스터
CN104916546A (zh) 阵列基板的制作方法及阵列基板和显示装置
CN105321827A (zh) 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管
CN105529275A (zh) 薄膜晶体管及其制造方法
Ji et al. P‐2: Novel High Mobility Oxide TFT with Self‐Aligned S/D Regions Formed by Wet‐etch process
KR101472798B1 (ko) ＺｎＯ 계 박막 트랜지스터의 제조방법
CN104766891B (zh) 一种薄膜晶体管的源漏电极及制备方法、薄膜晶体管及制备方法
KR101115074B1 (ko) Ｚｔｏ 박막의 패턴화 방법, 박막 트랜지스터 및 그 제조방법
KR102181772B1 (ko) CuI 채널층을 구비한 박막 트랜지스터 및 그 제조 방법
US20220059661A1 (en) Oxide semiconductor material, thin film transistor and preparation method therefor, and display panel
JP2010258126A (ja) 薄膜トランジスタ及びその製造方法
CN107342298B (zh) 显示装置、阵列基板及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee