KR100974884B1 - 접촉 저항을 개선한 무인듐 투명 전도막을 포함한 다층전자 소자 및 그의 제조방법 - Google Patents

접촉 저항을 개선한 무인듐 투명 전도막을 포함한 다층전자 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR100974884B1
KR100974884B1 KR1020080048419A KR20080048419A KR100974884B1 KR 100974884 B1 KR100974884 B1 KR 100974884B1 KR 1020080048419 A KR1020080048419 A KR 1020080048419A KR 20080048419 A KR20080048419 A KR 20080048419A KR 100974884 B1 KR100974884 B1 KR 100974884B1
Authority
KR
South Korea
Prior art keywords
layer
oxide layer
conductive film
transparent conductive
oxide
Prior art date
Application number
KR1020080048419A
Other languages
English (en)
Other versions
KR20090122546A (ko
Inventor
조두희
유민기
변춘원
황치선
추혜용
조경익
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020080048419A priority Critical patent/KR100974884B1/ko
Publication of KR20090122546A publication Critical patent/KR20090122546A/ko
Application granted granted Critical
Publication of KR100974884B1 publication Critical patent/KR100974884B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Insulated Conductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 접촉 저항을 개선한 무인듐 투명 전도막을 포함한 다층 전자 소자 및 그의 제조방법에 관한 것으로, 본 발명에 따른 다층 전자 소자는 기판, 기판상에 형성된 n개의 산화물층과 n-1개의 금속층이 교대로 적층되어 있는 투명 전도막, 및 상기 투명 전도막 상에 형성된 상부 기능층을 포함하며, 상기 상부 기능층과 접촉하는 상기 투명 전도막의 상부 산화물층은 접촉 저항이 감소되는 소정 형태로 패터닝된 접촉 부위를 갖는다. 이와 같이 인듐을 사용하지 않으면서 접촉저항이 낮은 저저항 투명 전도막을 형성할 수 있음에 따라 층간 접촉 저항이 커서 일어나는 전자 소자 특성의 저하를 방지할 수 있다.
투명 전도막, 무인듐, 패터닝

Description

접촉 저항을 개선한 무인듐 투명 전도막을 포함한 다층 전자 소자 및 그의 제조방법{Mulitple Electric Device Comprising Indium-Free Transparent Thin Film Having Low Contact Resistance And Method for Prepartion Thereof}
본 발명은 금속층을 중간층으로 포함하고, 투명하고 저항이 높은 산화물층을 상하부층으로 하는 다층 투명 전도막을 포함하는 전자 소자 및 그의 제조 방법에 관한 것이다. 특히 투명 전도막을 배선 및 소스/드레인 전극으로 사용하는 박막 트랜지스터에서 높은 접촉저항으로 인한 트랜지스터 특성 저하를 방지하는 전극의 구조 및 그의 제조방법에 관한 것이다.
최근 투명한 전자 소자에 대한 요구가 증가하고 있다. 특히 투명한 디스플레이 및 투명디스플레이를 포함하는 투명 터치패널 등이 새로운 응용분야를 개척하면서 투명하면서도 정보의 입출력이 가능한 전자 정보 장치의 개발이 활발히 진행되고 있다.
그러나 현재 개발되어 있는 대표적 투명 전도막인 ITO(산화 인듐 주석) 박막은 일반적으로 저항이 10Ω/□ 이상으로 ITO 박막만을 이용하여 디스플레이 픽셀이나 박막형 전자 소자에 충분한 전압으로 전원을 공급하기에는 문제가 많다.
그래서 개발된 것이 전도성산화물층/금속층/전도성산화물층으로 이루어진 투명 전도막이다. 그러나 최근 인듐의 가격이 크게 상승하여 ITO 및 IZO(산화 인듐 아연) 등의 인듐계 저저항 산화물 전도막을 새로운 물질로 대체하는 연구가 진행되고 있다.
한편 기존의 투명 전도막에서 전도성 산화물층을 반도체 특성을 갖는 고저항 산화물로 대체해도 전도성 산화물을 사용하는 경우와 유사한 면저항 및 고투과율 특성을 나타내는 투명 전도막을 제조할 수 있다. 이러한 투명 전도막은 인듐이 포함되지 않는 물질로 구성할 수 있는 장점이 있다. 그러나 이 경우 기판면과 평행한 방향으로의 저항은 매우 낮아 문제가 없으나 기판면과 수직한 방향으로의 저항은 비교적 두꺼운 고저항 산화물층을 통과해야 하므로 매우 높게 된다. 즉 투명 전도막으로 배선을 하고 그 위에 다른 배선이나 반도체 활성층을 연결할 경우 매우 높은 접촉저항을 나타내게 되어 전체 소자 특성을 저하시키게 된다.
따라서 비인듐계 투명 전도막이 다층전자소자에 사용되기 위해서는 상기의 접촉저항 문제를 해결해야 한다.
이에 본 발명자들은 무인듐 투명 전도막에서 상부 기능층과 접촉하는 상부 산화물층의 구조를 변경함을 통해 전도막과 상부 기능층과의 접촉저항을 줄일 수 있음을 발견하고 본 발명을 완성하였다.
본 발명의 첫 번째 기술적 과제는 n개의 산화물층과 n-1 개의 금속층을 포함하는 저저항 투명 전도막을 이용하는 다층 전자 소자에 있어서, 층간 접촉 저항이 커서 일어나는 전자소자 특성의 저하를 방지하는 투명 전도막 구조 및 제조방법을 제안하는 것이다.
본 발명의 또 다른 기술적 과제는 저저항 투명 전도막을 배선 및 소스/드레인으로 사용하는 박막트랜지스터에 있어서, 투명 전도막과 반도체 활성층 사이의 접촉저항이 커서 일어나는 트랜지스터 특성 저하를 방지하는 투명 전도막 구조 및 제조방법을 제안하는 것이다.
상기 기술적 과제를 해결하기 위하여, 본 발명의 첫 번째 양태는 기판; 기판상에 형성된 n개의 산화물층과 n-1개의 금속층이 교대로 적층되어 있는 투명 전도막; 및 상기 투명 전도막 상에 형성된 상부 기능층을 포함하는 다층 전자 소자에 있어서, 상기 상부 기능층과 접촉하는 상기 투명 전도막의 상부 산화물층은 접촉 저항이 감소되는 소정 형태로 패터닝된 접촉 부위를 갖는 것인 접촉저항을 개선한 다층 전자 소자를 제공한다.
본 발명에 따른 다층 전자 소자에 있어서, 상기 상부 기능층과 접촉하는 상 기 투명 전도막의 상부 산화물층은 0 내지 10㎚의 두께의 접촉 부위 또는 핑거 형태로 패터닝된 접촉 부위를 갖는 것이 바람직하다.
또한, 본 발명의 두 번째 양태는 기판; 기판상에 형성된 n개의 산화물층과 n-1개의 금속층이 교대로 적층되어 있는 투명 전도막; 및 상기 투명 전도막 상에 형성된 상부 기능층을 포함하는 다층 전자 소자에 있어서, 상기 상부 산화물층은 2층 이상으로 구성하되, 금속층 상에 비저항이 낮은 산화물로 형성된 제 1 상부 산화물층 및 제 1 상부 산화물층 상에 내식성이 강한 산화물로 형성된 제 2 상부 산화물층을 포함하는 다층 전자 소자를 제공한다.
상기 제 1 상부 산화물층의 두께는 상부 산화물층의 전체 두께에 대해 70 내지 90%에 해당하고, 제 2 상부 산화물층의 두께는 상부 산화물층의 전체 두께에 대해 10 내지 30%에 해당하는 것이 바람직하다.
또한, 상기 비저항이 낮은 산화물은 1 내지 5at%의 Al2O3 및 95 내지 99at%의 ZnO 조성을 갖는 산화물인 것이 바람직하며, 상기 내식성이 강한 산화물은 1 내지 5at%의 Sb2Ox 및 95 내지 99at%의 SnO2의 조성을 갖는 산화물, 50 내지 95at%의 ZnO 및 5 내지 50at%의 SnO2의 조성을 갖는 산화물, 60 내지 90at%의 ZnO, 0.5 내지 5at%의 Al2O3 및 5 내지 35at%의 SnO2의 조성을 갖는 산화물, 및 60 내지 90at%의 ZnO, 0.5 내지 5at%의 Al2O3, 5 내지 35at%의 SnO2, 및 0.5 내지 5at%의 Sb2Ox의 조성을 갖는 산화물로 이루어진 군에서 선택되는 것이 바람직하다.
본 발명의 세 번째 양태는 기판 상에 n개의 산화물층과 n-1개의 금속층이 교대로 적층되어 있는 투명 전도막을 형성하는 단계; 상기 투명 전도막의 상부 산화물층의 상부 기능층과 접촉하는 접촉 부위를 접촉 저항을 감소시키도록 패터닝하는 단계; 및 상기 투명 전도막이 형성된 기판 상에 상부 기능층을 형성하는 단계를 포함하는 다층 전자 소자의 제조방법을 제공하는 것이다.
상기 접촉 저항을 감소시키도록 패터닝하는 단계는 상부 산화물층의 상부 기능층과의 접촉 부위의 두께가 0 내지 10㎚로 감소되도록 패터닝하거나 또는 상부 산화물층의 상부 기능층과의 접촉 부위를 핑거 형태로 패터닝하는 것을 통해 수행되는 것이 바람직하다.
본 발명의 네 번째 양태는 기판 상에 n개의 산화물층과 n-1개의 금속층이 교대로 적층되어 있는 투명 전도막을 형성하는 단계; 및 상기 투명 전도막이 형성된 기판 상에 상부 기능층을 형성하는 단계를 포함하되, 상기 투명 전도막의 상부 산화물층은 금속층 상에 비저항이 낮은 산화물로 제 1 상부 산화물층을 형성하고, 제 1 상부 산화물층 상에 내식성이 강한 산화물로 제 2 상부 산화물층을 형성하는 것으로 형성되는 것인 다층 전자 소자의 제조방법을 제공한다.
본 발명은 다음과 같은 효과를 갖는다.
첫 번째, 인듐을 사용하지 않으면서 저저항 투명 전도막을 형성할 수 있다.
두 번째, 인듐을 사용하지 않으면서 내식성이 강하며 내구성이 우수한 저저 항 투명 전도막을 형성할 수 있다.
세 번째, 인듐을 사용하지 않으면서 접촉저항이 낮은 저저항 투명 전도막을 형성할 수 있고, 이로 인하여 층간 접촉 저항이 커서 일어나는 전자 소자 특성의 저하를 방지할 수 있다.
이하, 본 발명은 도면을 참조하여 더욱 상세히 설명한다.
도 1은 본 발명의 일실시예에 따른 투명 전도막을 나타낸 단면도이고, 도 2는 본 발명의 다른 일실시예에 따른 투명 전도막을 나타낸 단면도이고, 도 3은 본 발명의 일실시예에 따른 투명 전도막을 포함하는 다층 전자 소자를 나타낸 단면도이며, 도 4는 본 발명의 다른 일실시예에 따른 투명 전도막을 포함하는 다층 전자 소자를 나타낸 단면도 및 평면도이며, 도 5는 본 발명의 또 다른 일실시예에 따른 투명 전도막을 포함하는 다층 전자 소자를 나타낸 단면도 및 평면도이며, 도 6은 본 발명의 또 다른 일실시예에 따른 투명 전도막을 포함하는 다층 전자 소자를 나타낸 단면도이다.
본 발명에 따른 투명 전도막은 도 1에 나타낸 바와 같이 산화물층(10)/금속층(20)/산화물층(30)의 구조를 갖거나, 도 2에 나타낸 바와 같이 산화물층(10)/금속층(20)/산화물층(30)/금속층(40)/산화물층(50)과 같은 구조를 가질 수 있지만, 이것으로 제한되는 것은 아니며, 일반적으로 n개의 산화물층과 n-1개의 금속층이 교대로 적층된 구조를 가지며, 여기서 n은 2 내지 3인 것이 바람직하다.
본 발명에 따른 투명 전도막에 있어서, 산화물층(10, 30, 50)은 투명한 특성을 지니며, 고가의 인듐을 포함하지 않고 있으며, ZnO, Al2O3, SnO2 및 Sb2Ox의 조합으로 구성될 수 있지만, 이것으로 제한되는 것은 아니다.
상기 산화물층(10, 30, 50)은 이 분야의 일반적인 방법을 통해 형성될 수 있으며, 이들의 두께는 각각 독립적으로 30 내지 60㎚의 범위 내에서 선택되는 것이 바람직하다.
상기 금속층(20, 40)은 Ag 또는 Ag계 합금, 예를 들면, Ag/Pd 또는 Ag/Mg 합금으로 된 단일층일 수 있거나 또는 Ag 또는 Ag계 합금으로 된 층과 Ag 이외의 금속으로 된 층의 다층일 수 있다.
또한, 금속층(20, 40)은 이 분야의 일반적인 방법을 통해 형성될 수 있으며, 이들의 두께는 5 내지 15㎚의 범위 내에서 선택되는 것이 바람직하다.
상기와 같이 구성된 투명 전도막을 통해 상부층의 또 다른 기능 박막으로 전류가 흐르기 위해서는 식각에 의해 형성되는 전도막의 단면과의 계면을 통해 전자가 흘러가거나 상부층과의 접촉 계면을 통해서 전자가 흘러가야 한다. 그러나 단면과의 계면은 매우 협소하며 제한되어 있어 대부분의 전류는 상부층과의 계면을 통해서 흐르게 된다. 단면의 구조를 조금 더 자세히 보면 일반적으로 산화물 상부층 및 하부층의 단면적이 금속층의 단면적보다 월등히 넓어 금속과의 접촉면적이 매우 협소하다. 따라서 전도막과 그 상부 기능박막과의 접촉저항이 커지게 된다.
접촉저항을 낮추기 위한 본 발명의 일실시예는 도 3에 나타난 바와 같이, 기 판(100) 상에 형성된 투명 전도막(200)에서 상부 기능층(300)과 접촉하는 상부 산화물층(30)의 접촉 부위의 두께를 10 nm 이하로 매우 얇게 형성하는 것이다.
또한, 본 발명의 또 다른 일실시예는 도 4에 나타난 바와 같이, 기판(100) 상에 형성된 투명 전도막(200)에서 상부 기능층(300)과 접촉하는 상부 산화물층(30)의 접촉 부위를 완전히 제거하여 금속층(20)이 드러나게 패터닝하는 것이다.
상기 기판(100)으로는 이 분야에 일반적으로 사용되는 기판이 사용될 수 있으며, 예를 들면, 실리콘 웨이퍼, 유리, 플라스틱이 될 수 있다.
상기 기판(100) 상에 투명 전도막(200)이 형성되며, 상기 투명 전도막(200)은 아래로부터 차례로 하부 산화물층(10), 금속층(20) 및 상부 산화물층(30)이 형성된다.
이어서, 상부 기능층과 접촉하는 상부 산화물층(30)의 접촉 부위는 접촉 저항이 감소되도록 예를 들면, 접촉 부위의 두께를 10 nm 이하로 매우 얇게 형성하는 것으로, 또는 접촉 부위를 완전히 제거하여 금속층(20)이 드러나게 패터닝하는 것이다.
구체적으로, 상기 투명 전도막(200)에서 상부기능층(300)과 접촉하는 상부 산화물층(30)의 접촉 부위의 패터닝은 전체적으로 패터닝되어 특정 형상을 가지게 된 투명 전도막(200)을 상부 기능층(300)과 접촉하는 상부 산화물층(20)의 접촉 부위가 드러나도록 포토레지스트 마스크를 형성한 후 드러난 부분의 상부 산화물층(20)의 전부 또는 일부를 식각하여 2차 패터닝한다.
이어서, 패터닝된 투명 전도막(200)을 포함하는 기판 상에 상부 기능층(300) 을 형성한다. 이에 따라서, 투명 전도막(200)과 상부 기능층(300) 사이의 계면의 산화물층이 매우 얇아지거나 없어져서 접촉저항을 낮출 수 있게 된다.
이 경우, 패터닝은 사이드 에칭을 이용하는 방법을 통해 수행되어질 수 있다. 사이드 에칭을 이용하는 방법은 상부 산화물층(30)과 하부 산화물층(10)의 조성을 다르게 구성하여 특정 식각액에 대하여 하부 산화물층(10)은 금속층(20)과 유사한 식각 속도를 갖게 하고 상부 산화물층(30)은 하부 산화물층(10) 및 금속층(20)의 식각 속도보다 빠른 식각속도를 갖게 하여 투명 전도막을 일정한 패턴으로 식각할 때 상부 산화물층(30)에 대해서만 사이드 에칭이 일어나게 하는 방법이다. 즉 포토레지스트 마스크 아래에서 상부 산화물층(30)은 비교적 깊숙하게 사이드 에칭이 일어나서 상부 기능층(300)과의 접촉 부분에서는 상부 산화물층(30)의 두께가 얇게 형성될 수 있거나 없어져서 투명 전도막(200)과 상부 기능층(300)과의 접촉저항을 낮출 수 있다.
상기 상부 산화물층(30)에서 상부 기능층(300)과의 접촉 부위는 상부 산화물층(30)의 일부를 구성하며, 상부 산화물층과 상부 기능층의 접촉 면적은 소자를 설계할 때 활성층의 오버랩을 얼마로 둘 것인가에 따라 달라질 수 있다. 일반적으로 소자가 작아지면 오버랩이 커지며 소자가 커지면 오버랩이 상대적으로 작아진다.
접촉 저항을 낮추기 위한, 본 발명의 또 다른 일실시예는 도 5에 나타난 바와 같이, 기판(100) 상에 형성된 투명 전도막(200)에서 상부 기능층(300)과 접촉하는 상부 산화물층(30)의 접촉 부분을 핑거형으로 형성하는 것이다.
도 5와 같이 핑거형으로 접촉 부위의 구조를 형성하면 식각에 의한 단면적이 넓어지게 되며, 따라서 단순한 직선형 구조에서는 극히 협소했던 접촉 단면적이 넓어지게 되어 상대적으로 금속층과의 접촉면도 증가하게 되어 접촉저항을 낮출 수 있다.
이 경우도 패터닝은 사이드 에칭을 이용하는 방법을 통해 수행되어질 수 있다. 사이드 에칭을 이용하는 방법은 상부 산화물층(30)과 하부 산화물층(10)의 조성을 다르게 구성하여 특정 식각액에 대하여 하부 산화물층(10)은 금속층(20)과 유사한 식각 속도를 갖게 하고 상부 산화물층(30)은 하부 산화물층(10) 및 금속층(20)의 식각 속도보다 빠른 식각속도를 갖게 하여 투명 전도막을 일정한 패턴으로 식각할 때 상부 산화물층(30)에 대해서만 사이드 에칭이 일어나게 하는 방법이다. 즉, 핑거형의 포토레지스트 마스크를 통해 마스크 아래에서 상부 산화물층을 비교적 깊숙하게 에칭하여 핑거형태로 상부 기능층과의 접촉 부위 구조를 형성한다. 이렇게 되면 단순 금속층의 단면이 증가할 뿐 아니라 상부 산화물층(30)에 대한 사이드 에칭 부위도 증가하게 되어 보다 넓게 저저항 계면을 형성할 수 있어 접촉 저항을 보다 효과적으로 낮출 수 있다.
접촉 저항을 낮추기 위한, 본 발명의 또 다른 일실시예는 도 6에 나타난 바와 같이, 기판(100) 상에 형성된 투명 전도막(200)에서 상부 기능층(300)과 접촉하는 상부 산화물층(30)을 2층 이상의 다층으로 구성하는 것이다.
즉, 기판(100) 상에 투명 전도막(200), 아래로부터 차례로 하부 산화물층(10), 금속층(20), 제 1 상부 산화물층(30A) 및 제 2 상부 산화물층(30B)를 형성한다.
상기 금속층(20)과 접촉하는 제 1 상부 산화물층(30A)에는 비저항이 낮은 산화물을 사용하여 형성하고, 제 1 상부 산화물층(30A)과 접촉하는 제 2 상부 산화물층(30B)을 내식성이 강한 산화물을 사용하여 형성한다.
일반적으로 상부 산화물층(30)에 사용할 수 있는 무인듐 조성은 하부 산화물층(10)과 마찬가지로 ZnO, Al2O3, SnO2, Sb2Ox의 조합으로 이루어질 수 있다. 그러나, 접촉 저항을 개선하기 위하여, 즉 상부 산화물층의 저항을 낮추기 위해서는 산화물 자체의 비저항이 낮은 1 내지 5 at%의 Al2O3 및 95 내지 99at%의 ZnO 조성의 산화물(이하 'AZO'라 함)층을 사용하는 것이 좋을 수 있지만, AZO 조성의 단점은 내화학성이 매우 취약하다는 단점을 갖는다. 따라서 AZO 층을 상부층으로 사용할 경우 후속 식각 공정이나 포토레지스트 제거 공정 등에 의하여 도전막이 파괴될 수 있고 외부 환경에 드러날 경우 심각한 내구성의 저하를 가져올 수 있다. 또한 1 내지 5at%의 Sb2Ox 및 95 내지 99at%의 SnO2 조성의 산화물(이하 ATO)층도 비저항이 낮은 층으로 사용할 수 있지만, SnO2 계열의 조성은 내식성이 너무 높아 투명 전도막을 미세 패터닝하는데 문제가 발생한다. 즉 상부 산화물층과 금속층과의 식각 속도 차이가 너무 커서 금속층에 심각한 사이드 에칭이 일어나서 패턴의 모양이 변하거나 패턴 사이즈의 미세한 조절이 불가능하게 된다.
따라서, 상부 산화물층의 접촉저항을 낮추는 방법은 금속층 위에 상부 산화물층을 비저항이 낮은 산화물, 예를 들면, AZO으로 전체 상부 산화물층 두께의 70 내지 90%에 해당하는 두께로 형성하고, 그 위에 내식성이 강한 산화물층을 전체 상부 산화물층 두께의 10 내지 30%에 해당하는 두께로 형성하는 것이다. 내식성이 강한 산화물층은 ATO 조성의 산화물; 50 내지 95at%의 ZnO 및 5 내지 50at%의 SnO2 조성의 산화물(ZTO); 60 내지 90at%의 ZnO, 0.5 내지 5at%의 Al2O3, 및 5 내지 35at%의 SnO2의 조성을 갖는 산화물; 또는 60 내지 90at%의 ZnO, 0.5 내지 5at%의 Al2O3, 5 내지 35at%의 SnO2, 및 0.5 내지 5at%의 Sb2Ox의 조성을 갖는 산화물로 구성할 수 있다.
이어서, 상부 기능층(300)을 이 분야의 일반적인 방법을 통해 형성한다. 여기서, 상기 상부기능층(300)은 다층 전자 소자가 박막 트랜지스터인 경우, 반도체 활성층이 될 수 있거나, 또는 배선일 수 있다.
도 1은 본 발명의 일실시예에 따른 투명 전도막을 나타낸 단면도이다.
도 2는 본 발명의 다른 일실시예에 따른 투명 전도막을 나타낸 단면도이다.
도 3은 본 발명의 일실시예에 따른 투명 전도막을 포함하는 다층 전자 소자를 나타낸 단면도이다.
도 4는 본 발명의 다른 일실시예에 따른 투명 전도막을 포함하는 다층 전자 소자를 나타낸 단면도 및 정면도이다.
도 5는 본 발명의 또 다른 일실시예에 따른 투명 전도막을 포함하는 다층 전자 소자를 나타낸 단면도 및 정면도이다.
도 6은 본 발명의 또 다른 일실시예에 따른 투명 전도막을 포함하는 다층 전자 소자를 나타낸 단면도이다.

Claims (13)

  1. 기판;
    기판상에 산화물층과 금속층이 교대로 적층되어 있되, 상부층과 하부층은 산화물층인 투명 전도막; 및
    상기 투명 전도막 상에 형성된 상부 기능층을 포함하는 다층 전자 소자에 있어서,
    상기 상부 기능층과 접촉하는 상기 투명 전도막의 상부 산화물층은 접촉 저항이 감소되도록 패터닝된 접촉 부위를 갖는 것인 접촉저항을 개선한 다층 전자 소자.
  2. 제 1항에 있어서,
    상기 접촉 저항이 감소되도록 패터닝된 접촉 부위는 상기 상부 기능층과 접촉하는 상기 투명 전도막의 상부 산화물층의 두께가 0 내지 10㎚로 감소되도록 패터닝된 접촉 부위를 갖는 것인 다층 전자 소자.
  3. 제 1항에 있어서,
    상기 접촉 저항이 감소되도록 패터닝된 접촉 부위는 상부 기능층과 접촉하는 상기 투명 전도막의 상부 산화물층이 핑거 형태로 패터닝된 것인 다층 전자 소자.
  4. 기판;
    기판상에 산화물층과 금속층이 교대로 적층되어 있되, 상부층과 하부층은 산화물층인 투명 전도막; 및
    상기 투명 전도막 상에 형성된 상부 기능층을 포함하는 다층 전자 소자에 있어서,
    상기 상부 산화물층은 2층 이상으로 구성하되, 금속층 상에 Al2O3 및 ZnO을 포함하는 산화물로 형성된 제 1 상부 산화물층 및 제 1 상부 산화물층 상에 SbOx와 SnO2; ZnO와 SnO2; ZnO, Al2O3와 SnO2; 및 ZnO, Al2O3, SnO2와 Sb2O3로 이루어진 군에서 선택된 산화물로 형성된 제 2 상부 산화물층을 포함하는 다층 전자 소자.
  5. 제 4항에 있어서, 상기 제 1 상부 산화물층은 두께는 상부 산화물층의 전체 두께에 대해 70 내지 90%에 해당하며, 제 2 상부 산화물층의 두께는 상부 산화물층의 전체 두께에 대해 10 내지 30%에 해당하는 것인 다층 전자 소자.
  6. 제 4항에 있어서, 상기 제 1 상부 산화물층을 구성하는 산화물은 1 내지 5at%의 Al2O3 및 95 내지 99at%의 ZnO 조성을 갖는 조성물인 다층 전자 소자.
  7. 제 4항에 있어서,
    상기 제 2 상부 산화물층을 구성하는 산화물은
    1 내지 5at%의 SbOx 및 95 내지 99at%의 SnO2의 조성을 갖는 산화물,
    50 내지 95at%의 ZnO 및 5 내지 50at%의 SnO2의 조성을 갖는 산화물,
    60 내지 90at%의 ZnO, 0.5 내지 5at%의 Al2O3 및 5 내지 35at%의 SnO2의 조성을 갖는 산화물, 및
    60 내지 90at%의 ZnO, 0.5 내지 5at%의 Al2O3, 5 내지 35at%의 SnO2 및 0.5 내지 5at%의 Sb2Ox의 조성을 갖는 산화물로 이루어진 군에서 선택되는 것인 다층 전자 소자.
  8. 기판 상에 산화물층과 금속층이 교대로 적층되어 있되, 상부층과 하부층은 산화물층인 투명 전도막을 형성하는 단계;
    상기 투명 전도막의 상부 산화물층의 상부 기능층과 접촉하는 접촉 부위를 접촉 저항을 감소시키도록 패터닝하는 단계; 및
    상기 투명 전도막이 형성된 기판 상에 상부 기능층을 형성하는 단계를 포함하는 다층 전자 소자의 제조방법.
  9. 제 8항에 있어서, 상기 접촉 저항을 감소시키도록 패터닝하는 단계는 상기 상부 산화물층의 상부 기능층과의 접촉 부위의 두께가 0 내지 10㎚로 감소되도록 패터닝하는 다층 전자 소자의 제조방법.
  10. 제 8항에 있어서, 상기 접촉 저항을 감소시키도록 패터닝하는 단계는 상기 상부 산화물층의 상부 기능층과의 접촉 부위를 핑커 형태로 패터닝하는 것인 다층 전자 소자의 제조방법.
  11. 제 9항 또는 제 10항에 있어서, 상기 패터닝은 하부 산화물층과 금속층이 동일한 수준의 식각 속도를 갖게 하고, 상부 산화물층이 하부 산화물층과 금속층의 식각 속도보다 빠른 식각 속도를 갖게 하여 상부 산화물층에 대해서만 사이드 에칭이 일어나게 하는 것으로 수행되는 다층 전자 소자의 제조방법.
  12. 기판 상에 산화물층과 금속층이 교대로 적층되어 있되, 상부층과 하부층은 산화물층인 투명 전도막을 형성하는 단계; 및
    상기 투명 전도막이 형성된 기판 상에 상부 기능층을 형성하는 단계를 포함하되,
    상기 투명 전도막의 상부 산화물층은 금속층 상에 Al2O3 및 ZnO을 포함하는 산화물로 제 1 상부 산화물층을 형성하고, 제 1 상부 산화물층 상에 SbOx와 SnO2; ZnO와 SnO2; ZnO, Al2O3와 SnO2; 및 ZnO, Al2O3, SnO2와 Sb2O3로 이루어진 군에서 선택된 산화물로 제 2 상부 산화물층을 형성하는 것으로 형성되는 것인 다층 전자 소자의 제조방법.
  13. 제 12항에 있어서, 상기 제 1 상부 산화물층은 상부 산화물층의 전체 두께에 대해 70 내지 90%에 해당하는 두께로 형성되고, 제 2 상부 산화물층은 상부 산화물층의 전체 두께에 대해 10 내지 30%에 해당하는 두께로 형성되는 것인 다층 전자 소자의 제조방법.
KR1020080048419A 2008-05-26 2008-05-26 접촉 저항을 개선한 무인듐 투명 전도막을 포함한 다층전자 소자 및 그의 제조방법 KR100974884B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080048419A KR100974884B1 (ko) 2008-05-26 2008-05-26 접촉 저항을 개선한 무인듐 투명 전도막을 포함한 다층전자 소자 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080048419A KR100974884B1 (ko) 2008-05-26 2008-05-26 접촉 저항을 개선한 무인듐 투명 전도막을 포함한 다층전자 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20090122546A KR20090122546A (ko) 2009-12-01
KR100974884B1 true KR100974884B1 (ko) 2010-08-11

Family

ID=41685004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080048419A KR100974884B1 (ko) 2008-05-26 2008-05-26 접촉 저항을 개선한 무인듐 투명 전도막을 포함한 다층전자 소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100974884B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160020696A (ko) 2014-08-14 2016-02-24 (주) 유니플라텍 다층 박막 구조의 투명 전도막

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101700884B1 (ko) * 2015-02-04 2017-02-01 한국과학기술연구원 망간주석산화물계 투명전도성산화물 및 이를 이용한 다층투명도전막 그리고 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395586B1 (en) 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed
JP2007142196A (ja) 2005-11-18 2007-06-07 Idemitsu Kosan Co Ltd 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR20070071180A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 유기박막트랜지스터 및 그 제조방법
KR20090016993A (ko) * 2007-08-13 2009-02-18 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6395586B1 (en) 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed
JP2007142196A (ja) 2005-11-18 2007-06-07 Idemitsu Kosan Co Ltd 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
KR20070071180A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 유기박막트랜지스터 및 그 제조방법
KR20090016993A (ko) * 2007-08-13 2009-02-18 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160020696A (ko) 2014-08-14 2016-02-24 (주) 유니플라텍 다층 박막 구조의 투명 전도막

Also Published As

Publication number Publication date
KR20090122546A (ko) 2009-12-01

Similar Documents

Publication Publication Date Title
JP5324111B2 (ja) 薄膜トランジスタ表示板及びその製造方法
JP4644179B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
TWI489635B (zh) 含有金氧半導體的薄膜電晶體基板及其製造方法
KR101976057B1 (ko) 표시장치용 어레이 기판 및 그의 제조방법
CN110085766B (zh) 显示面板及其制备方法、显示装置
CN104854542B (zh) 导电膜，制造该导电膜的方法以及包含该导电膜的显示设备
JP4971618B2 (ja) 表示用電極パターン製造方法
US7932965B2 (en) Thin film transistor array panel and method for manufacturing the same
TW201340181A (zh) 觸控面板及其觸碰感應層的製造方法
JP2011070200A (ja) アレイ基板及びその製造方法
CN102664193A (zh) 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
US10921929B2 (en) Touch screen panel and method of manufacturing the same
KR20070103394A (ko) 박막 트랜지스터 및 그의 제조 방법 및 박막 트랜지스터기판 및 그의 제조 방법 및 상기 박막 트랜지스터를 이용한액정 표시 장치 및 유기 ｅｌ 표시 장치 및 투명 도전적층 기판
JP2007086789A (ja) 可撓性表示装置用表示板の製造方法
KR102295611B1 (ko) 박막트랜지스터 어레이 기판의 제조방법
KR100974884B1 (ko) 접촉 저항을 개선한 무인듐 투명 전도막을 포함한 다층전자 소자 및 그의 제조방법
TW201546695A (zh) 電容式觸控面板及包含該電容式觸控面板之顯示器裝置
CN102446019A (zh) 触控面板的制造方法
CN103094351B (zh) 显示装置
CN104766868B (zh) 阵列基板及显示面板
CN102446018B (zh) 触控面板制造方法
KR20130039945A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101717648B1 (ko) 표시장치 및 그 제조방법
JP5917480B2 (ja) 静電センサ
KR20190113931A (ko) 전자 기판과 그 제조 방법, 및 전자 디바이스

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140728

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee