JP5917480B2 - 静電センサ - Google Patents

静電センサ Download PDF

Info

Publication number
JP5917480B2
JP5917480B2 JP2013253955A JP2013253955A JP5917480B2 JP 5917480 B2 JP5917480 B2 JP 5917480B2 JP 2013253955 A JP2013253955 A JP 2013253955A JP 2013253955 A JP2013253955 A JP 2013253955A JP 5917480 B2 JP5917480 B2 JP 5917480B2
Authority
JP
Japan
Prior art keywords
layer
protective layer
conductive layer
connection
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013253955A
Other languages
English (en)
Other versions
JP2015114690A (ja
Inventor
学 矢沢
学 矢沢
正宜 竹内
正宜 竹内
佐藤 清
清 佐藤
鈴木 徹也
徹也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2013253955A priority Critical patent/JP5917480B2/ja
Priority to KR1020140168271A priority patent/KR101642600B1/ko
Priority to CN201420770414.8U priority patent/CN204302942U/zh
Publication of JP2015114690A publication Critical patent/JP2015114690A/ja
Application granted granted Critical
Publication of JP5917480B2 publication Critical patent/JP5917480B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Ceramic Engineering (AREA)
  • Position Input By Displaying (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、タッチパネルその他の入力装置に用いる静電センサに関する。
特許文献1に記載の静電センサは、基材上に複数の透明電極が互いに絶縁されて形成されている。電極は順番に駆動電極ならびに検知電極として使用され、駆動電極にパルス状の駆動電力が与えられる。電極間は容量結合されているが、人の指が接近すると、電極間の容量結合に加えて、指と電極との間に静電容量が形成される。検知電極からの電流値を検知することで、指が接近している電極を判別できる。
この静電センサの配線構造は、基材上に形成されて前記電極層に接続される第1の配線層と、この第1の配線層に重ねられた導電層とが設けられている。電極層ならびに第1の配線層はITOで構成され、導電層はCuペーストを用いて形成されている。さらに、第1の配線層の表面には、前記導電層との間の密着性を高めるために、銅とニッケルの合金を含む金属層が形成されており、前記金属層を介して第1の配線層と導電層が電気的に接続されている。この配線構造は、導電層上に銅ニッケル合金の保護層とレジストを形成した上で、メタルエッチング工程において金属層及び導電層のパターンを形成した後に、ITOエッチング工程において第1の配線層のパターンを形成することによって製造する。
特開2013−167992号公報
特許文献1に記載の配線構造の製造工程においては、銅ニッケル合金よりも銅の方がメタルエッチングのエッチング速度が速い(エッチングレートが高い)ため、メタルエッチング工程において、金属層と保護層に対して導電層が細くなってしまいやすい。さらに、ITOエッチング工程においは、エッチング液中での各層間の電池作用(電池効果)により各層が細くなりやすく、特に導電層の細りが進むため、保護層が導電層に対して「ひさし」状に外側に突出した形状になりやすい。このように製造された配線は、後の工程やエッチング中に保護層のひさし部分が剥離してしまうおそれがあり、剥離したひさし部分が配線間のショートの原因となるという問題があった。
そこで本発明は、導電層の密着性を維持しつつ、各層、特に導電層の細りを抑え、保護層が導電層に対してひさし状に突出しない構造の配線パターンを備えた静電センサを提供することを目的とする。
上記課題を解決するために、本発明の静電センサは、電極パターンと、電極パターンに電気的に接続された配線パターンとが基材の表面に形成された静電センサであって、少なくとも配線パターンが、基材上に形成された透明電極層と、透明電極層上に形成され、銅とニッケルを含む接続層と、接続層上に形成され、接続層よりも銅の含有率の高い導電層と、導電層上に形成され、銅とニッケルを含む保護層とを備え、接続層の膜厚は、保護層の膜厚の2倍よりも大きく、保護層におけるニッケルの含有率は導電層におけるニッケルの含有率よりも大きく、接続層におけるニッケルの含有率は保護層におけるニッケルの含有率よりも大きく、保護層におけるニッケルの含有率は0.1wt%以上15wt%未満であり、導電層の方が保護層よりも厚く、透明電極層および接続層の幅は、導電層および保護層の幅よりも大きいことを特徴としている。
この構成によれば、保護層に対して導電層が細くなって保護層の端部が導電層に対してひさし状に外側に突出することを防ぐことができる。これにより、エッチング工程、剥離工程、又は、その後において配線パターンが基材から剥離してしまうことを防ぐことができる。また、透明電極層と接続層の細りを抑えることができるため、接続層と透明電極層の固定状態を確実に維持でき、配線パターンが基材から剥がれることを防ぐことができる。
また、保護層と導電層のエッチングレートを近い値に、保護層が導電層からひさし状に突出することを防ぐことができる。また、接続層のエッチングレートが保護層と導電層よりも遅くなるため、接続層と透明電極層との密着性を維持することができる。
本発明によると、導電層の密着性を維持しつつ、各層、特に導電層の細りを抑え、保護層が導電層に対してひさし状に突出しない構造の配線パターンを備えた静電センサを提供することができる。
本発明の実施形態の静電センサを備えた入力装置の構成を示す平面図である。 (A)〜(D)は実施形態に係る静電センサの配線パターン(図1のA−A線での切断部分)の製造工程を示す断面図である。 (A)は実施例1の配線パターンの平面写真、(B)は実施例2の配線パターンの平面写真である。 (A)〜(D)は比較例1に係る静電センサの配線パターンの製造工程を示す断面図である。 比較例1の配線パターンの平面写真である。
以下、本発明の実施形態に係る静電センサについて図面を参照しつつ詳しく説明する。本実施形態は、本発明の静電センサを図1に示す入力装置に適用した例であるが、本発明の静電センサはこの入力装置以外の静電容量式の入力装置にも適用可能である。
まず、図1を参照しつつ、本実施形態における入力装置10及び静電センサの構成について説明する。図1は入力装置10の構成を示す平面図である。以下の説明において、「透明」、「透光性」とは可視光線透過率が50%以上(好ましくは80%以上)の状態を指す。更にヘイズ値が6以下であることが好適である。
図1に示すように、入力装置10には、光透過性の入力領域11が設けられ、入力領域11に指で入力操作したときの静電容量変化に基づいて指の操作座標位置を検出できる。入力領域11の外側の周囲は非入力領域である縁部領域12である。
入力領域11には、複数本のX電極パターン13と複数本のY電極パターン14とが配置されている。各電極パターン13、14は、いずれも基材20の表面20aにITO(Indium Tin Oxide)等の透明導電材料でスパッタリングや蒸着により成膜される。X電極パターン13と複数本のY電極パターン14は交差部で互いに絶縁されている。
電極パターン13、14が表面に形成される基材20は、ポリエチレンテレフタレート(PET)等の透明材料やガラス板で形成される。
図1に示すように、各X電極パターン13は、X−Y平面のY1−Y2方向に沿って延び、且つ各X電極パターン13がX1−X2方向に間隔を空けて配置されている。各X電極パターン13にはY1−Y2方向に所定の間隔を空けて複数の幅広電極部13aが連なって設けられている。
各Y電極パターン14は、X−Y平面のX1−X2方向に沿って延び、且つ各Y電極パターン14がY1−Y2方向に間隔を空けて配置されている。各Y電極パターン14にはX1−X2方向に所定の間隔を空けて複数の幅広電極部14aが連なって設けられている。
図1に示すように、平面視にて、X電極パターン13の幅広電極部13aとY電極パターン14の幅広電極部14aとが重ならないように配置されている。
各X電極パターン13のY2側の端部には配線パターン16が電気的に接続され、各Y電極パターン14のX1側あるいはX2側の端部にも配線パターン16が電気的に接続されている。これら配線パターン16は電極パターン13、14が形成される同じ基材20上に形成される。各配線パターン16は、縁部領域12内にて引き回されている。
入力領域11のY2側には突出形状の接続領域17が設けられており、各配線パターン16は、前記接続領域17の表面17aにまで引き回される。前記接続領域17では、各配線パターン16の先端が幅広の電極パッド18を構成しており、各電極パッド18はX1−X2方向に所定間隔を空けて一列に並んで形成される。前記接続領域17は、電極パターン13、14を形成する基材20のY2方向への延長部分に形成されている。
以上のX電極パターン13、Y電極パターン14、及び、配線パターン16によって静電センサが構成される。
次に、図2を参照しつつ、静電センサの配線パターン16の構造及び製造工程について説明する。図2は、実施形態に係る静電センサの配線パターン16の製造工程を示す断面図である。図2は、図1のA−A線に沿って切断し、矢印方向から見た部分拡大断面図である。図2(A)は、基材20上に透明電極層31、接続層32、導電層33、保護層34、及び、レジスト40を積層した状態を示す断面図、(B)は、(A)の状態からメタルエッチングを行った後の状態を示す断面図、(C)は(B)の状態からITOエッチングを行った後の状態を示す断面図、(D)は(C)の状態からレジスト40を剥離した状態を示す断面図である。
図2(D)に示すように、配線パターン16は、基材20上に形成された透明電極層31と、透明電極層31上に形成された接続層32と、接続層32上に形成された導電層33と、導電層33上に形成された保護層34とからなる。
透明電極層31はITO等の透明導電材料からなり、X電極パターン13またはY電極パターン14と連続して形成されている。
接続層32、導電層33、及び保護層34は導電性材料で形成され、少なくとも導電層33は、透明電極層31よりも電気抵抗の低い導電性材料で構成する。
接続層32と保護層34は、それぞれ、銅とニッケルを含む導電性の合金材料からなる。導電層33は、接続層32及び保護層34よりも銅の含有率の高い金属材料からなり、例えば銅のみで構成する。透明電極層31、接続層32、導電層33、及び、保護層34は、スパッタリングや蒸着その他のPVD(Physical vapor deposition)法やCVD(Chemical vapor deposition)法で成膜する。
接続層32の膜厚は、保護層34よりも厚く、保護層34の膜厚の2倍以上であることが好ましい。また、導電層33の膜厚は、接続層32ならびに保護層34の膜厚よりも大きくなるように形成されている。ITOエッチングにおける電池効果で、接続層32と導電層33ならびに保護層34が細るように浸食される。そのため、厚さを加味した保護層34のエッチングレートを、厚さを加味した導電層33のエッチングレートの100%以上となるように、導電層33と保護層34の膜厚が決められることが好ましい。
接続層32は、保護層34よりも膜厚が大きいため、膜厚を加味した接続層32のエッチングレートは、厚さを加味した導電層33のエッチングレートの90%未満となるように、接続層32の膜厚が設定されることが好ましい。
接続層32を構成する合金全体に含まれるニッケルの含有率は、保護層34を構成する合金全体に含まれるニッケル含有率よりも大きい(含有量が多い)ことが好ましい。例えば、接続層32に含まれるニッケルの含有率は15wt以上50wt%以下であり、保護層34に含まれるニッケルの含有率は0.1wt以上15wt%未満であることが好ましい。
ここで、ITOのエッチング時の電池効果によるエッチングレートは、銅とニッケルの合金ではニッケルの濃度が高いほど遅い。すなわち、ニッケルの濃度が低いほどエッチングが速く進み、浸食量が大きくなる。また、銅単体と、銅とニッケルの合金とでは、銅単体の方がエッチングレートが低く、エッチングが速く進む。
レジスト40は、スクリーン印刷、フォトリソグラフィ等によって保護層34上に、配線パターンに対応したパターンで形成する。レジスト40は、メタルエッチング工程及びITOエッチング工程で使用するエッチング液に合わせて選択する。
上述した、接続層32の膜厚を保護層34の膜厚よりも大きくする対策と、接続層32においてニッケルの量を保護層34よりも多くする対策は、一方のみを設定してもよいが、接続層32、導電層33、及び保護層34のエッチングレート等を考慮して両者を互いに関連させて設定することが好ましい。
図2(A)に示すレジストパターン形成工程においては、まず、スパッタリング等によって、基材20の表面20a上の所定範囲全面に透明電極層31、接続層32、導電層33、及び、保護層34を順に形成した積層体を準備し、次に、最上層の保護層34上に、配線パターン16に対応したパターンのレジスト40を形成する。レジスト40の形成は、フォトリソグラフィ等によって行う。
図2(B)に示すメタルエッチング工程においては、レジストパターン形成工程でレジスト40を形成した積層体をエッチング液中に所定時間浸漬することによってエッチングを行う。図2(B)はメタルエッチング工程後の状態を示しており、レジスト40のパターンに対応した範囲を残して接続層32、導電層33、及び保護層34がエッチング液によって浸食・除去されている。
図2(C)に示すITOエッチング工程においては、メタルエッチング工程を経た積層体をエッチング液中に所定時間浸漬することによってエッチングを行う。
図2(C)はメタルエッチング工程後の状態を示しており、レジスト40のパターンに対応した範囲を残して透明電極層31、接続層32、導電層33、及び保護層34がエッチング液によって浸食・除去されている。
図2(D)に示す剥離工程においては、ITOエッチングを経た積層体のうちレジスト40を保護層34から剥離する。剥離は、積層体をレジスト40のみを溶解させる剥離液に浸漬することによって行う。以上の工程により、所望のパターンの配線パターン16が基材20の表面20a上に形成される。
以上の構成の配線パターン16によれば次の効果(1)〜(4)が得られる。
(1)透明電極層31上に、電気抵抗の低い接続層32、導電層33、保護層34を積層し、特に抵抗の低い導電層33を形成したことにより、配線パターン16の配線抵抗を低減することができ、また、それぞれの配線パターン16の長さの差異による配線抵抗の差異をより小さくすることができる。
(2)透明電極層31と導電層33の間に銅とニッケルを含む合金材料からなる接続層32を設けたことにより、低抵抗の導電層33を透明電極層31に対して確実に固定することができる。
(3)導電層33上に保護層34を設けることにより、エッチング工程において導電層33が上面から浸食されることを防止することができる。
(4)メタルエッチングの際、ならびにITOエッチングの際の電池効果により、接続層32、導電層33、保護層34が側部から浸食されるが、導電層33の膜厚を保護層34よりも大きくしておくことにより、保護層34が側方へひさしのように突出するのを防止できる。また、保護層34の膜厚を接続層32と同一又はそれ以下にし、保護層34のニッケルの量を接続層32よりも少なくすることによっても、保護層34が導電層33よりも側方へ大きく突出するのを防止できるようになる。
これにより、エッチング工程、剥離工程、又は、その後において保護層34が剥離することを防止し、剥離した保護層が配線パターン間をショートさせてしまうことを防ぐことができる。
また、透明電極層31と接続層32の浸食量が少なく、これらの細りを抑えることができるため、接続層32と透明電極層31の固定状態を確実に維持でき、配線パターン16が基材20から剥がれることを防ぐことができる。
以下、実施例及び比較例について説明する。
<実施例1>
実施例1においては、以下の条件で配線パターン16を形成した。実施例1は、保護層34より接続層32の方がニッケルの含有率が高く、接続層32の膜厚は保護層34の膜厚の4倍になっている。
基材20:ポリエチレンテレプタレート、厚さ100μm
透明電極層31:ITO、膜厚25nm
接続層32:CuNi、膜厚40nm、Niの含有率25%
導電層33:Cu、膜厚120nm
保護層34:CuNi、膜厚10nm、Niの含有率15%
レジスト40:ノボラック樹脂を使用
(a)メタルエッチング工程
エッチング液:硫酸系エッチング液又は塩化鉄水溶液
エッチング時間:1〜3分程度
温度:常温
(b)ITOエッチング工程
エッチング液:硫酸・硝酸の混合液又は塩酸系エッチング液
エッチング時間:1〜3分程度
温度:常温
(c)剥離工程
剥離液:NMP(N−メチル−2−ピロリドン)
図3(A)は実施例1の配線パターンの平面写真であって剥離工程後の状態を示している。
図3(A)に示すように、剥離工程後の配線パターン16は、平面視で保護層34の外側に接続層32の端部が見えており、保護層34がそれ以下の導電層33、接続層32、及び透明電極層31に対してひさし状に突出していないことが分かる。
<実施例2>
実施例2においては、以下の条件で配線パターン16を形成した。実施例2は、接続層32と保護層34のニッケル含有率が同一であり、接続層32と保護層34の膜厚の関係は実施例1と同じである。
接続層32:CuNi、膜厚40nm、Niの含有率15%
基材20、透明電極層31、導電層33、保護層34、レジスト40については、実施例1と同じ材料を用いた。
レジストパターン形成工程、メタルエッチング工程、ITOエッチング工程、及び、剥離工程の製造条件は実施例1と同じである。
図3(B)は実施例2の配線パターンの平面写真であって、ITOエッチング工程後の状態を示している。また、図3(B)は、図3(A)と同じ倍率で一本の配線パターン16を拡大して示している。
図3(B)に示すように、剥離工程後の配線パターン16は、平面視で保護層34の外側に接続層32の端部が見えており、保護層34がそれ以下の導電層33、接続層32、及び透明電極層31に対してひさし状に突出していないことが分かる。
また、実施例2は、実施例1に比べて、1〜2um程度配線が細くなるが、透明電極層31と接続層32の段差は1〜2um程度と小さくなる。
<比較例1>
図4は、比較例1に係る静電センサの配線パターン116の製造工程を示す断面図である。
図4に示すように、配線パターン116は、基材120上に形成された透明電極層131と、透明電極層131上に形成された接続層132と、接続層132上に形成された導電層133と、導電層133上に形成された保護層134とからなる。基材120、透明電極層131、接続層132、導電層133、及び、保護層134は、以下に述べる条件を除いて、上記実施形態の基材20、透明電極層31、32、導電層33、及び、保護層34に用いる材料でそれぞれ構成する。また、配線パターン116の製造は、上記実施形態と同様に、レジストパターン形成工程(図4(A))、メタルエッチング工程(図4(B))、ITOエッチング工程(図4(C))、剥離工程(図4(D))を順に実行することによって行う。
比較例1においては、以下の条件で配線パターン116を形成した。比較例1は、接続層132と保護層134のニッケル含有率が同一であり、保護層134の膜厚は接続層132の膜厚の2倍になっている。
接続層132:CuNi、膜厚15nm、Niの含有率25%
保護層134:CuNi、膜厚30nm、Niの含有率25%
基材120、透明電極層131、導電層133、レジスト140については、実施例1の基材20、透明電極層31、導電層33、レジスト40とそれぞれ同じ材料を用いた。
レジストパターン形成工程、メタルエッチング工程、ITOエッチング工程、及び、剥離工程の製造条件は実施例1と同じである。
図5は比較例1の配線パターンの平面写真であって剥離工程後の状態を示している。図5(図4(D))に示すように、剥離工程後の配線パターン116では、平面視で保護層134の縁部134aがそれ以下の導電層133、接続層132、及び透明電極層131に対してひさし状に突出しており、突出箇所の境界位置でクラック134bが発生している。
本発明について上記実施形態を参照しつつ説明したが、本発明は上記実施形態に限定されるものではなく、改良の目的または本発明の思想の範囲内において改良または変更が可能である。
以上のように、本発明に係る静電センサは、タッチパネルその他の静電容量式の入力装置に有用である。
10 入力装置
13 X電極パターン
13a 幅広電極部
14 Y電極パターン
14a 幅広電極部
16 配線パターン
20 基材
31 透明電極層
32 接続層
33 導電層
34 保護層

Claims (1)

  1. 電極パターンと、前記電極パターンに電気的に接続された配線パターンとが基材の表面に形成された静電センサであって、
    少なくとも前記配線パターンが、
    前記基材上に形成された透明電極層と、
    前記透明電極層上に形成され、銅とニッケルを含む接続層と、
    前記接続層上に形成され、前記接続層よりも銅の含有率の高い導電層と、
    前記導電層上に形成され、銅とニッケルを含む保護層とを備え、
    前記接続層の膜厚は、前記保護層の膜厚の2倍よりも大きく、
    前記保護層におけるニッケルの含有率は前記導電層におけるニッケルの含有率よりも大きく、
    前記接続層におけるニッケルの含有率は前記保護層におけるニッケルの含有率よりも大きく、前記保護層におけるニッケルの含有率は0.1wt%以上15wt%未満であり、
    前記導電層の方が前記保護層よりも厚く、
    前記透明電極層および前記接続層の幅は、前記導電層および前記保護層の幅よりも大きいことを特徴とする静電センサ。
JP2013253955A 2013-12-09 2013-12-09 静電センサ Active JP5917480B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013253955A JP5917480B2 (ja) 2013-12-09 2013-12-09 静電センサ
KR1020140168271A KR101642600B1 (ko) 2013-12-09 2014-11-28 정전 센서
CN201420770414.8U CN204302942U (zh) 2013-12-09 2014-12-09 静电传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013253955A JP5917480B2 (ja) 2013-12-09 2013-12-09 静電センサ

Publications (2)

Publication Number Publication Date
JP2015114690A JP2015114690A (ja) 2015-06-22
JP5917480B2 true JP5917480B2 (ja) 2016-05-18

Family

ID=53108470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013253955A Active JP5917480B2 (ja) 2013-12-09 2013-12-09 静電センサ

Country Status (3)

Country Link
JP (1) JP5917480B2 (ja)
KR (1) KR101642600B1 (ja)
CN (1) CN204302942U (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6531596B2 (ja) * 2015-09-28 2019-06-19 住友金属鉱山株式会社 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法
JP7049759B2 (ja) * 2016-07-12 2022-04-07 住友金属鉱山株式会社 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法
US20240047694A1 (en) * 2021-01-20 2024-02-08 Tdk Corporation Layered body, negative electrode current collector for lithium ion secondary battery, and negative electrode for lithium ion secondary battery

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4934456B2 (ja) * 2006-02-20 2012-05-16 古河電気工業株式会社 めっき材料および前記めっき材料が用いられた電気電子部品
KR101161239B1 (ko) * 2010-03-25 2012-07-02 박준영 터치패널용 패드 및 이를 이용한 터치패널
CN102870072B (zh) * 2010-07-14 2015-03-25 阿尔卑斯电气株式会社 输入装置及其制造方法
JP5473990B2 (ja) * 2011-06-17 2014-04-16 日東電工株式会社 導電性積層体、パターン配線付き透明導電性積層体、および光学デバイス。
TWI537400B (zh) * 2011-12-06 2016-06-11 神戶製鋼所股份有限公司 觸控面板感測器用銅合金配線膜及其之製造方法、以及觸控面板感測器、以及濺鍍靶
JP5846953B2 (ja) 2012-02-15 2016-01-20 アルプス電気株式会社 入力装置及びその製造方法
JP5364186B2 (ja) * 2012-02-27 2013-12-11 積水ナノコートテクノロジー株式会社 金属層付き導電性フィルム、その製造方法及びそれを含有するタッチパネル
JP5918614B2 (ja) * 2012-04-24 2016-05-18 グンゼ株式会社 導電性基板、タッチパネル、および導電性基板の製造方法

Also Published As

Publication number Publication date
JP2015114690A (ja) 2015-06-22
KR20150067028A (ko) 2015-06-17
KR101642600B1 (ko) 2016-07-25
CN204302942U (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
US10915205B2 (en) Touch panels and methods of manufacturing touch panels
US9153385B2 (en) Electrode structure of the touch panel, method thereof and touch panel
US9477358B2 (en) Touch screen panel and method of manufacturing the same
TWI489343B (zh) Input device
KR101683373B1 (ko) 전도성 구조체 및 이의 제조방법
JP6138059B2 (ja) タッチパネル
CN104932752B (zh) 一种触摸屏基板及其制备方法、触摸屏面板和显示装置
TW201508587A (zh) 觸感電極及含此之觸控螢幕面板
US20160195979A1 (en) Touch screen panel and method of manufacturing the same
JP5917480B2 (ja) 静電センサ
TW201546695A (zh) 電容式觸控面板及包含該電容式觸控面板之顯示器裝置
TWI590125B (zh) 觸控面板
JP5075287B1 (ja) 入力装置
CN203858616U (zh) 输入装置
CN205375429U (zh) 触控面板
JP3199405U (ja) タッチデバイス
JPWO2019181396A1 (ja) 入力装置および入力装置付き表示装置
JP6242710B2 (ja) 入力装置の製造方法
JP2010040424A (ja) タッチセンサの製造方法
TWI526910B (zh) 觸控面板之觸控結構及其製造方法
JP2013164828A (ja) 入力装置
TWM498916U (zh) 單片式觸控面板之觸控模組
CN105824446A (zh) 触控装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160406

R150 Certificate of patent or registration of utility model

Ref document number: 5917480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350