KR101642600B1

KR101642600B1 - 정전 센서

Info

Publication number: KR101642600B1
Application number: KR1020140168271A
Authority: KR
Inventors: 마나부 야자와; 마사요시 다케우치; 기요시 사토; 데츠야 스즈키
Original assignee: 알프스 덴키 가부시키가이샤
Priority date: 2013-12-09
Filing date: 2014-11-28
Publication date: 2016-07-25
Also published as: JP2015114690A; JP5917480B2; KR20150067028A; CN204302942U

Abstract

(과제) 도전층의 밀착성을 유지하면서, 각 층, 특히 도전층이 가늘어지는 것을 억제하여, 보호층이 도전층에 대해 차양상으로 돌출되지 않는 구조의 배선 패턴을 구비한 정전 센서를 제공한다.
(해결 수단) 전극 패턴과, 전극 패턴에 전기적으로 접속된 배선 패턴이 기재의 표면에 형성된 정전 센서로서, 적어도 배선 패턴이, 기재 상에 형성된 투명 전극층과, 투명 전극층 상에 형성되고, 구리와 니켈을 함유하는 접속층과, 접속층 상에 형성되고, 접속층보다 구리의 함유율이 높은 도전층과, 도전층 상에 형성되고, 구리와 니켈을 함유하는 보호층을 구비하고, 접속층 쪽이 보호층보다 두껍고, 보호층에 있어서의 니켈의 함유율은 도전층에 있어서의 니켈의 함유율보다 크며, 도전층 쪽이 상기 보호층보다 두껍다.

Description

정전 센서{CAPACITIVE SENSOR}

본 발명은 터치 패널 그 밖의 입력 장치에 사용하는 정전 센서에 관한 것이다.

특허문헌 1 에 기재된 정전 센서는, 기재 상에 복수의 투명 전극이 서로 절연되어 형성되어 있다. 전극은 차례대로 구동 전극 그리고 검지 전극으로서 사용되고, 구동 전극에 펄스상의 구동 전력이 부여된다. 전극 간은 용량 결합되어 있지만, 사람의 손가락이 접근하면 전극 간의 용량 결합에 더하여, 손가락과 전극 사이에 정전 용량이 형성된다. 검지 전극으로부터의 전류값을 검지함으로써, 손가락이 접근하고 있는 전극을 판별할 수 있다.

이 정전 센서의 배선 구조는, 기재 상에 형성되어 상기 전극층에 접속되는 제 1 배선층과, 이 제 1 배선층에 중첩된 도전층이 형성되어 있다. 전극층 그리고 제 1 배선층은 ITO 로 구성되고, 도전층은 Cu 페이스트를 사용하여 형성되어 있다. 또한 제 1 배선층의 표면에는, 상기 도전층과의 사이의 밀착성을 높이기 위해, 구리와 니켈의 합금을 함유하는 금속층이 형성되어 있고, 상기 금속층을 개재하여 제 1 배선층과 도전층이 전기적으로 접속되어 있다. 이 배선 구조는, 도전층 상에 구리 니켈 합금의 보호층과 레지스트를 형성한 후에, 메탈 에칭 공정에 있어서 금속층 및 도전층의 패턴을 형성한 후에, ITO 에칭 공정에 있어서 제 1 배선층의 패턴을 형성함으로써 제조한다.

일본 공개특허공보 2013-167992호

특허문헌 1 에 기재된 배선 구조의 제조 공정에 있어서는, 구리 니켈 합금보다 구리 쪽이 메탈 에칭의 에칭 속도가 빠르므로 (에칭 레이트가 높으므로), 메탈 에칭 공정에 있어서, 금속층과 보호층에 대해 도전층이 가늘어지기 쉽다. 또한 ITO 에칭 공정에 있어서는, 에칭액 중에서의 각 층간의 전지 작용 (전지 효과) 에 의해 각 층이 가늘어지기 쉽고, 특히 도전층이 가늘어지는 것이 진행되기 때문에, 보호층이 도전층에 대해 「차양」상으로 외측으로 돌출된 형상이 되기 쉽다. 이와 같이 제조된 배선은, 이후의 공정이나 에칭 중에 보호층의 차양 부분이 박리될 우려가 있고, 박리된 차양 부분이 배선 간의 쇼트의 원인이 된다는 문제가 있었다.

그래서 본 발명은 도전층의 밀착성을 유지하면서, 각 층, 특히 도전층이 가늘어지는 것을 억제하여, 보호층이 도전층에 대해 차양상으로 돌출되지 않는 구조의 배선 패턴을 구비한 정전 센서를 제공하는 것을 목적으로 한다.

상기 과제를 해결하기 위해서, 본 발명의 제 1 양태의 정전 센서는, 전극 패턴과, 전극 패턴에 전기적으로 접속된 배선 패턴이 기재의 표면에 형성된 정전 센서로서, 적어도 배선 패턴이, 기재 상에 형성된 투명 전극층과, 투명 전극층 상에 형성되고, 구리와 니켈을 함유하는 접속층과, 접속층 상에 형성되고, 접속층보다 구리의 함유율이 높은 도전층과, 도전층 상에 형성되고, 구리와 니켈을 함유하는 보호층을 구비하고, 접속층 쪽이 보호층보다 두껍고, 보호층에 있어서의 니켈의 함유율은 도전층에 있어서의 니켈의 함유율보다 크며, 도전층 쪽이 보호층보다 두꺼운 것을 특징으로 하고 있다.

이 구성에 의하면, 보호층에 대해 도전층이 가늘어져 보호층의 단부가 도전층에 대해 차양상으로 외측으로 돌출되는 것을 방지할 수 있다. 이로써, 에칭 공정, 박리 공정, 또는, 그 후에 있어서 배선 패턴이 기재로부터 박리되는 것을 방지할 수 있다. 또, 투명 전극층과 접속층이 가늘어지는 것을 억제할 수 있기 때문에, 접속층과 투명 전극층의 고정 상태를 확실하게 유지할 수 있어, 배선 패턴이 기재로부터 박리되는 것을 방지할 수 있다.

본 발명의 제 1 양태의 정전 센서에 있어서, 접속층의 막 두께는, 보호층의 막 두께의 2 배 이상인 것이 바람직하다.

이로써, 접속층이 가늘어지는 것을 확실하게 억제할 수 있기 때문에, 배선 패턴이 기재로부터 박리되는 것을 방지할 수 있다.

본 발명의 제 1 양태의 정전 센서에 있어서, 접속층에 있어서의 니켈의 함유율은, 보호층에 있어서의 니켈의 함유율보다 큰 것이 바람직하다.

이로써, 보호층과 도전층의 에칭 레이트를 가까운 값으로 하면, 보호층이 도전층으로부터 차양상으로 돌출되는 것을 방지할 수 있다. 또, 접속층의 에칭 레이트가 보호층과 도전층보다 느려지기 때문에, 접속층과 투명 전극층의 밀착성을 유지할 수 있다.

본 발명의 제 2 양태의 정전 센서는, 전극 패턴과, 전극 패턴에 전기적으로 접속된 배선 패턴이 기재의 표면에 형성된 정전 센서로서, 적어도 배선 패턴이, 기재 상에 형성된 투명 전극층과, 투명 전극층 상에 형성되고, 구리와 니켈을 함유하는 접속층과, 접속층 상에 형성되고, 접속층보다 구리의 함유율이 높은 도전층과, 도전층 상에 형성되고, 구리와 니켈을 함유하는 보호층을 구비하고, 접속층에 있어서의 니켈의 함유율은, 보호층에 있어서의 니켈의 함유율보다 큰 것을 특징으로 하고 있다.

이 구성에 의하면, 니켈의 함유율을 높이면 에칭 레이트가 느려지는 점에서, 보호층에 대해 도전층이 가늘어져 보호층의 단부가 도전층에 대해 차양상으로 외측으로 돌출되는 것을 방지하는 것이 가능해진다. 따라서, 에칭 공정, 박리 공정, 또는, 그 후에 있어서 배선 패턴이 기재로부터 박리되는 것을 방지할 수 있다. 또, 투명 전극층과 접속층이 가늘어지는 것을 억제할 수 있기 때문에, 접속층과 투명 전극층의 고정 상태를 확실하게 유지할 수 있어, 배선 패턴이 기재로부터 박리되는 것을 방지할 수 있다.

본 발명에 의하면, 도전층의 밀착성을 유지하면서, 각 층, 특히 도전층이 가늘어지는 것을 억제하여, 보호층이 도전층에 대해 차양상으로 돌출되지 않는 구조의 배선 패턴을 구비한 정전 센서를 제공할 수 있다.

도 1 은, 본 발명의 실시형태의 정전 센서를 구비한 입력 장치의 구성을 나타내는 평면도이다.
도 2 의 (A) ∼ (D) 는 실시형태에 관련된 정전 센서의 배선 패턴 (도 1 의 A-A 선에서의 절단 부분) 의 제조 공정을 나타내는 단면도이다.
도 3 의 (A) 는 실시예 1 의 배선 패턴의 평면 사진, (B) 는 실시예 2 의 배선 패턴의 평면 사진이다.
도 4 의 (A) ∼ (D) 는 비교예 1 에 관련된 정전 센서의 배선 패턴의 제조 공정을 나타내는 단면도이다.
도 5 는 비교예 1 의 배선 패턴의 평면 사진이다.

이하, 본 발명의 실시형태에 관련된 정전 센서에 대해 도면을 참조하면서 상세하게 설명한다. 본 실시형태는, 본 발명의 정전 센서를 도 1 에 나타내는 입력 장치에 적용한 예이지만, 본 발명의 정전 센서는 이 입력 장치 이외의 정전 용량식의 입력 장치에도 적용 가능하다.

먼저, 도 1 을 참조하면서, 본 실시형태에 있어서의 입력 장치 (10) 및 정전 센서의 구성에 대해 설명한다. 도 1 은 입력 장치 (10) 의 구성을 나타내는 평면도이다. 이하의 설명에 있어서, 「투명」, 「투광성」이란 가시광선 투과율이 50 ％ 이상 (바람직하게는 80 ％ 이상) 인 상태를 가리킨다. 또한 헤이즈값이 6 이하인 것이 바람직하다.

도 1 에 나타내는 바와 같이, 입력 장치 (10) 에는, 광 투과성의 입력 영역 (11) 이 형성되고, 입력 영역 (11) 에 손가락으로 입력 조작했을 때의 정전 용량 변화에 기초하여 손가락의 조작 좌표 위치를 검출할 수 있다. 입력 영역 (11) 외측의 주위는 비입력 영역인 가장자리부 영역 (12) 이다.

입력 영역 (11) 에는, 복수 개의 X 전극 패턴 (13) 과 복수 개의 Y 전극 패턴 (14) 이 배치되어 있다. 각 전극 패턴 (13, 14) 은, 모두 기재 (20) 의 표면 (20a) 에 ITO (Indium Tin Oxide) 등의 투명 도전 재료로 스퍼터링이나 증착에 의해 성막된다. X 전극 패턴 (13) 과 복수 개의 Y 전극 패턴 (14) 은 교차부에서 서로 절연되어 있다.

전극 패턴 (13, 14) 이 표면에 형성되는 기재 (20) 는, 폴리에틸렌테레프탈레이트 (PET) 등의 투명 재료나 유리판으로 형성된다.

도 1 에 나타내는 바와 같이, 각 X 전극 패턴 (13) 은, X-Y 평면의 Y1-Y2 방향을 따라 연장되고, 또한 각 X 전극 패턴 (13) 이 X1-X2 방향으로 간격을 두고 배치되어 있다. 각 X 전극 패턴 (13) 에는 Y1-Y2 방향으로 소정의 간격을 두고 복수의 광폭 전극부 (13a) 가 연속하여 형성되어 있다.

각 Y 전극 패턴 (14) 은, X-Y 평면의 X1-X2 방향을 따라 연장되고, 또한 각 Y 전극 패턴 (14) 이 Y1-Y2 방향으로 간격을 두고 배치되어 있다. 각 Y 전극 패턴 (14) 에는 X1-X2 방향으로 소정의 간격을 두고 복수의 광폭 전극부 (14a) 가 연속하여 형성되어 있다.

도 1 에 나타내는 바와 같이, 평면에서 볼 때, X 전극 패턴 (13) 의 광폭 전극부 (13a) 와 Y 전극 패턴 (14) 의 광폭 전극부 (14a) 가 중첩되지 않도록 배치되어 있다.

각 X 전극 패턴 (13) 의 Y2 측의 단부에는 배선 패턴 (16) 이 전기적으로 접속되고, 각 Y 전극 패턴 (14) 의 X1 측 혹은 X2 측의 단부에도 배선 패턴 (16) 이 전기적으로 접속되어 있다. 이들 배선 패턴 (16) 은 전극 패턴 (13, 14) 이 형성되는 동일 기재 (20) 상에 형성된다. 각 배선 패턴 (16) 은, 가장자리부 영역 (12) 내에서 둘러쳐져 있다.

입력 영역 (11) 의 Y2 측에는 돌출 형상의 접속 영역 (17) 이 형성되어 있고, 각 배선 패턴 (16) 은, 상기 접속 영역 (17) 의 표면 (17a) 으로까지 둘러쳐진다. 상기 접속 영역 (17) 에서는, 각 배선 패턴 (16) 의 선단이 광폭의 전극 패드 (18) 를 구성하고 있고, 각 전극 패드 (18) 는 X1-X2 방향으로 소정 간격을 두고 일렬로 나열되어 형성된다. 상기 접속 영역 (17) 은, 전극 패턴 (13, 14) 을 형성하는 기재 (20) 의 Y2 방향으로의 연장 부분에 형성되어 있다.

이상의 X 전극 패턴 (13), Y 전극 패턴 (14) 및 배선 패턴 (16) 에 의해 정전 센서가 구성된다.

다음으로, 도 2 를 참조하면서, 정전 센서의 배선 패턴 (16) 의 구조 및 제조 공정에 대해 설명한다. 도 2 는, 실시형태에 관련된 정전 센서의 배선 패턴 (16) 의 제조 공정을 나타내는 단면도이다. 도 2 는, 도 1 의 A-A 선을 따라 절단하여, 화살표 방향에서 본 부분 확대 단면도이다. 도 2(A) 는, 기재 (20) 상에 투명 전극층 (31), 접속층 (32), 도전층 (33), 보호층 (34) 및 레지스트 (40) 를 적층한 상태를 나타내는 단면도, (B) 는, (A) 상태로부터 메탈 에칭을 실시한 후의 상태를 나타내는 단면도, (C) 는 (B) 상태로부터 ITO 에칭을 실시한 후의 상태를 나타내는 단면도, (D) 는 (C) 상태로부터 레지스트 (40) 를 박리한 상태를 나타내는 단면도이다.

도 2(D) 에 나타내는 바와 같이, 배선 패턴 (16) 은, 기재 (20) 상에 형성된 투명 전극층 (31) 과, 투명 전극층 (31) 상에 형성된 접속층 (32) 과, 접속층 (32) 상에 형성된 도전층 (33) 과, 도전층 (33) 상에 형성된 보호층 (34) 으로 이루어진다.

투명 전극층 (31) 은 ITO 등의 투명 도전 재료로 이루어지고, X 전극 패턴 (13) 또는 Y 전극 패턴 (14) 과 연속하여 형성되어 있다.

접속층 (32), 도전층 (33) 및 보호층 (34) 은 도전성 재료로 형성되고, 적어도 도전층 (33) 은 투명 전극층 (31) 보다 전기 저항이 낮은 도전성 재료로 구성한다.

접속층 (32) 과 보호층 (34) 은, 각각, 구리와 니켈을 함유하는 도전성의 합금 재료로 이루어진다. 도전층 (33) 은, 접속층 (32) 및 보호층 (34) 보다 구리의 함유율이 높은 금속 재료로 이루어지고, 예를 들어 구리만으로 구성한다. 투명 전극층 (31), 접속층 (32), 도전층 (33) 및 보호층 (34) 은, 스퍼터링이나 증착 그 밖의 PVD (Physical vapor deposition) 법이나 CVD (Chemical vapor deposition) 법으로 성막한다.

접속층 (32) 의 막 두께는 보호층 (34) 보다 두껍고, 보호층 (34) 의 막 두께의 2 배 이상인 것이 바람직하다. 또, 도전층 (33) 의 막 두께는 접속층 (32) 그리고 보호층 (34) 의 막 두께보다 커지도록 형성되어 있다. ITO 에칭에 있어서의 전지 효과에 의해, 접속층 (32) 과 도전층 (33) 그리고 보호층 (34) 이 가늘어지도록 침식된다. 그 때문에, 두께를 가미한 보호층 (34) 의 에칭 레이트를, 두께를 가미한 도전층 (33) 의 에칭 레이트의 100 ％ 이상이 되도록, 도전층 (33) 과 보호층 (34) 의 막 두께가 결정되는 것이 바람직하다.

접속층 (32) 은, 보호층 (34) 보다 막 두께가 크기 때문에, 막 두께를 가미한 접속층 (32) 의 에칭 레이트는, 두께를 가미한 도전층 (33) 의 에칭 레이트의 90 ％ 미만이 되도록, 접속층 (32) 의 막 두께가 설정되는 것이 바람직하다.

접속층 (32) 을 구성하는 합금 전체에 함유되는 니켈의 함유율은, 보호층 (34) 을 구성하는 합금 전체에 함유되는 니켈 함유율보다 큰 (함유량이 많은) 것이 바람직하다. 예를 들어, 접속층 (32) 에 함유되는 니켈의 함유율은 15 wt 이상 50 wt％ 이하이고, 보호층 (34) 에 함유되는 니켈의 함유율은 0.1 wt 이상 15 wt％ 미만인 것이 바람직하다.

여기서, ITO 의 에칭시의 전지 효과에 의한 에칭 레이트는, 구리와 니켈의 합금에서는 니켈의 농도가 높을수록 느리다. 즉, 니켈의 농도가 낮을수록 에칭이 빠르게 진행되어, 침식량이 커진다. 또, 구리 단체 (單體) 와 구리와 니켈의 합금에서는 구리 단체 쪽이 에칭 레이트가 낮아, 에칭이 빠르게 진행된다.

레지스트 (40) 는 스크린 인쇄, 포토 리소그래피 등에 의해 보호층 (34) 상에 배선 패턴에 대응한 패턴으로 형성한다. 레지스트 (40) 는 메탈 에칭 공정 및 ITO 에칭 공정에서 사용하는 에칭액에 맞추어 선택한다.

상기 서술한, 접속층 (32) 의 막 두께를 보호층 (34) 의 막 두께보다 크게 하는 대책과, 접속층 (32) 에 있어서 니켈의 양을 보호층 (34) 보다 많게 하는 대책은, 일방만을 설정해도 되지만, 접속층 (32), 도전층 (33) 및 보호층 (34) 의 에칭 레이트 등을 고려하여 양자를 서로 관련시켜 설정하는 것이 바람직하다.

도 2(A) 에 나타내는 레지스트 패턴 형성 공정에 있어서는, 먼저, 스퍼터링 등에 의해, 기재 (20) 의 표면 (20a) 상의 소정 범위 전체면에 투명 전극층 (31), 접속층 (32), 도전층 (33) 및 보호층 (34) 을 순서대로 형성한 적층체를 준비하고, 다음으로, 최상층의 보호층 (34) 상에, 배선 패턴 (16) 에 대응한 패턴의 레지스트 (40) 를 형성한다. 레지스트 (40) 의 형성은, 포토 리소그래피 등에 의해 실시한다.

도 2(B) 에 나타내는 메탈 에칭 공정에 있어서는, 레지스트 패턴 형성 공정에서 레지스트 (40) 를 형성한 적층체를 에칭액 중에 소정 시간 침지함으로써 에칭을 실시한다. 도 2(B) 는 메탈 에칭 공정 후의 상태를 나타내고 있고, 레지스트 (40) 의 패턴에 대응한 범위를 남기고 접속층 (32), 도전층 (33) 및 보호층 (34) 이 에칭액에 의해 침식·제거되어 있다.

도 2(C) 에 나타내는 ITO 에칭 공정에 있어서는, 메탈 에칭 공정을 거친 적층체를 에칭액 중에 소정 시간 침지함으로써 에칭을 실시한다.

도 2(C) 는 메탈 에칭 공정 후의 상태를 나타내고 있고, 레지스트 (40) 의 패턴에 대응한 범위를 남기고 투명 전극층 (31), 접속층 (32), 도전층 (33) 및 보호층 (34) 이 에칭액에 의해 침식·제거되어 있다.

도 2(D) 에 나타내는 박리 공정에 있어서는, ITO 에칭을 거친 적층체 중 레지스트 (40) 를 보호층 (34) 으로부터 박리한다. 박리는, 적층체를 레지스트 (40) 만을 용해시키는 박리액에 침지함으로써 실시한다. 이상의 공정에 의해, 원하는 패턴의 배선 패턴 (16) 이 기재 (20) 의 표면 (20a) 상에 형성된다.

이상의 구성의 배선 패턴 (16) 에 의하면 다음의 효과 (1) ∼ (4) 가 얻어진다.

(1) 투명 전극층 (31) 상에, 전기 저항이 낮은 접속층 (32), 도전층 (33), 보호층 (34) 을 적층하고, 특히 저항이 낮은 도전층 (33) 을 형성한 것에 의해, 배선 패턴 (16) 의 배선 저항을 저감시킬 수 있고, 또, 각각의 배선 패턴 (16) 의 길이의 차이에 의한 배선 저항의 차이를 보다 작게 할 수 있다.

(2) 투명 전극층 (31) 과 도전층 (33) 사이에 구리와 니켈을 함유하는 합금 재료로 이루어지는 접속층 (32) 을 형성한 것에 의해, 저저항의 도전층 (33) 을 투명 전극층 (31) 에 대해 확실하게 고정시킬 수 있다.

(3) 도전층 (33) 상에 보호층 (34) 을 형성함으로써, 에칭 공정에 있어서 도전층 (33) 이 상면으로부터 침식되는 것을 방지할 수 있다.

(4) 메탈 에칭시, 그리고 ITO 에칭시의 전지 효과에 의해, 접속층 (32), 도전층 (33), 보호층 (34) 이 측부로부터 침식되지만, 도전층 (33) 의 막 두께를 보호층 (34) 보다 크게 해 둠으로써, 보호층 (34) 이 측방으로 차양과 같이 돌출되는 것을 방지할 수 있다. 또, 보호층 (34) 의 막 두께를 접속층 (32) 과 동일 또는 그 이하로 하고, 보호층 (34) 의 니켈의 양을 접속층 (32) 보다 적게 함으로써도, 보호층 (34) 이 도전층 (33) 보다 측방으로 크게 돌출되는 것을 방지할 수 있게 된다.

이로써, 에칭 공정, 박리 공정, 또는, 그 후에 있어서 보호층 (34) 이 박리되는 것을 방지하여, 박리된 보호층이 배선 패턴 사이를 쇼트시키는 것을 방지할 수 있다.

또, 투명 전극층 (31) 과 접속층 (32) 의 침식량이 적어, 이들이 가늘어지는 것을 억제할 수 있기 때문에, 접속층 (32) 과 투명 전극층 (31) 의 고정 상태를 확실하게 유지할 수 있어, 배선 패턴 (16) 이 기재 (20) 로부터 박리되는 것을 방지할 수 있다.

이하, 실시예 및 비교예에 대해 설명한다.

＜실시예 1＞

실시예 1 에 있어서는, 이하의 조건에서 배선 패턴 (16) 을 형성하였다. 실시예 1 은, 보호층 (34) 보다 접속층 (32) 쪽이 니켈의 함유율이 높고, 접속층 (32) 의 막 두께는 보호층 (34) 의 막 두께의 4 배가 되어 있다.

기재 (20) : 폴리에틸렌테레프탈레이트, 두께 100 ㎛

투명 전극층 (31) : ITO, 막 두께 25 ㎚

접속층 (32) : CuNi, 막 두께 40 ㎚, Ni 의 함유율 25 ％

도전층 (33) : Cu, 막 두께 120 ㎚

보호층 (34) : CuNi, 막 두께 10 ㎚, Ni 의 함유율 15 ％

레지스트 (40) : 노볼락 수지를 사용

(a) 메탈 에칭 공정

에칭액：황산계 에칭액 또는 염화철 수용액

에칭 시간：1 ∼ 3 분 정도

온도：상온

(b) ITO 에칭 공정

에칭액：황산·질산의 혼합액 또는 염산계 에칭액

에칭 시간：1 ∼ 3 분 정도

온도：상온

(c) 박리 공정

박리액：NMP(N-메틸-2-피롤리돈)

도 3(A) 는 실시예 1 의 배선 패턴의 평면 사진으로서, 박리 공정 후의 상태를 나타내고 있다.

도 3(A) 에 나타내는 바와 같이, 박리 공정 후의 배선 패턴 (16) 은, 평면에서 볼 때 보호층 (34) 의 외측에 접속층 (32) 의 단부가 보이고 있고, 보호층 (34) 이 그 이하의 도전층 (33), 접속층 (32) 및 투명 전극층 (31) 에 대해 차양상으로 돌출되어 있지 않은 것을 알 수 있다.

＜실시예 2＞

실시예 2 에 있어서는, 이하의 조건에서 배선 패턴 (16) 을 형성하였다. 실시예 2 는, 접속층 (32) 과 보호층 (34) 의 니켈 함유율이 동일하고, 접속층 (32) 과 보호층 (34) 의 막 두께의 관계는 실시예 1 과 동일하다.

접속층 (32) : CuNi, 막 두께 40 ㎚, Ni 의 함유율 15 ％

기재 (20), 투명 전극층 (31), 도전층 (33), 보호층 (34), 레지스트 (40) 에 대해서는, 실시예 1 과 동일한 재료를 사용하였다.

레지스트 패턴 형성 공정, 메탈 에칭 공정, ITO 에칭 공정 및 박리 공정의 제조 조건은 실시예 1 과 동일하다.

도 3(B) 는 실시예 2 의 배선 패턴의 평면 사진으로서, ITO 에칭 공정 후의 상태를 나타내고 있다. 또, 도 3(B) 는, 도 3(A) 와 동일한 배율로 한 개의 배선 패턴 (16) 을 확대하여 나타내고 있다.

도 3(B) 에 나타내는 바와 같이, 박리 공정 후의 배선 패턴 (16) 은, 평면에서 볼 때 보호층 (34) 의 외측에 접속층 (32) 의 단부가 보이고 있고, 보호층 (34) 이 그 이하의 도전층 (33), 접속층 (32) 및 투명 전극층 (31) 에 대해 차양상으로 돌출되어 있지 않은 것을 알 수 있다.

또, 실시예 2 는, 실시예 1 에 비해, 1 ∼ 2 ㎛ 정도 배선이 가늘어지지만, 투명 전극층 (31) 과 접속층 (32) 의 단차는 1 ∼ 2 ㎛ 정도로 작아진다.

＜비교예 1＞

도 4 는, 비교예 1 에 관련된 정전 센서의 배선 패턴 (116) 의 제조 공정을 나타내는 단면도이다.

도 4 에 나타내는 바와 같이, 배선 패턴 (116) 은, 기재 (120) 상에 형성된 투명 전극층 (131) 과, 투명 전극층 (131) 상에 형성된 접속층 (132) 과, 접속층 (132) 상에 형성된 도전층 (133) 과, 도전층 (133) 상에 형성된 보호층 (134) 으로 이루어진다. 기재 (120), 투명 전극층 (131), 접속층 (132), 도전층 (133) 및 보호층 (134) 은, 이하에 서술하는 조건을 제외하고, 상기 실시형태의 기재 (20), 투명 전극층 (31, 32), 도전층 (33) 및 보호층 (34) 에 사용하는 재료로 각각 구성한다. 또, 배선 패턴 (116) 의 제조는, 상기 실시형태와 동일하게, 레지스트 패턴 형성 공정 (도 4(A)), 메탈 에칭 공정 (도 4(B)), ITO 에칭 공정 (도 4(C)), 박리 공정 (도 4(D)) 을 순서대로 실행함으로써 실시한다.

비교예 1 에 있어서는, 이하의 조건에서 배선 패턴 (116) 을 형성하였다. 비교예 1 은, 접속층 (132) 과 보호층 (134) 의 니켈 함유율이 동일하고, 보호층 (134) 의 막 두께는 접속층 (132) 의 막 두께의 2 배가 되어 있다.

접속층 (132) : CuNi, 막 두께 15 ㎚, Ni 의 함유율 25 ％

보호층 (134) : CuNi, 막 두께 30 ㎚, Ni 의 함유율 25 ％

기재 (120), 투명 전극층 (131), 도전층 (133), 레지스트 (140) 에 대해서는, 실시예 1 의 기재 (20), 투명 전극층 (31), 도전층 (33), 레지스트 (40) 와 각각 동일한 재료를 사용하였다.

도 5 는 비교예 1 의 배선 패턴의 평면 사진으로서, 박리 공정 후의 상태를 나타내고 있다. 도 5 (도 4(D)) 에 나타내는 바와 같이, 박리 공정 후의 배선 패턴 (116) 에서는, 평면에서 볼 때 보호층 (134) 의 가장자리부 (134a) 가 그 이하의 도전층 (133), 접속층 (132) 및 투명 전극층 (131) 에 대해 차양상으로 돌출되어 있고, 돌출 지점의 경계 위치에서 크랙 (134b) 이 발생하고 있다.

본 발명에 대해 상기 실시형태를 참조하면서 설명했지만, 본 발명은 상기 실시형태에 한정되는 것이 아니고, 개량의 목적 또는 본 발명의 사상의 범위 내에 있어서 개량 또는 변경이 가능하다.

이상과 같이, 본 발명에 관련된 정전 센서는, 터치 패널 그 밖의 정전 용량식의 입력 장치에 유용하다.

10 : 입력 장치
13 : X 전극 패턴
13a : 광폭 전극부
14 : Y 전극 패턴
14a : 광폭 전극부
16 : 배선 패턴
20 : 기재
31 : 투명 전극층
32 : 접속층
33 : 도전층
34 : 보호층

Claims

전극 패턴과, 상기 전극 패턴에 전기적으로 접속된 배선 패턴이 기재의 표면에 형성된 정전 센서로서,
적어도 상기 배선 패턴이,
상기 기재 상에 형성된 투명 전극층과,
상기 투명 전극층 상에 형성되고, 구리와 니켈을 함유하는 접속층과,
상기 접속층 상에 형성되고, 상기 접속층보다 구리의 함유율이 높은 도전층과,
상기 도전층 상에 형성되고, 구리와 니켈을 함유하는 보호층을 구비하고,
상기 접속층의 막 두께는, 상기 보호층의 막 두께의 2 배 이상이고,
상기 보호층에 있어서의 니켈의 함유율은 상기 도전층에 있어서의 니켈의 함유율보다 크며,
상기 접속층에 있어서의 니켈의 함유율은, 상기 보호층에 있어서의 니켈의 함유율보다 크고, 상기 보호층의 니켈 함유량은 0.1 wt % 이상 15 wt % 미만이며,
상기 도전층 쪽이 상기 보호층보다 두꺼우며,
상기 투명 전극층 및 상기 접속층의 폭은 상기 도전층 및 상기 보호층의 폭보다 큰 것을 특징으로 하는 정전 센서.
삭제
삭제
삭제